Slide kỹ thuật điện tử bai8 machtuantu

MẠCH TUẦN TỰ Hệ tuần tự là hệ mà ngõ ra không chỉ phụ thuộc vào các ngõ vào mà còn phụ thuộc vào 1 số ngõ ra được hồi tiếp trở thành ngõ vào... Các cổng logic thì tự nó không có tính năn

BÀI 8

MẠCH TUẦN TỰ

Hệ tuần tự là hệ mà ngõ ra không chỉ phụ thuộc vào các ngõ vào

mà còn phụ thuộc vào 1 số ngõ ra được hồi tiếp trở thành ngõ vào

8.2 FLIPFLOP

Phần tử nhớ quan trọng nhất là FlipFlop, nó được tạo từ các cổng

Logic Các cổng logic thì tự nó không có tính năng nhớ, nhưng ta có

thể kết nối chúng với nhau để tạo nên khả năng nhớ

Sơ đồ khối cho một FF như sau:

8.2 FLIPFLOP (tt)

FlipFlop còn có các tên gọi khác là chốt (latch) và mạch hai trạng

thái bền (bistable multivibrator)

RS FlipFlop dùng cổng NAND

RS FlipFlop dùng cổng NAND (tt)

8.3 XUNG CK VÀ FLIPFLOP DÙNG XUNG CK

8.3 XUNG CK VÀ FLIPFLOP DÙNG XUNG CK

Một hệ thống đồng bộ, sự thay đổi ở ngõ ra được đồng thời với

tín hiệu gọi là xung clock

Hầu hết các hệ thống số đều dựa vào nguyên lý đồng bộ vì mạch

đồng bộ dễ thiết kế

2 Mạch phát hiện một chuỗi ngõ vào tuần tự

3 Thanh ghi dịch:

Các dạng của thanh ghi dịch gồm:

• Vào song song/ ra song song

• Vào nối tiếp/ra nối tiếp

• Vào song song/ra nối tiếp

• Vào nối tiếp/ ra song so

8.5 CÁC ỨNG DỤNG CỦA FLIPFLOP

4 Bộ Chia Tần Số: chia 2n

5 MẠCH ĐẾM: có 2 dạng

a Đếm không đồng bộ với MOD 2n

b Đếm không đồng bộ với MOD < 2n

Ví dụ: Xét mạch đếm nhị phân 4 bit dùng JK – FF với xung CK

kích cạnh xuống như sau:

1

1

1 1

1

1

1 1

1 0 1 0

0 1 1 0

1 1 1 0

0 0 0 1

1 0 0 1

0 1 0 1

1 1 0 1

0 0 1 1

1 0 1 1

0 1 1 1

1 1 1 1

1 0 0 0

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 1

0 0 0 0 MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD 2n:

Ví dụ: Xét mạch đếm nhị phân 4 bit dùng JK – FF với xung CK

kích cạnh lên như sau:

Lưu ý:- Các ngõ vào J, K, Pr, CL đều nối lên Vcc hay [1]

Giản đồ thời gian của mạch đếm lên KĐB, CK kích cạnh lên

0

0 1 0

1

0 1 0

0

1 1 0

1

1 1 0

0

0 0 1

1

0 0 1

0

1 0 1

1

1 0 1

0

0 1 1

1

0 1 1

0

1 1 1

1

1 1 1

0

0 0 0

1

0 0 0

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 1

MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD 2n:

Ví dụ: Xét mạch đếm nhị phân 4 bit dùng JK – FF với xung CK

kích cạnh lên như sau:

MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD 2n:

0 1 1

1

1 0 1

0

1 0 1

1

0 0 1

0

0 0 1

1

1 1 0

0

1 1 0

1

0 1 0

0

0 1 0

1

1 0 0

0

1 0 0

1

0 0 0

0

0 0 0

1

1 1 1

0

1 1 1

0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15 14

MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD 2n:

Ví dụ: Xét mạch đếm nhị phân 4 bit dùng JK – FF với xung CK

kích cạnh xuống như sau:

Lưu ý: - Các ngõ vào J, K, Pr, CL đều nối lên Vcc hay [1]

- Giả sử: Q0A = Q0B = Q0C= Q0D= 0

MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD 2n:

Giản đồ thời gian của mạch đếm xuống KĐB, CK kích cạnh xuống

1

0 1 1

0

0 1 1

1

1 0 1

0

1 0 1

1

0 0 1

0

0 0 1

1

1 1 0

0

1 1 0

1

0 1 0

0

0 1 0

1

1 0 0

0

1 0 0

1

0 0 0

0

0 0 0

1

1 1 1

Chọn n sao cho 2 n-1 < MOD < 2 n

Bước 3. Áp dụng tính chất của các ngõ vào bất đồng bộ

(Pr,Cl) để xác định trạng thái xóa theo trình tự sau:

• Lập bảng trạng thái cho các ngõ ra và các ngõ

 MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD < 2n:

Giản đồ thời gian của mạch đếm

MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD < 2n:

1

1 0

0

0 1

1

0 1

0

0 0

1

0 0

0

1 0

1

1 0

0

0 1

Sơ đồ mạch:

MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD < 2n:

Giản đồ thời gian của mạch đếm

MẠCH ĐẾM KHÔNG ĐỒNG BỘ VỚI SỐ MOD < 2n:

0 0 1

1 1 0

0 1 0

0 0 0

1 1 1

0 1 1

1 0 1

QD

QB QC

VCC R9(1) R9(2)

141

129811

R91R92

R01R02

CKACKB

QAQBQCQD

Thí dụ 1: Dùng 74LS90 thực hiện mạch đếm MOD12

MỘT SỐ VI MẠCH ĐẾM KHÔNG ĐỒNG BỘ

V V

U2

74LS90

6 7

2 3

14 1

12 9 8 11

R91 R92

R01 R02

CKA CKB

QA QB QC QD

2 3

14 1

12 9 8 11

R91 R92

R01 R02

CKA CKB

QA QB QC QD

Bảng trạng thái 74LS93 khi nối

Trễ trong mạch đếm không đồng bộ

Trễ trong mạch đếm không đồng bộ

MẠCH ĐẾM ĐỒNG BỘ VÀ MẠNG TUẦN TỰ

a./ Cấu trúc:

• Có thể dùng R-S, (J-K, T hay D-FF)

• Xung CK được đưa vào đồng bộ các FF

• Để thực hiện chu trình đếm: cần xác định hàm cho

các ngõ vào chức năng R-S, (J-K, T hay D-FF) dựa vào

bảng chuyển trạng thái.

b./ Bảng chuyển trạng thái của các FF:

MẠCH ĐẾM ĐỒNG BỘ VÀ MẠNG TUẦN TỰ

Bước 1 Xác định số FF cần tối thiểu

Bước 2 Lập bảng trạng thái với trạng thái hiện tại và trạng

thái kế tiếp

Bước 3 Tìm hàm cho các ngõ vào RS, (J-K, T hay D-FF)

Rút gọn biểu thức ngõ vào RS (J-K, T hay D-FF)

Bước 4 Vẽ sơ đồ logic của mạch

Lưu ý: Tất cả các ngõ vào Pr, Cl đều nối lên [1] hoặc

nối xuống [0].

• Nối lên [1] khi Pr, Cl tích cực mức [0]

• Nối xuống [0] khi Pr, Cl tích cực mức [1]

Thí dụ: Thiết kế mạch đếm lên đồng bộ nhị phân MOD6

dùng JK-FF, giả sử tất cả các ngõ vào Pr, Cl của

JC= QA.QB KC= QA

MẠCH ĐẾM ĐỒNG BỘ VÀ MẠNG TUẦN TỰ

B QB

Q

C QA

J CLK K Q

Q

[1]

Sơ đồ logic của mạch