Tìm hiểu và thiết kế khối điều chế giải điều chế số cho chip Zigbee và thử nghiệm trên FPGA - Luận văn Điện tử, Đại học Bách Khoa

Xây dựng một hệ thống nhúng để kiểm tra kết quả thiết kế trên kitFPGA cyclone III, sử dụng DAC của HSMC card để hiện thị dạng sóng lên dao động kí, và dùng ADC để lấy tín hiệu ngược lại.

Trang 1

Luận văn tốt nghiệp đại học

LỜI CẢM ƠN

Qua 4 năm học tập và rèn luyện tại Trường Đại học Bách Khoa, với lòng biết ơnsâu sắc của mình, chúng em xin chân thành cảm ơn sự giúp đỡ tận tình của toàn thể cácthầy cô giáo trong bộ môn Điện Tử - Viễn Trường đã giảng dạy và hướng dẫn chúng emtrong suốt quá trình học tập

Chúng em xin dành một lời cảm ơn đặc biệt cho TS Huỳnh Phú Minh Cường,người đã hướng dẫn em thực hiện luận văn này Cảm ơn thầy đã cho em được thực hiệnluận văn trong phòng lab RFIC và cho em sử dụng các thông tin, dữ liệu trong phòng lab

để em có thể báo cáo luận văn này

Chúng em xin cám ơn các anh trong lab đã hướng dẫn, hỗ trợ em nhiệt tình tronglúc học tập, nghiên cứu tại phòng lab Cảm ơn anh Bảo đã chia sẻ cho em nhiều kiếnthức Đồng cảm ơn mọi người trong lab đã tạo một môi trường làm việc thoải mái, giúp

đỡ lẫn nhau để phát huy tốt nhất

Cuối cùng nhưng quan trọng nhất, chúng con xin gửi lời cảm ơn đến gia đình đãluôn động viên con cố gắng và cho con những gì tốt nhất Nếu không có sự động viên vàgiúp đỡ từ mọi người, chúng con đã không thể hoàn thành luận văn này

Nhóm sinh Nhóm sinh viên thực viên thực hiện,hiện, Nguyễn Qu

Nguyễn Quang Thắng.ang Thắng

Vũ Đỗ Minh Tuấn

Trang 2

Hai khối quan trọng trong chip Zigbee đó là khối điều chế và giải điều chế số,cùng với một số khối khác sẽ tạo thành lớp PHY và lớp MAC trong giao thức Zigbee,được định nghĩa theo chuẩn IEEE 802.15.4 Luận văn tập trung nghiên cứu hai khối này bằng cách xây d

bằng cách xây dựng hệ thống ựng hệ thống mô phỏng mô phỏng trên MATLABtrên MATLAB, SIMULINK sa, SIMULINK sau đó thiết ku đó thiết kế bằngế bằngngôn ngữ Verilog Xây dựng một hệ thống nhúng để kiểm tra kết quả thiết kế trên kitFPGA cyclone III, sử dụng DAC của HSMC card để hiện thị dạng sóng lên dao động kí,

và dùng ADC để lấy tín hiệu ngược lại Toàn bộ hệ thống nhúng kiểm tra được điềukhiển bằng NiOS II soft-processor

Trang 3

ABSTRACT

Zigbee wireless standard with low energy consuming nature, remote transmissiondistance and especially the

distance and especially the very large network very large network models, is strongly models, is strongly developing developing in the in the fieldfield

of transmissing control signals, wireless sensor network systems and IoT (Internet ofThings)

Two important blocks in Zigbee chip are modulation block and demodulation block,

block, along along with with some some other other blocks blocks form form the the PHY PHY layer layer and and MAC MAC layer layer protocol protocol ininZigbee, which is defined by the IEEE 802.15.4 standard Thesis focused on these two blocks by

blocks by building simulation systems in building simulation systems in MATLAB, SIMULINK then MATLAB, SIMULINK then designed Verilogdesigned Verilogmodels An embedded system is also conducted to check the design results on the kitcyclone III FPGA This system use DAC in HSMC card to display the waveform onoscilloscope, and use ADC to get the signal back The overall system is control by NiOS

II soft processor

Key Key words: words: Zigbee, IEEE 802.15.4, FPGA, cyclone III, HSMC AD/DA card, NiOS II embed

NiOS II embedded system.ded system

Trang 4

TÓM TẮT QUÁ TRÌNH THỰC HIỆN

Luận văn được thực hiện trong 15 tuần dưới sự hướng dẫn của TS Huỳnh PhúMinh Cường và được thực hiện tại RFIC Lab

Minh Cường và được thực hiện tại RFIC Lab 111B3.111B3

Từ lúc nhận đề tài đến lúc hoàn thành trong 15 tuần với công việc cụ thể như sau:Tuần Thời Thời gian gian Công Công việcviệc

1 22 22 – – 27/8 27/8 Tiềm Tiềm hiểu hiểu chuẩn chuẩn 802.15.4, 802.15.4, ZigbeeZigbee

14 5 5 -10/12 -10/12 Thiết Thiết kế kế hệ hệ thống thống nhúng nhúng kiểm kiểm tra tra trên trên kit kit Cyclone Cyclone 33

15 12 12 -23/12 -23/12 Tổng Tổng hợp hợp và và viết viết quyển quyển báo báo cáo.cáo

Nhóm sinh Nhóm sinh viên thực viên thực hiện,hiện, Nguyễn Qu

Nguyễn Quang Thắng.ang Thắng

Vũ Đỗ Minh Tuấn

Trang 5

MỤC LỤC

LỜI LỜI CẢM CẢM ƠN ƠN I ITÓM

TÓM TẮT TẮT LUẬN LUẬN VĂN VĂN IIIIABSTRACT

ABSTRACT IIIIIITÓM

TÓM TẮT TẮT QUÁ QUÁ TRÌNH TRÌNH THỰC THỰC HIỆN HIỆN IVIVMỤC

MỤC LỤC LỤC VVDANH

DANH MỤC MỤC TỪ TỪ VIẾT VIẾT TẮT TẮT VIII VIIIDANH

DANH MỤC MỤC HÌNH HÌNH ẢNH ẢNH X XDANH MỤC BẢNG BIỂU XIVLỜI

LỜI MỞ MỞ ĐẦU ĐẦU XV XVCHƯƠNG 1

CHƯƠNG 1 GIỚI THIỆU ĐỀ GIỚI THIỆU ĐỀ TÀI TÀI 111.1

1.1 GIỚI THIỆU ĐỀ TÀI GIỚI THIỆU ĐỀ TÀI 221.2

1.2 NHIỆM VỤ NHIỆM VỤ LUẬN VĂN LUẬN VĂN 441.3

1.3 PHƯƠNG PHƯƠNG PHÁP PHÁP NGHIÊN NGHIÊN CỨU CỨU 551.4

1.4 CẤU TRÚC LUẬCẤU TRÚC LUẬN VĂN: N VĂN: 55CHƯƠNG 2

CHƯƠNG 2 CƠ SỞ LÝ CƠ SỞ LÝ THUYẾT ZIGBEE THUYẾT ZIGBEE 772.1

2.1 MẠNG MẠNG WIRELESS PERSONAL WIRELESS PERSONAL AREA AREA NETWORKS NETWORKS (WPAN) (WPAN) 882.2

2.2 CHUẨN IEEE 8CHUẨN IEEE 802.15.4 02.15.4 882.2.1

2.2.1 Lớp Lớp vật vật lý lý trong trong chuẩn chuẩn IEEE IEEE 802.15.4 802.15.4 992.2.2

2.2.2 Lớp vật Lớp vật lý của klý của kỹ thuật ỹ thuật điều chế điều chế O-QPSK trêO-QPSK trên Zigbee n Zigbee 10102.2.3

2.2.3 Lớp Lớp Medium Medium Access Access Control(MAC) trong Control(MAC) trong chuẩn chuẩn ieee ieee 802.15.4 802.15.4 1515CHƯƠNG 3

CHƯƠNG 3 THIẾT KẾ MỨC HỆ THỐNG VÀ MÔ PHỎNG MATLAB THIẾT KẾ MỨC HỆ THỐNG VÀ MÔ PHỎNG MATLAB 19193.1

3.1 THIẾT THIẾT KẾ KẾ MATLAB MATLAB KHỐI KHỐI MODULATOR MODULATOR 20203.1.1

3.1.1 Khối Khối Serial-to-ParalSerial-to-Parallel lel 20203.1.2

3.1.2 Khối NKhối NRZ – RZ – Ecoding Ecoding 21213.1.3

3.1.3 Khối Khối Half-Sine-PulHalf-Sine-Pulse-Shaping se-Shaping 21213.2

3.2 THIẾT THIẾT KẾ KẾ MATLAB MATLAB KHỐI KHỐI DEMODULATOR DEMODULATOR 23233.2.1

3.2.1 Giải Giải điều điều chế chế tín tín hiệu hiệu theo theo kiểu kiểu hard-detecthard-detection: ion: 23233.2.2

3.2.2 Phương Phương pháp pháp giải giải điều điều chế chế theo theo kiểu kiểu soft-detectisoft-detection on 25253.3

3.3 THIẾT KẾ THIẾT KẾ GIAO DIỆN GIAO DIỆN NGƯỜI DÙNG NGƯỜI DÙNG GUI ĐỂ GUI ĐỂ TẠO TẠO MAC FRAME MAC FRAME

3232

Trang 6

5.1.2 Ứng Ứng dụng: dụng: 68685.1.3

5.1.3 Khối Khối logic logic 69695.1.4

5.1.4 Mạch Mạch liên kliên kết hệ ết hệ thống thống 69695.1.5

5.1.5 Khối Khối vào/ra vào/ra 70705.1.6

5.1.6 Các Các phần phần tử tử tích tích hợp hợp sẵn sẵn 70705.2

5.2 THIẾT THIẾT KẾ KẾ HỆ HỆ THỐNG THỐNG NHÚNG NHÚNG KIỂM KIỂM TRA TRA KHỐI KHỐI ZIGBEE_MODEMZIGBEE_MODEM

5.3 5.3 GIỚI GIỚI THIỆU THIỆU PHẦN PHẦN CỨNG CỨNG SỬ SỬ DỤNG: DỤNG: 78785.3.1

5.3.1 KIT KIT FPGA FPGA CYCLONE CYCLONE III III 3C120F780C7N: 3C120F780C7N: 78785.3.2

5.3.2 HSMC HSMC CARD CARD 81815.3.3

5.3.3 Kit Kit DE2 DE2 8484CHƯƠNG 6

CHƯƠNG 6 KẾT QUẢ KẾT QUẢ THỰC TẾ THỰC TẾ 86866.1

6.1 KẾT KẾT QUẢ QUẢ KIỂM KIỂM TRA TRA KHỐI KHỐI MODULATOR MODULATOR 87876.2

6.2 KIỂM KIỂM TRA TRA KHỐI KHỐI DEMODULATOR DEMODULATOR 94946.3

6.3 KIỂM TRA KIỂM TRA ZIGBEE_MODEM BẰNG ZIGBEE_MODEM BẰNG HỆ HỆ THỐNG THỐNG NHÚNG NHÚNG 9898

Trang 7

7.3 7.3 NHỮNG NHỮNG TỒN TỒN TẠI TẠI 1021027.4

7.4 HƯỚNG HƯỚNG PHÁT PHÁT TRIỂN TRIỂN 103103TÀI LIỆU THAM KHẢO 104PHỤ LỤC 1: HÌNH ẢNH KIỂM TRA KHỐI MODULATOR 105PHỤ LỤC 2: HÌNH ẢNH KIỂM TRA KHỐI DEMODULATOR 113

Trang 8

DANH MỤC TỪ VIẾT TẮT

Viết Viết tắt tắt Viết Viết đầy đầy đủđủAPI ApplicatioApplication n Program Program InterfaceInterfaceASIC ApplicatioApplication n Specific Specific Integrated Integrated CircuitCircuit bps bit per seconbit per secondd

CPLD Complex Complex Programmable Programmable Logic Logic DeviceDeviceDHCP Dynamic Dynamic Host Host ConfiguratioConfiguration n ProtocolProtocolDSP Digital Digital Signal Signal ProcessingProcessing

DSSS Direct Direct Sequence Sequence Spread Spread SpectrumSpectrumFPGA Field Field Programmable Programmable Gate Gate ArrayArrayFSM Finite Finite State State MachineMachine

GPP General General Purpose Purpose ProcessorProcessorGUI Graphic Graphic User User InterfaceInterfaceHAL Hardware Hardware Abstraction Abstraction LayerLayerHDL Hardware Hardware Description Description LanguageLanguageHSMC High High Speed Speed Mezzanine Mezzanine CardCard

IC Intergrated Intergrated Circuit Circuit (Mạch (Mạch tích tích hợp)hợp)IOB Input/Output Input/Output BlocksBlocks

IoT Internet Internet of of ThingsThings

IP Intellectual Intellectual PropertyPropertyLCD Liquid Liquid Crystal Crystal DisplayDisplayLUT Look-Up Look-Up TableTable

MAC Media Media Access Access ControlControlMAC Media Media Access Access ControlControlMEMS Micro Micro Electronic Electronic Mechanical Mechanical SystemSystem

PD Physical Physical designdesign

Trang 9

PSDU PHY PHY Service Service Data Data UnitUnitPWM Pulse Pulse Width Width ModulationModulationRTL Register Register transaction transaction levellevelRTL Register Register Transíer Transíer LevelLevel

RTOS Real-time Real-time Operation Operation SystemSystemSFD Start Start of of Frame Frame DelimitorDelimitorSHR Synchoronous Synchoronous HeaderHeaderSoC System System on on ChipChip

SOPC System System On On Programmable Programmable ChipChipSPI Serial Serial Peripheral Peripheral InteríaceInteríace

SPLD Simple Simple Programable Programable Logic Logic DevicesDevicesSTA Static Static timming timming analysisanalysis

TCP/IP Transmission Transmission Control Control Protocol/IProtocol/Internet nternet ProtocolProtocolUSB Universal Universal Serial Serial BusBus

VHDL Ngôn Ngôn ngữ ngữ mô mô tả tả phần phần cứngcứng

Trang 10

DANH MỤC HÌNH ẢNH

Hình Hình 1-1 1-1 Internet Internet of of Things Things (IoT) (IoT) 3 3 Hình

Hình 1-2 1-2 Zigbee Zigbee và và chuẩn chuẩn IEEE IEEE 802.15.4.802.15.4 33

Hình 1-3 Hình 1-3 Sơ đồ Sơ đồ cơ cơ bản bên bản bên phát của phát của Zigbee Zigbee 44

Hình 1-4 Hình 1-4 Sơ đồ Sơ đồ cơ cơ bản bên bản bên thu của thu của Zigbee Zigbee 44

Hình Hình 2-1 2-1 Các Các kênh kênh tín tín hiệu hiệu trên trên chuẩn chuẩn Zigbee Zigbee 99

Hình Hình 2-2 2-2 Cấu Cấu trúc trúc một một PPDU PPDU 10 10 Hình Hình 2-3 2-3 Biểu Biểu đồ đồ điều điều chế chế O-QPSK O-QPSK 1111 Hình 2-4 Hình 2-4 Delay giữa Delay giữa I I và và Q với Q với Tc là Tc là 0.5µs 0.5µs 1313 Hình 2-5 Hình 2-5 Dạng Dạng nữa nữa hình sine hình sine của của chip chip 1414 Hình Hình 2-6 2-6 Biến Biến đổi đổi Fourier Fourier của của xung xung vuông vuông 1414 Hình Hình 2-7 2-7 Cấu Cấu trúc trúc của của một một frame frame MAC MAC 1515 Hình 2-8 Hình 2-8 Quá trình Quá trình thực hiện thực hiện CRC trên CRC trên phần cứng phần cứng 1717 Hình 3-1 Sơ đồ mô phỏng MATLAB điều chế tín hiệu cho Zigbee 20

Hình 3-2 Kết quả mô phỏng MATLAB khối Serial-to-parallel 21

Hình 3-3 Kết quả mô phỏng khối NRZ-Ecoding 21

Hình 3-4 Dạng sóng p(t) nữa hình sine 22

Hình 3-5 Kết quả mô phỏng MATLAB khối half-sine-pulse-shaping 22

Hình 3-6 Cấu trúc máy thu dạng đổi tần trực tiếp 23

Hình 3-7 a) Tín hiệu nhận vào lí tưởng và b) Minh họa lấy mẫu 24

Hình 3-8 Tín hiệu sau khi lấy mẫu theo phương pháp hard detection 25

Hình 3-9 Sơ đồ khối demodulator theo phương pháp soft-detection 25

Hình 3-10 Góc pha theo dạng lượng giác của i+jQ 26

Hình 3-11 Biểu diễn I và Q trên đường tròn lượgn giác 26

Hình 3-12 Delta phase của tín hiệu liên tục 27 Hình

Hình 3-13 3-13 Delta Delta phase phase rời rời rạc rạc 2727 Hình 3-14 Phương pháp tính tương quan (correlation) với các loại tín hiệu: a)rời

Trang 11

Hình 3-18

Hình 3-18 Pha Pha của của tín hiệu tín hiệu có có nhiễu nhiễu 3030 Hình 3-19

Hình 3-19 Delta phase Delta phase của tín của tín hiệu có hiệu có nhiễu nhiễu 3131 Hình

Hình 3-20 3-20 Delta Delta phase phase rời rời rạc rạc 3131

Hình 3-21 Corelation của tín hiệu có nhiễu với symbol 32

Hình 3-22 Giao diện người dùng (GUI) 33

Hình 4-1 Sơ đồ biểu diễn vị trí khối Modulator 36

Hình 4-2 Sơ đồ thiết kế khối Modulator mức hệ thống 37

Hình Hình 4-3 4-3 Khối Khối Modulator Modulator 38 38

Hình 4-4 Sơ đồ thiết kế khối Modulator mức RTL code 40

Hình 4-5 Sơ đồ ngõ vào và ngõ ra của khối symbol_to_chip 40

Hình 4-6 Tín hiệu strobe_in và Strobe_out trong khối symbol_to_chip 41

Hình 4-7 Mô phỏng khối symbol_to_chip 42

Hình 4-8 Sơ đồ ngõ vào và ngõ ra của khối chip_to_chunk 43

Hình 4-9 Tín hiệu strobe_in và strobe_out của khối chip_to_chunk 44

Hình 4-10 Mô phỏng khối chip_to_chunk i 44

Hình 4-11 Mô phỏng khối chip_to_chunk ii 45

Hình 4-12 Sơ đồ ngõ vào và ngõ ra của khối chunk_to_nrz 45

Hình 4-13 Kết quả mô phỏng khối chunk_to_nrz 47

Hình 4-14 Sơ đồ ngõ vào và ngõ ra khối upsampler 47

Hình 4-15 Kết quả mô phỏng khối upsampler 49

Hình 4-16 Hình 4-16 Sơ Sơ đồ ngõ đồ ngõ vào và vào và ngõ ra ngõ ra của của khối half_sine_pulse khối half_sine_pulse 4949 Hình 4-17 Kết quả mô phỏng khối half_sine_pulse 51

Hình 4-18 Kết quả half_sine dạng tương tự 51

Hình 4-19 Sơ đồ ngõ vào và ngõ ra khối tc_delay 52

Hình 4-20 Kết quả mô phỏng khối tc_delay 53

Hình 4-21 Sơ đồ kết nối tổng thể khối Modulator 54

Hình Hình 4-22 4-22 Mô Mô phỏng phỏng khối khối Modulator i Modulator i 5454 Hình Hình 4-23 4-23 Mô Mô phỏng phỏng khối khối Modulator ii Modulator ii 5454 Hình 4-24 Mô phỏng khối Modulator iii 55

Hình 4-25 Sơ đồ vị trí khối của khối Demodulator 55

Hình 4-26 Sơ đồ khối khối Demodulator 56

Trang 12

Hình 4-27 Sơ đồ khối demodulator đọc bằng RTL code reader 56

Hình Hình 4-28 4-28 Khối Khối demodulatdemodulator or 56 56

Hình Hình 4-29 4-29 Khối Khối newdata_stnewdata_strober rober 58 58

Hình 4-30 Kết quả mô phỏng khối newdata_strober 58

Hình Hình 4-31 4-31 Khối Khối delta_phasdelta_phase e 59 59

Hình Hình 4-32 Sơ 4-32 Sơ đồ đồ mạch mạch thực thực hiện hiện khối khối delta_phasdelta_phase e 6060 Hình 4-33 Kết quả mô phỏng khối delta_phase 60

Hình 4-34 Khối chip_phase_detect 60

Hình 4-35 Kết quả mô phỏng khối chip_phase_detect 62

Hình 4-36 Sơ đồ khối symbol_detect 63

Hình Hình 4-37 4-37 Khối Khối highest_highest_corelation corelation 64 64

Hình 4-38 Sơ đồ khối highest correlation 64

Hình Hình 4-39 4-39 Mô Mô phỏng phỏng khối khối correlation correlation 6 655

Hình Hình 4-40 4-40 FSM FSM của của lớp lớp MAC MAC 6565 Hình 4-41 Kết quả mô phỏng toàn khối symbol detect 66

Hình Hình 5-1 5-1 Cấu Cấu trúc trúc FPGA FPGA điển điển hình hình 68 68

Hình Hình 5-2 5-2 Cấu Cấu trúc trúc một một LE LE điển điển hình hình 69 69 Hình Hình 5-3 5-3 Programable switch Programable switch trong trong FPGA FPGA 6969 Hình Hình 5-4 5-4 IOB IOB trong trong FPGA FPGA 70 70 Hình 5-5 DSP Slice của FPGA Hình 5-5 DSP Slice của FPGA 7070 Hình 5-6 Hệ thống nhúng thử nghiệm trên FPGA 71

Hình 5-7 Hình 5-7 Qui trình Qui trình thử nghiệm thử nghiệm trên trên FPGA FPGA 7272 Hình Hình 5-8 5-8 Giao Giao diện diện của của phần phần mềm mềm SOPC SOPC 7 733

Hình 5-9 Sơ đồ ghép nối hệ thống cần kiểm tra và hệ thống kiểm tra 73

Hình 5-10 Sơ đồ kết nối hệ thống được đọc bằng RTL reader 74

Hình Hình 5-11 5-11 Giao Giao diện diện pin pin planner planner 75 75

Hình Hình 5-12 5-12 Giao Giao diện diện programmer programmer 75 75

Hình Hình 5-13 5-13 Giao Giao diện diện ISSP ISSP 76 76

Trang 13

Hình 5-17

Hình 5-17 Hình Hình ảnh ảnh kit kit Cyclone 3 Cyclone 3 7 799

Hình Hình 5-18 5-18 Sơ Sơ đồ đồ khối khối board board cyclone III cyclone III 8181 Hình Hình 5-19 5-19 Hình Hình ảnh ảnh card card HSMC HSMC AD/DA AD/DA 8 811

Hình 5-20 Hình ảnh kết nối card với board 82

Hình 5-21 Sơ đồ khối của card HMSC AD/DA 83

Hình Hình 5-22 5-22 Hình Hình ảnh ảnh kit kit DE2 DE2 84 84

Hình Hình 5-23 5-23 Sơ Sơ đồ đồ khối khối kit kit DE2 DE2 8585 Hình Hình 6-1 6-1 Kết Kết quả quả kiểm kiểm tra tra byte byte 11011101 11011101 9090 Hình 6-2 Sơ đồ khối kết nối để kiểm tra khối demodulator 94

Hình 6-3 Kết quả đóng khung MAC PHY trên GUI cho data 95

Hình 6-4 Kết quả tạo test bench từ MATLAB code 95

Hình 6-5 Kết quả mô phỏng ModelSim hệ thống kiểm tra 96

Hình 6-6 Kết quả kiểm tra số lượgn byte 97

Hình 6-7 Kết quả kiểm tra từng byte trong register 98

Hình 6-8 Sơ đồ hệ thống nhúng kiểm tra 99 Hình 6-9 Kết quả

Hình 6-9 Kết quả thực hiện thực tế thực hiện thực tế trên kit Cyclone III trên kit Cyclone III và HSMC card và HSMC card 9999

Trang 14

ng 4-15 Bảng tóm tắt ngõ vào ra khối chip_phase_detect

ng 4-15 Bảng tóm tắt ngõ vào ra khối chip_phase_detect 6161 Ba

Ba ̉ ̉ng 4-16 Bảng chip_phase_detect chuẩn để tính tương quanng 4-16 Bảng chip_phase_detect chuẩn để tính tương quan 62 62 Ba

Ba ̉ ̉ng 4-17 Bảng tóm tắt ngỏ ra ng 4-17 Bảng tóm tắt ngỏ ra vào khối symbol_detectvào khối symbol_detect 63 63 Ba

Ba ̉ ̉ng 4-18 Bảng tóm tắt ngỏ ng 4-18 Bảng tóm tắt ngỏ ra vào khối highest correlationra vào khối highest correlation 6464 Ba

Ba ̉ ̉ng 6-1 Bảng kết nối chân khối Modulator và KIT DE2ng 6-1 Bảng kết nối chân khối Modulator và KIT DE2 8787 Ba

Ba ̉ ̉ng 6-2 Bảng kết quả ng 6-2 Bảng kết quả kiểm tra khối Modulatorkiểm tra khối Modulator 91 91 Ba

Ba ̉ ̉ng 6-3 Bảng tóm tắt ngõ vào ng 6-3 Bảng tóm tắt ngõ vào ra của hệ thống ra của hệ thống kiểm tra khối demodulatorkiểm tra khối demodulator 9494

Trang 15

LỜI MỞ ĐẦU

Trong những năm gần đây, nền công nghiệp vi mạch ở Việt Nam có sự phát triểnmạnh mẽ Cùng với đề án phát triển khoa học công nghệ của Ủy ban nhân dân TPHCM,nghiên cứu phát triển vi mạch đang là một ngành rất hứa hẹn cho sinh viên sau khi tốtnghiệp ra trường Dưới sự hướng dẫn và hỗ trợ nhiệt tình của TS Huỳnh Phú MinhCường, chúng tôi - nhóm sinh viên sắp tốt nghiệp gồm: Nguyễn Quang Thắng và Vũ ĐỗMinh Tuấn thực hiện đề tài luận văn tốt nghiệp “Tìm hiểu và thiết kế khối điều chế - giảiđiều chế số cho chip Zigbee và thử nghiệm trên FPGA”

Trong quá thực hiện đề tài, chúng tôi đã tích lũy được nhiều kinh nghiệm thực tế

và bổ sung rất nhiều kiến thức hữu ích cả về phần cứng lẫn phần mềm và các vấn đề liênquan Những vấn đề phát sinh trong lúc thực hiện không khó để giải quyết nhưng mấtmột lượng lớn thời gian để xử lý Vì vậy, khi trình bày luận văn này, chúng tôi quyết định

sẽ trình bày chi tiết nhất có thể, tổng hợp lại tất cả những kiến thức, kinh nghiệm đã trảiqua Đưa ra các hướng giải quyết của chúng tôi, chắc chắn chưa phải là tối ưu Tuy nhiên,

hi vọng những người sau tiếp tục phát triển đề tài sẽ có tiền đề để phát triển nhanh hơn,tránh mắc phải những lỗi thường gặp, đồng thời có hướng tốt hơn để phát triển

Trang 17

Chương này trình bày các vấn đề liên quan đến đề tài, người đọc có thể có cái nhìn tổng quan về thực tế giao thức zigbee, ứng dụng của nó trong đời sống cũng như tính thực tiễn của đề tài, tương lai phát triển của giao thức Từ đó đặt ra nhiệm vụ, nội dung của đề tài “Tìm hiểu và thiết kế khối điều chế - giải điều chế số trong chip Zigbee và thử nghiệm trên FPGA”, đồng thời trình bày tóm tắt phương pháp nghiên cứu, thực hiện đề tài

pháp nghiên cứu, thực hiện đề tài

NỘI DUNG CHÍNH

1.1 Giới thiệu đề tài 1.2 Nhiệm vụ luận văn 1.3 Phương pháp nghiên cứu.

1.4 Cấu trúc luận văn

Trang 18

Chương 1 GIỚI THIỆU ĐỀ TÀI

1.1 GIỚI THIỆU ĐỀ TÀI

Khoa học và công nghệ đã góp phần rất lớn trong việc phát triển đời sống conngười Những ứng dụng của công nghệ đã làm thay đổi bộ mặt xã hội, làm thay đổi cáchthức sống, thay đổi thói quen của con người Với sự phát triển bùng nổ của công nghệ

thông tin trong vài thập kỉ qua, cùng với sự ra đời và phát triển của mạng Internet đã dẫnđến sự toàn cầu hòa Sự ra đời của mạng xã hội Facebook đã hoàn toàn làm thay đổi cáchthức con người tương tác với nhau Qua đó có thể thấy được sức mạnh ghê gớm của côngnghệ thông tin và truyền thông Sự phát triển của các công nghệ đã nâng khả năng truyềntải dữ liệu một cách kinh khủng từ vài kilo bits trên giây, cho đến hàng trăm giga bits trêngiây bằng cáp quang

Các kết nối không dây ra đời là một trong những bước quan trọng nhất trong việcthay đổi toàn bộ phương phức giao tiếp của con người Với một chiếc điện thoại có kếtnối Internet một người có thể biết toàn bộ thông tin đang xảy ra trên trái đất Với nhữngyêu cầu khác nhau về khoảng cách, năng lượng, độ lớn của thiết bị … có rất nhiều chuẩnkhông dây đã ra đời Chúng ta cùng điểm lại một vài chuẩn cơ bản

-Wi-FiTM

802.11b

BluetoothTM 802.15.1

Ứng dụng Giám sát và

điều khiển

Truyền voice vàdata khoảngrộng

Web, Email,Video Thay thế cápTài nguyên sử

Ưu điểm chính Năng lượng Năng lượng,, Khoảng cách, Tốc độ, linh Giá rẻ, thuận

Trang 19

Một trong những cụm từ thường được nhắc đến hiện nay và tin chắc là xu hướngtương lai của công nghệ đó là Internet of Things (IoT)

Hình 1-1 Internet of Things (IoT)

Hình 1-2 Zigbee và chuẩ n IEEE 802.15.4

Internet of Things (IoT) là một viễn cảnh trong đó mọi vật, mọi con vật hoặc conngười được cung cấp các định danh và khả năng tự động truyền tải dữ liệu qua một mạnglưới mà không cần sự tương tác giữa con người-với-con người hoặc con người-với-máytính IoT tiến hoá từ sự hội tụ của các công nghệ không dây, hệ thống vi cơ điện tử(MEMS) và Internet Yêu cầu đặt ra là phải có một kết nối không dây có các tính năngnhư: Khoảng cách truyền dẫn trung bình, tốc độ truyền dẫn dữ liệu không quá lớn (dữliệu chủ yếu đến từ cảm biến, dữ liệu điều khiển), và đặc biệt là số node mạng phải rất

Security

32- / / 64- 64- / / 128 128 bit bit encr encrypti yption on

32-Application

API

ZigBee Alliance

IEEE 802.15.4 Customer

“the software”

Network, Security Network, Security & &

Application layers Brand management

IEEE 802.15.4

“the hardware”

Physical & Media Access Control

layers

Trang 20

lớn, đồng thời năng lượng sử dụng phải cực kì thấp Ta có thể thấy, Zigbee hoàn toàn đápứng những yêu cầu trên

Ở đây có hai khái niệm cần phải phân biệt đó là Zigbee và chuẩn IEEE 802.15.4.Zigbee là giao thức kết nối, chính xác nó là một phần mềm, quản lý lớp Network, đồngthời thực hiện các giao thức bảo mật và API, đây là một thương hiệu trên thị trường.Chuẩn 802.15.4

Chuẩn 802.15.4 là do IEEE là do IEEE qui định về qui định về phần cứng, lớp vật phần cứng, lớp vật lí và lớp lí và lớp MAC bao gồm,MAC bao gồm, phương thức

phương thức điều điều chế, chế, giải giải điều điều chế, chế, tần tần số số song song mang, độ mang, độ dài dài và và định nghĩa định nghĩa khung dữkhung dữliệu Zigbee sử dụng chuẩn này do IEEE qui định

1.2 NHIỆM VỤ LUẬN VĂN

Sơ đồ cơ bản của bên

Sơ đồ cơ bản của bên phát và bên thu Zigbee được trình bày như hình vẽ dưới đây,phát và bên thu Zigbee được trình bày như hình vẽ dưới đây,các phần tô xanh là các phần xử lý trên tín hiệu số, các phần trong khung đỏ là các phầnthuộc nhiệm vụ luận văn

Hình 1-3 S ơ đồ cơ bảản bên phát củủa Zigbee

Hình 1-4 S ơ đồ cơ bảản bên thu củủa Zigbee a Zigbee

Trong giới hạn luận văn, chúng tôi tìm hiều chuẩn IEEE 802.15.4 gồm lớp PHY

Trang 21

Phần số trong bên phát thực Phần số trong bên phát thực hiện các công đoạn:hiện các công đoạn:

+ Trải phổ tín hiệu theo phương pháp CDMA tạo chuỗi chip: làm tăng băng thôngdãi nền, giúp cải thiện BER của hệ thống hoặc giảm SNR cần thiết khi hệ thống có nhiềunoise

+ Phân thành 2 luồng I, Q và tạo delay giữa I và Q để thành điều chế OQPSK+ Thực hiện nắn dạng xung (pule shaping) để cắt bỏ phần tần số không mongmuốn của tín hiệu đã được điều chế trước khi chuyển ra các khối cao tần phía sau

Phần số trong bên thu Phần số trong bên thu thực hiện các công đoạn:thực hiện các công đoạn:

+ Thực hiện giải điều chế số OQPSK

+ Thực hiện cross correlation để giải trải phổ

+ Đồng bộ khung dữ liệu lớp PHY và tách trường trong khung dữ liệu lớp MAC,thực hiện bằng một máy trạng thái FSM(finite-state-machine)

+ Tìm hiểu các tài liệu chuẩn của IEEE để hiểu các định nghĩa và cách thức thựchiện điều chế và trải phổ

+ Công cụ mô phỏng hệ thống: MATLAB và SIMILINK+ Ngôn ngữ mô tả phần cứng sử dụng: Verilog

+ Công cụ hỗ trợ mô phỏng thiết kế: ModelSim

+ Công cụ thiết kế trên + Công cụ thiết kế trên FPGA: Quartus II.FPGA: Quartus II

+ Công cụ lập trình nhúng: Eclipse for NiOS II

+ Ứng dụng kiểm tra thiết kế trên Boar FPGA Cyclone III dev và card HSMC

1.4 CẤU TRÚC LUẬN VĂN:

Luận văn được trình bày theo các chương mục như sau:

Chươ ng 1 Giớ i thiệệu đề tài tài Trình bày ngắn gọn các vấn đề liên quan đến đề tài,tính thực tiễn của đề tài, nhiệm vụ, nội dung nghiên cứu, phương pháp nghiên cứu

Chươ ng 2 C ơ sở lý thuyế t Zigbee. Trình bày chi tiết giao thức Zigbee, lớp PHY vàlớp MAC của Zigbee, chuẩn IEEE 802.15.4 những yêu cầu về thiết kế phần cứng củachuẩn, phương pháp điều chế, giải điều chế, trải phổ, giải trải phổ…

Chươ ng 3 Thiế t t k k ế ở m mứ c c h hệệ th thố ng và mô phỏỏng MATLAB Cho người xem cáinhìn chi tiết tổng thể về hệ thống được mô phỏng chi tiết trên MATLAB Đồng thời, luậnvăn còn trình bày thiết kế một giao diện người dùng GUI để mô tả chi tiết giao thức

Trang 22

Chươ ng 4 Thiế t t k k ế mô mô t t ảả ph phầần n ccứ ng (bằ ng Verilog). Dựa trên các nhận định và

mô tả ở chương 3 để thực hiện ứng dụng trên phần cứng thông qua ngôn ngữ mô tảVerilog

Chươ ng 5 H ệệ th thố ng nhúng trên FPGA Trình bày chi tiết quy trình thiết kế trênFPGA, xây dựng một hệ thống nhúng (embedded system) để kiểm tra thiết kế

Chươ ng 6 K ế t t qu quảả th thự c c t t ế Trình bày các kết quả thực tế thực hiện được trênFPGA

Chươ ng 7 K ế t luậận và hướ ng phát triể n. Trình bày những nội dung kiến thức thuđược từ đề tài đồng thời nêu ra các hướng tiếp theo để có thể tiếp tục đề tài

Trang 23

Trình bày chi tiết cụ thể lớp PHY và MAC của kết nối không dây zigbee theochuẩn IEEE 802.15.4 Bao gồm quá trình trải phổ, điều chế tín hiệu của lớp PHY vàkhung dữ liệu lớp MAC

NỘI DUNG CHÍNH

2.1 Mạng wireless personal area network (WPAN) 2.2 Chuẩn IEEE 802.15.4

Trang 24

Chương 2 CƠ SỞ LÝ THUYẾT

Wireless Personal Area Networks (WPAN) là một mạng không dây cá nhân Nóliên kết các thiết bị xung quanh để tạo thành một không gian làm việc cá nhân mà khôngcần dùng đến các kết nối vật lý là dây cáp mạng Điều này mang ý nghĩa rằng mạng

WPAN có thể hoạt động hiệu quả mà không đòi hỏi các yêu cầu cao về cơ sở hạ tầng.Mạng WPAN được sử dụng đa dạng trên các ứng dụng trong phạp vi không gian hẹphoặc trung bình và các thiết bị cũng được tối ưu hoá để nhỏ gọn phù hợp với việc sửdụng cá nhân

IEEE 802.15 là một phòng ban làm việc thuộc tổ chức IEEE Tại đây tạo ra và phân loại

phân loại mạng WPAN thành mạng WPAN thành các tiêu các tiêu chuẩn khác chuẩn khác nhau với nhau với sự khác sự khác biệt dựa biệt dựa trên tốc trên tốc độđộtruyền dữ liệu, sự tiêu thụ năng lượng, khoảng cách hoạt động và chất lượng dịchvụ(QoS: quality of service) Hai đại diện thường gặp trong tiêu chuẩn này là:

 IEEE 802.15.1 (Bluetooth): tốc độ truyền tải dữ liệu có thể lên đến 1Mbps trong phạm vi 10m Với

phạm vi 10m Với mức tiêu thụ mức tiêu thụ điện năng thấp cho điện năng thấp cho thời gian hoạt động từ thời gian hoạt động từ một ngày đếnmột ngày đếnvài ngày, bluetooth thường được ứng dụng trong các thiết bị điện thoại di động, máy in,tai nghe không dây… đảm bảo nhu cầu sử dụng với chất lượng cao

 IEEE 802.15.4 (Zigbee): tốc độ truyển tải dữ liệu là 250Kbps và có thể hoạt độngtrong phạm vi 75-100m Mức tiêu thụ điện năng của Zigbee rất thấp, thời gian sống ở chế

độ chờ của các thiết bị mà ứng dụng chuẩn Zigbee có thể lên đến một năm đến vài năm

Vì vậy, Zigbee thường được sử dụng trong các hệ thống cảm biến, điều khiển và anninh…

2.2 CHUẨN IEEE 802.15.4

Zigbee là một chuẩn truyền dữ liệu cá nhân không dây(W-PAN) và được TheZigbee Alliance, một liên minh có hơn 150 thành viên bao gồm các tập đoàn công nghệlớn như Motorola, Phillips, SamSung, Honeywell… công bố vào năm 2005 The ZigbeeAlliance cân nhắc đến nhu cầu của người sử dụng, nhà sản xuất và các kỹ sư phát triểnứng dụng để nâng cao tiêu chuẩn Zigbee Mục tiêu hướng đến của Zigbee là các ứngdụng yêu cầu tốc độ thấp, chi phí rẻ và tiêu thụ năng lượng ít như hệ thống cảm biến,

Trang 25

Bluetooth, cấu trúc của Zigbee đơn giản hơn và tốc độ truyền dữ liệu thấp hơn nênZigbee đáp ứng được các mục tiêu về

Zigbee đáp ứng được các mục tiêu về chi phí và mức tiêu chi phí và mức tiêu thụ năng lượng.thụ năng lượng

2.2.1 Lớ p vậật lý trong chuẩ n IEEE 802.15.4

Lớp vật lý của chuẩn IEEE 802.15.4 hỗ trợ nhiều băng tần khác nhau như:

băng tần 2.4 GHz) là dãi tần số thông dụi tần số thông dụng của Zigbee được sng của Zigbee được sử dụng rông rải ở nhiử dụng rông rải ở nhiều nơiều nơi

trên thế giới và đây cũng là băng tần được trình bày trong bài báo cáo này

Lớp vật lý của chuẩn IEEE 802.15.4 hoạt động ở băng tần 2.4 GHz yêu cầu kỹthuật điều chế Offset Quadrature Phase Ship Keying(O-QPSK) Kỹ thuật điều chế O-QPSK là một loại của kỹ thuật điều chế số PSK Tại đây dữ liệu số sẽ được chia ra thànhhai luồng tín hiệu là luồng I và luồng Q và được offset lệch nhau một nữa chu kỳsymbol( chu kỳ chip hay chu kỳ bit) để tăng chất lượng đường truyền Bên cạnh đó,IEEE 802.15.4 cũng sử dụng kỹ thuật trải phổ trực tiếp (DSSS- Direct Sequence SpeadSpectrum) nhằm nâng cao hiệu quả của dữ liệu được

Spectrum) nhằm nâng cao hiệu quả của dữ liệu được truyền đi.truyền đi

Hình 2-1 Các kênh tín hiệệu trên chuẩ n Zigbee

Băng tần 2.4GHz hỗ trợ 16 kênh truyền từ kênh số 11 cho đến kênh số 26 Mỗikênh truyền được thiết kế các nhau 5MHz và băng thông của một kênh truyền là 2MHz.Tần số trung tâm Fcc trải từ tần số 2400 MHz cho đến 2483.5 MHz và được xác định bởicông thức sau:

Trang 26

2.2.2 Lớ p vậật lý của k ỹ thuậậtt đ i ềều chế O-QPSK trên Zigbee

2.2.2.1 Giớ i thiệệu PHY Protocol Data Unit

PHY Protocal Data Unit (PPDU) là một đơn vị dữ liệu sẽ được truyền đi và nhậnlại đầu tiên trong quá trình truyền dữ liệu Cấu trúc của một PPDU sẽ được trình bàytrong hình sau:

+ Preamble: là trường báo hiệu cho biết luồng dữ liệu đến, máy thu sẽ nhận dạng

và thu nhận dữ liệu nếu nhận được luồng báo hiệu này Với băng tần 2.4GHz,độ dài

preamble là 4 octets(với một octet là 8 bits) bao gồm 32 bits mang mức logic “0”

Trang 27

length” là 7 bits và có thể biểu diễn cho 128 giá trị nên số lượng dữ liệu có thể nhận vào

ở trường “PHY Payload” là từ 1 đến 127 octets

PHY PayloadPHY Payload: bao gồm các trường header ở lớp MAC và dữ liệu cần truyền: bao gồm các trường header ở lớp MAC và dữ liệu cần truyềnđi(data payload) tại máy phát Trường này sẽ được trình bày ở mục 2.2.3

2.2.2.2

Biể u đồ đ iiề u chế O-QPSK trên zigbee

Lớp vật lý của kỹ thuật điều chế OQPSK trên zigbee sử dụng kỹ thuật điều chế bán

bán trực trực giao 16-ary“16-ary giao 16-ary“16-ary quasi-orthquasi-orthogonal” Trong ogonal” Trong quá quá trình truyền trình truyền dữ dữ liệu, bốn liệu, bốn bitsbits

dữ liệu(tương ứng với một symbol) được sử dụng để lựa chọn một trong 16 chuỗi giảngẫu nhiên PN(pseudo-random noise) để truyền đi Chuỗi giả ngẫu nhiên PN gồm 32chip là một chuỗi chip trải phổ từ một symbol Sau đó, chuỗi chip được điều chế theo kỹthuật O-QPSK Dưới đây là trình bày các bước thực hiện điều chế tín hiệu

Hình 2-3 Biể u đồ đ iiề u chế O-QPSK

Bit-to-symbol Mapping:

Bit-to-symbol Mapping: từng 4 bits bắt đầu từ 4 bits LSB(btừng 4 bits bắt đầu từ 4 bits LSB(b00 bb11 bb22 bb33) của mỗioctet sẽ được được kết nối lại với nhau để tạo thành 1 symbol và tiếp theo là 4 bits ở vị tríMSB(b44 bb55 bb66 bb77) cũng được kết nối để tạo thành một symbol kế tiếp Mỗi octet củaPPDU sẽ được thực hiện Bit-to-symbol Mapping một các tuần tự bắt đầu từ trường

“preamble” cho đến octets cuối của trường “ PHY PHY Payload” Payload”. Với mỗi octet, các bitLSB(b00 b11 b22 b33) ) sẽ được truyền sẽ được truyền trước và sau trước và sau đó là các biđó là các bit MSB(bt MSB(b44 b55 b66 b77)

Symbol-to-Chip MappingSymbol-to-Chip Mapping: tại đây, mỗi symbol được đưa ra từ khối Bit-to-: tại đây, mỗi symbol được đưa ra từ khối Bit-to-Symbol Mapping sẽ được ánh xạ thành một chuỗi 32 chip PN (Pseudo Noise Sequence)theo bảng tra bên dưới Chuỗi chip này sẽ thay thế cho 4 bits dữ liệu(1 symbol) trong quátrình truyền Việc thực hiện ánh xạ này là kỹ thuật trải phổ theo chuỗi trực tiếpDSSS(Direct Sequence Spreading Spectrum) Đây chính là phương pháp trải phổ đượcứng dụng cho Zigbee

Trải phổ theo chuỗi trực tiếp (DSSS) là một kỹ thuật truyền thông thường đượcứng dụng trong các hệ thống đa truy cập nói chung và Zigbee nói riêng Trải phổ trực tiếp

có nhiều ưu điểm so với các hệ thống không được trải phổ như là :

 Giảm năng lượng tiêu thụ, trải rộng băng thông để tăng số lượng kênh

Tăng tính bảo mật cho đường truyền

Trang 28

 Cải thiện tỉ lệ lỗi bit

 Giảm ảnh hưởng của can Giảm ảnh hưởng của can nhiễu.nhiễu

So với các kỹ thuật trải phổ khác thì trải phổ chuỗi trực tiếp có:

 Chi phí thực hiện thấp hơn



Tương thích với cao với nhiều thiết bị công nghệ ngày nay

Chính vì những ưu điểm trên khối Symbol-to-chip Mapping đóng vai trò rất quantrong trong Zigbee

Ba

Ba ̉ ̉ng 2-3 Bảng tra chuỗi chip ng 2-3 Bảng tra chuỗi chip giả ngẫu nhiêngiả ngẫu nhiênData

Symbol(decimal)

DataSymbol(binary)

Chip Sequence (c00 … c31))

(binary)

Chip Sequence(decimal)

O-QPSK Modulator: tại đây, chuỗi chip là chuỗi trải phổ của dữ liệu cần truyềntại đây, chuỗi chip là chuỗi trải phổ của dữ liệu cần truyền

đi được chia thành hai luồng, các chip ở vị trí chẵn sẽ chuyển vào luống I và các chip ở vịtrí lẻ sẽ được chuyển vào luồng Q, để thực hiện điều chế tín hiệu O-QPSK Trong băngtần 2.4GHz, mỗi chuỗi chip đại diện cho một symbol do đó tốc độ chip gấp 32 lần tốc độsymbol Để thực hiện offset giữa chuỗi chip ở luồng I và chuỗi chip ở luống Q thì luồng

Trang 29

Hình 2-4 Delay giữ a I và Q vớ i Tc là 0.5µs

Việc thực hiện offset giữa hai luồng tín hiệu là sự cải tiến của kỹ thuật điều chế tínhiệu O-QPSK so với kỹ thuật điều chế tín hiệu QPSK Đối với QPSK, các chip tạo thànhtừng

từng cặp cặp IQ IQ là là cc00cc11, c22cc33,…,,cc30cc31 và dữ liệu được xây dựng dựa trên sự thay đổi góc phacủa các cặp chip này Nếu có sự thay đổi của cặp chip từ ‘00’ thành ‘11’ hay từ ‘11’thành ‘00’ thì chúng có thể tạo ra

thành ‘00’ thì chúng có thể tạo ra sự thay đổi pha của tín hiệu ngõ ra sự thay đổi pha của tín hiệu ngõ ra một cách đột ngột làmột cách đột ngột là

180oo Điều này sẽ gây ra những xung hoặc những dao động có biên độ lớn và nó cũng là

tín hiệu không mong muốn trong hệ thống thông tin Đối với OQPSK, sau khi đượcoffset, việc làm này khiến cho sự chuyễn đổi trạng thái của chip ở một kênh bất kỳ luônxảy ra ngay tại thời điểm giữa của chip ở kênh còn lại Như vậy, một cặp chip bất kỳ luônchỉ có sự thay đổi của một chip duy nhất và kết quả là tín hiệu tại ngõ ra chỉ thay đổitrong khoảng -90oo cho đến 90oo Kết luận,chất lượng đường truyền Zigbee sẽ được cảithiện khi sử dụng kỹ thuật điều chế O-QPSK hay nói cách khác là luồng Q sẽ được delaymột chu kỳ chip Tcc

    sin sin 22    ,,0 0       22 

Trang 30

Hình 2-5 Dạạng nữ a hình sine củủa chip

Trong các kỹ thuật truyền nhận dữ liệu, xung vuông thường là dạng sóng biểu diễncho một mức logic ‘0’ hoặc ‘1’ Tuy nhiên, khi phân tích phổ của một xung vuông bằng biến

biến đổi đổi Fourier, Fourier, ta ta thấy thấy được được những những điểm điểm bất bất lợi lợi của của dạng dạng xung xung nay nay Xét Xét biến biến đổiđổiFourier của một xung vuông như Hình 2-6

Hình 2-6 Biế n đổ i Fourier củủa xung vuông

Ta thấy, phổ của xung vuông trải dài trên miền tần số và băng thông hữu dụng là



 Khi tốc độ truyền dữ liệu tăng lên, băng thông này sẽ rộng ra gây nhiễu đến cácxung lân cận Việc này làm tăng tỉ lệ lỗi bit Trong Zigbee, Half-sine pulse-shaping làmột giải pháp để giải quyết vấn đề này Khi vì nó định dạng lại các chip có dạng xung

Trang 31

Bảng tóm tắt các thông số kỹ thuật của khối Modulator trong báo cáo được trình bày sau đây

bày sau đây::

Ba

Ba ̉ ̉ng 2-4: Bảng tóm tắt các yêu cầu kỹ thuật của Zigbeeng 2-4: Bảng tóm tắt các yêu cầu kỹ thuật của Zigbee

2.2.3 Lớ p Medium Acces p Medium Access Control(MA s Control(MAC) trong chu C) trong chuẩ n ieee 802.15.4

Phần này trình bày về cấu trúc khung của lớp MAC( MAC frame MPDU)

Khung dữ liệu lớp MAC được mô tả là một chuỗi của các trường theo một trật tựnhất định Tất các các cấu trúc khung được nói sau đây đều sẽ được trình bày theo thứ tựtruyền đi của lớp PHY (các khung sẽ được truyền từ trái sang phải, bit LSB được truyền

đi trước) Các bit trong một khung sẽ được đánh số thứ tự từ 0 (bit truyền đầu tiên và làLSB) đến k-1 (bit truyền thứ k và

LSB) đến k-1 (bit truyền thứ k và là MSB).là MSB)

Nếu không Nếu không có chú thíccó chú thích đặc biệt, h đặc biệt, những bit những bit dành riêng dành riêng (reserved bit(reserved bit) được đặt l) được đặt là 0.à 0.Cấu trúc tổng quát một khung của lớp MAC được trình bày như bảng

Hình 2-7 C ấ u trúc củủa mộột frame MAC

Các trường được sắp xếp theo một trật tự cố định, tuy nhiên trường địa chỉ có thể

có hoặc không có trong tất cả các frame Số lượng byte của mỗi trường được thể hiện quathông số octets (8 bits) Có thể thấy một frame điển hình gồm các trường: Điều khiển (2octets), Số thứ tự frame (1 octet), trường địa chỉ (độ dài thay đổi từ 0-20 octets), trường bảo

bảo mật mật (từ (từ 0-14 0-14 octets), các octets), các trường này trường này tạo tạo thành thành header header của của lớp lớp MAC, MAC, tiếp tiếp sau sau đó đó làlà

frame payload, và cuối cùng là MAC footer chính là trường kiểm tra (frame checksequence)

Tốc độ độ chip(Kchips/s) chip(Kchips/s) 2000Phương

Phương pháp pháp trải trải phổ phổ DSSS(DirecDSSS(Direct t Sequence Sequence Spreading Spreading Spectrum)Spectrum)

Trang 32

2.2.3.1 Tr ườ ngđ iiề u khiể n (frame control field)

Cấu trúc của trường điều khiển lớp MAC gồm các thành phần: loại khung Frametype (3 bit), bật/tắt bảo mật (1bit), frame pending (1 bit), AR (1 bit), PAN ID (1 bit), bit7-9 là bit dành riêng (set to

7-9 là bit dành riêng (set to zero), chế độ địa chỉ đích (3 zero), chế độ địa chỉ đích (3 bit), frame version (3 bit), chế độbit), frame version (3 bit), chế độđịa chỉ nguồn (3 bit) Cụ thể sẽ được trình bày chi tiết dưới đây

Bảng giá trị của loại khung (frame type):

Trong giới hạn luận văn, do lớp MAC chỉ được thiết kế để truyền dữ liệu nênframe lớp MAC được truyền đi kiểm nghiệm là FRAME DATA, 3 bit đầu là 001

Security enable được đặt lên 1 nếu frame MAC có hỗ trợ giao thức bảo mật vàtrường Auxiliary Security Header chỉ xuất hiện nếu bit này là 1

Frame pending chỉ được được đặt lên 1 khi frame là Becon và 0 ở tất cả trườnghợp còn lại Bit này sẽ

hợp còn lại Bit này sẽ không được quan tâm ở máy thu.không được quan tâm ở máy thu

Acknowledgment Request (AR) field, được đặt lên 1 nếu yếu cầu phải có framekiểm tra đúng ACK của máy thu

PAN ID compression bit: nếu bit này được đặt lên 1 thì chỉ có trường DestinationPAN ID còn Source PAN ID được hiểu là giống với Destination PAN ID

Trang 33

Trong giới hạn luận văn, chỉ hỗ trợ mode short address 16 bit

Frame version: 0x00 nếu là frame 802.15.4-2003 và 0x01 nếu là 802.15.4 2011.Các trường hợp còn lại dành riêng

Source Addressing Mode giống Destination Addressing Mode

Chia đa thức này với đa thức sinh G16, lấy phần dư R(x), FCS là hệ số của đa thức

dư R(x)

Phương thức thự hiện bằng phần cứng:

Hình 2-8 Quá trình thự c hiệện CRC trên phầần cứ ng

1 Đầu tiên cho các thanh ghi (r0 đến r15) giá trị đầu là zero

2 Dịch MHR và payload vào bộ chia theo thứ tự truyền đi (LSB first)

Trang 34

3 Sau khi bit cuối cùng được đưa vào bộ chia, giá trị còn lại của các thanh ghichính là giá trị của chuỗi bit cần truyền đi

4 FCS được lấy truyền đi theo

4 FCS được lấy truyền đi theo thứ tự sao cho r0 được truyền đi thứ tự sao cho r0 được truyền đi đầu tiên.đầu tiên

Trang 35

VÀ MÔ PHỎNG MATLABChương tập trung trình bày thiết kế về mặt hệ thống, sơ đồ khối của lớp PHY, mô

tả một cách tổng quát chức năng từng khối Sử dụng phần mềm MATLAB® để mô phỏng chức năng Đ

phỏng chức năng Đồng thời xây dựng một gồng thời xây dựng một giao diện người dùniao diện người dùng (Graphic User Interg (Graphic User Interfaceface – GUI)

– GUI) để minh họa để minh họa hoạt động của hoạt động của lớp MAC Cụ lớp MAC Cụ thể chức thể chức năng từng khối sẽ năng từng khối sẽ được trìnhđược trình bày rõ hơn

bày rõ hơn ở các chươnở các chương sau.g sau

Trang 36

Chương 3 THIẾT KẾ MỨC HỆ THỐNG VÀ MÔ PHỎNG MATLAB

3.1 THIẾT KẾ MATLAB KHỐI THIẾT KẾ MATLAB KHỐI MODULATOR MODULATOR

Trong phần này trình bày các thiết kế khối Modulator bằng phần mề SimulinkMatlab Quy trình mô phỏng dựa theo nguyên tắc hoạt động của điều chế O-QPSK choZigbee đã được trình bày ở mục 2.2.2.2 Mô phỏng bắt đầu từ chuỗi chip trải phổ của dữliệu cần truyền đi Mô hình thực hiện được trình bày trong hình sau đây:

Hình 3-1 S ơ đồ mô phỏỏng MATLAB đ iiề u chế tín hiệệu cho Zigbee

Kết quả mô phỏng được trình bày theo từng khối và được như sau đây:

3.1.1

Khố i Serial-to-Parallel

Chuỗi chip được tạo ra bởi ‘Random Interger Generator’ một cách ngẫu nhiên và

có tốc độ là 2Mchip/s Sau đó chuỗi chip sẽ được đưa vào khối Serial-to-Parallel để chiathành 2 luồng tín hiệu là I_Sequence và Q_Sequence

Trang 37

Hình 3-2 K ế t quảả mô phỏỏng MATLAB khố i Serial-to-parallel

3.1.3 Khố i i Half-Sine-Pul Half-Sine-Pulse-Shaping se-Shaping.

Chuỗi chip này sẽ được thực hiện pulse-shaping Cách thực hiện là nhân chuỗichip với một sóng nữa hình sine có dạng phương trình toán học là

Trang 38

Từ đây ta có thể phân biết được hai mức logic sau khi chuỗi chip được thực hiện shaping Kết quả

pulse-shaping Kết quả mô phỏng mô phỏng của half-sine-pulse-shcủa half-sine-pulse-shaping được aping được quan sát quan sát từ Scope từ Scope 4 4 cócódạng như sau:

Hình 3-5 K ế t quảả mô phỏỏng MATLAB khố i half-sine-pulse-shaping

Đánh giá kết quả mô phỏng:

Từ các kết quả mô phỏng trên cho ta thấy được quy trình làm việc của các khối

Trang 39

3.2.1 Gi ảảii đ i ềều chế tín hi ệệu theo ki ể u u hard-detect hard-detection: ion:

Hình 3-6 C ấ u trúc máy thu d ạạng đổ i t ầần tr ự c tiế p

Hình trên là cấu trúc của máy thu dạng đổi tần trực tiếp, tín hiệu sau khi thu được

sẽ chia làm 2 kênh, một kênh nhân với sin của tín hiệu sóng mang, kênh còn lại nhân vớicos của tín hiệu sóng mang Tần số lấy mẫu là 1/Tb Tín hiệu qua đó được cho đi qua một

bộ lọc thông thấp Low Pass Fil

bộ lọc thông thấp Low Pass Filter, tín hiệu sau khi lọc được lấy mẫu trực tiếp và qua mộtter, tín hiệu sau khi lọc được lấy mẫu trực tiếp và qua một

bộ so sánh Sau khi có tín hiệu số của 2 kênh, thực hiện delay để tạo lại đúng tín hiệu dảinền IQ base band như lúc ban đầu Tín hiệu này sẽ được giải trải phổ để tạo ra chuỗi bitnhư ban đầu Ưu điểm của hệ thống máy thu này là: đơn giản, dễ thực hiện, không có vấn

đề về tần số ảnh, không cần bộ lọc tần số ảnh nên tiết kiệm tài nguyên Điều phải trả giácho cấu trúc này là sẽ tạo ra DC offset dịch pha ngõ ra, tạo ra IQ mismatch – bất đồng bộgiữa 2 kênh ngõ ra, tiêu tốn năng lượng nhiều, và nhiễu nhiều nếu sử dụng CMOS (nhiễunhiệt)

Sở dĩ cách giải điều chế ở đây gọi là hard-detection là vì tín hiệu đi quacomparator và đưa ra giá trị so sánh Ngưỡng quyết định của bộ so sanh đóng vai trò khálớn, có thể ảnh hưởng đến chất lượng hệ thống Đồng thời do có IQ mismatch giữa 2kênh I và Q nhưng tín hiệu vẫn đi qua bộ Paralel to Serial nên kết quả sẽ làm dịch chuỗi bit và sai ở những vị

bit và sai ở những vị trí Nhược điểm khác của máy thu kiểu này trí Nhược điểm khác của máy thu kiểu này là không có một cơ chếlà không có một cơ chếchọn thời điểm lấy mẫu chính xác (clock recovery) nên khó có thể hiện thực hóa trên

Trang 40

phần cứng Để tránh những bất phần cứng Để tránh những bất lợi này, có lợi này, có một phương pháp để giải quyết đó một phương pháp để giải quyết đó là sử dụnglà sử dụngkiểu giải điều chế soft detection sẽ được trình bày ở phần sau

Dưới đây là mô tả MATLAB theo giải điều chế kiểu hard detection.Tín hiệu saukhi điều chế đã được half sine pulse shaping nên để thực hiện giải điều chế theo phương pháp hard d

pháp hard detection, đơetection, đơn giản chỉ n giản chỉ là thực hiệlà thực hiện lấy mẫu tại n lấy mẫu tại vị trí đỉnvị trí đỉnh của mỗi chu h của mỗi chu kì chip.kì chip

a)

Định dạng
Số trang	129
Dung lượng	5,55 MB