Bài giảng Kỹ thuật số: Chương 4 ThS. Lưu Văn Đại

Bài giảng Kỹ thuật số Chương 4: Mạch tổ hợp cung cấp cho người học các kiến thức: Các bước thiết kế mạch tổ hợp, mạch giải mã, mạch so sánh, mạch mã hóa, mức tác động. Mời các bạn cùng tham khảo nội dung chi tiết.

MẠCH TỔ HỢP (Combinational Circuits)

Mạch số chia ra 2 loại: Mạch tổ hợp và mạch tuần tự

Mạch tổ hợp: trạng thái ngõ ra chỉ phụ thuộc vào trạng thái

CÁC BƯỚC THIẾT KẾ MẠCH TỔ HỢP

số biến ngõ ra (đặt tên biến)

(hoạt động của mạch)

 VD thiết kế mạch tổ hợp có 3 ngõ vào và 2 ngõ ra

- Ngõ ra thứ nhất = 1 nếu 3 ngõ vào có số bít 1 nhiều hơn số bit 0, ngƣợc

F0   

B A B A B A

 MỨC TÁC ĐỘNG

- Khi không vòng tròn nhỏ ở đường vào hay đường ra trên ký hiệu mạch

logic  Tác động mức cao (active high)

- Khi có vòng tròn nhỏ ở đường vào hay đường ra trên ký hiệu mạch logic

 Tác động mức thấp (active low)

 MẠCH MÃ HÓA (ENCODER)

- Mã hóa là gán 1 ký hiệu cho một đối tượng nhằm một mục đích

- Mạch mã hóa là khi có một ngõ vào được tác động  ngõ ra sẽ chỉ báo số nhị phân tương ứng Có nghĩa là mạch mã hóa có một số ngõ vào nhưng vào một thời điểm chỉ có một ngõ vào ở trạng thái tích cực.

- Như vậy ta dùng số nhị phân n bít để mã cho 2 n ngõ vào khác nhau

- Mã hóa ưu tiên: Trường hợp có nhiều ngõ vào ở trạng thái tích cực thì ngõ

ra sẽ tương ứng với ngõ vào có trọng số cao nhất

 Mạch mã hoá 2n đường sang n đường

Ngõ vào, ngõ ra tác động cao Ấn khóa K 

Ngõ vào được ấn lên mức cao  Ngõ ra sẽ chỉ

báo số nhị phân tương ứng

Ngõ vào, ngõ ra tác động thấp

Để tránh trường hợp mạch cho ra mã sai khi tác động đồng thời hai hay nhiều ngõ vào  Thiết kế mạch mã hóa ưu tiên, mạch chỉ cho ra một mã duy nhất khi có nhiều ngã vào được tác động

TK mạch mã hóa ưu tiên 4 đường sang 2 đường; ưu tiên ngõ vào có giá trị cao; ngõ vào và ngõ ra tác động cao:

A1  

3 2 1.

A0  

Mã hóa ưu tiên 8 đường sang 3 đường (IC 74148) Ngõ vào và ngõ ra tác động thấp

EI: ngõ vào nối mạch và cho phép; EO: ngõ ra nối mạch;

GS: dùng để mở rộng cho số nhị phân ra

Các trạng thái từ 0 7: IC mã hóa cho ra số 3 bít Trạng thái 8,9: Dùng cho việc mở rộng

Nối 2 IC 74148 thực hiện mã hóa 16 đường sang 4 đường

IC2 có EI=0: Hoạt động theo

các trạng thái từ 0  8:

nghĩa là mã hóa từ số 0  7

IC1 có EI nối với E0 của

IC2: nên IC1 chỉ hoạt động

khi tất cả các ngõ vào của

IC2 lên mức 1, tức hoạt

động ở trạng thái thứ 8

Mạch tạo mã BCD cho số thập phân

Mạch gồm 10 ngã vào tượng trưng 10 số thập phân và 4 ngã ra là 4 bit của số BCD

A0 = 1 + 3 + 5 + 7 + 9

A1 = 2 + 3 + 6 + 7

A2 = 4 + 5 + 6 + 7

A3 = 8 + 9

Mạch tạo mã BCD ƣu tiên cho số lớn

Mạch chuyển mã nhị phân (A: MSB) sang Gray

D C D

C T

C B

C B C

B Z

B A

B A B

A Y

A X

Lập Bảng Karnaugh: Mạch chuyển mã nhị phân sang Gray

D C D

C T

C B

C B C

B Z

B A

B A B

A Y

A X

Mạch chuyển mã Gray (X: MSB) sang Nhị phân

Y X

) T Z

Y).(

(X T)

).(Z Y

X ( D

Z Y

X )

Z Y

X(

Z) (Y

X C

Y X

Y A Y

X B

X A

T Z Y

X   

Lập Bảng Karnaugh: Mạch chuyển mã Gray sang Nhị phân

Y X

) T Z

Y).(

(X T)

).(Z Y

X ( D

Z Y

X )

Z Y

X(

Z) (Y

X C

Y X

Y X Y

X B

X A

 MẠCH GIẢI MÃ (DECODER)

Ngược lại của mã hóa Giải mã n đường sang 2n đường

Mạch giải mã 2 đường sang 4 đường, ngõ vào cho phép G

0 1 2

0 1 1

0 1 0

A A G Y

A

A G Y

A A G Y

A

A G Y









Mở rộng lên mạch giải mã 4 đường sang 16 đường

Giải mã BCD sang 7 đoạn

Đèn 7 đoạn: LED – Light Emitting Diode

Phát sáng khi có dòng điện chạy qua nó

Catod chung – dùng cho giải

mã có ngõ ra tác động cao

Anod chung – dùng cho giải

mã có ngõ ra tác động thấp

A DC BA

B C f

B C A

e

CBA BA

C A

DCB d

A B DC c

A CB A

B C b

) A C A

C ( DB a

Vào Ra

Số/

Hàm LT RBI D C B A

BI (1) RBO a b c d e f g

5 4

3 2

1 0

D C B A D

C B A D

C B A D

C

C B A D

C B A D

C B

Mạch giải đa hợp thực chất là mạch giải mã, ngã vào cho phép trở

thành ngã vào dữ liệu và ngã vào tổ hợp số nhị phân là ngã vào địa chỉ

Dùng IC 74138 làm mạch giải đa hợp 1  8

Trạng

thái

A3,B3 A2,B2 A1,B1 A0,B0 A’>B’ A’<B’ A’=B’ A>B A<B A=B

Mạch so sánh hai số nhị phân 8 bit  MẠCH KIỂM PHÁT

CHẴN LẺ

1 0 1 1 0 0 1 1

1 1 0 0 1 0 1 0

Bit chẵn lẽ thêm vào (KT lẻ)

Bit chẵn lẽ thêm vào (KT chẵn)

Mạch phát chẵn lẻ

Xét trường hợp mạch 4 bit dữ liệu

Mạch có 4 ngõ vào dữ liệu A, B, C, D và 1 ngã vào chọn chẵn lẻ S

- Gđ1: Thiết kế mạch ghi nhận số bit 1 là chẵn hay lẻ

) D C

( )

B A

(

- Gđ2: Thiết kế mạch tạo bit chẵn lẻ P theo S

S Số bit 1 của ABCD Y P

Lẻ Chẵn

P  