Những người tham gia thực hiệnDe tài được thực hiện bơi nhóm nghiên cứu Thiết k ế V I mạch tích hợp YSD VLSI Systems Design tại Phòng thí nghiệm mục tiêu Hệ thông tích hợp thông minh.. T
Trang 1ĐẠI HỌC QUÓC GIA HẢ NỘI
B \ 0 C Á O N G H IỆ M THU ĐÈ TÀI K H O A HỌC CÔ N G NGHỆ• • •
Đ ồ tài t r ọ n g đ i é m c ấ p Đ ạ i h ọ c Q u ố c g i a H à N ộ i
(d ê tà i đ ư ợ c thự c hiện b ổ i nhóm nghiên cừĩt Thiêt kẽ vi m ạch tích hợp,
P h ò n g thi nghiệm m ục tiêu H ệ thon ẹ tích hợp thôniỊ minh)
Thiết kế và thực hiện hệ thống trên một chip cho một số ứng dụng đo lường, điều khiển và giám sát
môi trường qua mạng Ethernet
Mã số: PƯF.08.06
Chủ nhiệm đề tài: PGS.TS Trần Quang Vinh Thư ký khoa học: TS Trần Xuân Tú
Hà Nội, 12/2010
Trang 2Mục lục■ ■
M ục lụ c I
D anh mục các từ viết t ắ t 4
N h ũ n g người th a m gia th ự c h iệ n 6
D anh sách hình v ẽ 7
D anh sách b a n g 9
ró m tắ t các kết q u ả ch ính củ a đề t à i 10
SUMMARY 13
( h u o n s 1- G iói thiệu c h u n g 16
1.1 Thiêt kế vi m ạch và xu th ế tích hợp trên m ột c h ip 16
1.2 M ue tiều cù a đ ề t à i 18
1.3 Bỏ cụ c của b á o c á o 19
C hư ơng 2 Hệ th ố n g trê n chip và p h ư ơ n g p h áp thiết k ế 20
2 y H ệ th ốn g trẽn c h ip 20
2 2 C á c kiên trú c truyền th ôn g truyên thôn% 22
2.3 P liư ơ n g p h á p th iết k ế 24
2.3.1 Quy trình thiết kế V LSI 24
2.3.2 Các phương pháp thiết kế VLSI điển h ìn h 27
2.4 Thiết k ế hệ th on g trên ch ip với X ilin x design f l o w 30
C hư ơ n g 3 M ô tả và th iết kế hệ th ốn g C o M o S y 33
5 / B ài toán th iế t k ế ỈJ 3.2 H ệ th ốn g C o M o S y và cá c khôi chức n ă n g 35
3.2.1 Đơn vị xử lý trung tâ m 36
3.2.2 Các đơn vị giao tiếp bộ n h ớ 38
3.2.3 Các đơn vị giao tiếp ngoại v i 41
3.2.4 Khối truyền thông trên c h i p 50 3.2.5 Các khối chức năng khác > ì
Trang 3C h u ô n g 4 T h ự c hiện inô hình hóa, kiếm chứng và kiếm th ụ c lõi điều khiến VGA 55
4.1 Mỏ hình h óa th iêt kế lõ i điều khiên V G A 55
4.2 M ô p h ò n g và kiêm ch ứ n g th iết k ế lồi điểu khiên V G A 55
4.3 K iếm thực thiết k ế 57
C h iro n g 5 T hự c hiện p h ần cứng trên F P G A 59
5 / P h ư ơ n g p h á p thực hiện p h ầ n cứ n g trên F P G A 59
5.2 Câu hình tham sô ch o cá c lõ i I P 60
5.3 K ê t quá tô n g hợp lô -g ic trên F P G A 62
5.4 K ết quá thự c thi trên F P G A 65
C h ư ơ n g 6 Xây d ự n g p la tfo rm p h ần m ề m 67
6.1 Y tư ớng và c ơ s ớ x â y dự n g p la tfo rm p h ản m êm 67
6.2 K iên trú c p la tfo r m p h â n niêm cùa hệ thon g C o M o S v ổ 7 6.2.1 Mỏ ta chung vê platform phần m ề m 67
6.2.2 Driver cho lõi điều khiển V G A 68
6.2.3 Driver cho bàn phím P S /2 69
6.2.4 Nhân điều hành hệ thống x ilk e m e l 69
6.2.5 TCP/IP lib rary 70
6.2.6 Jpeg library 71
6.2.7 Tầng quản lý applet (Applet m anagem ent) 7 1 6.3 Thực hiện p h á n m èm trên X ilinx P latform Studio S D K 74
6.3.1 Các công cụ phát triển và kiêm chứng phân m ề m 74
6.3.2 Quá trình xây dựng platform phần m ề m 76
C h u ô n g 7 X ây d ự n g ứ ng d ụn g th ử nghiệm cho hệ thống C oM oS y 78
7 / M ột sỏ ch ứ c n ăn g chính của hệ th ô n g 7(S 7.2 M ột vài b à i toán ứng dụ n g thừ n g h iệ m HO 7.2.1 Đo lường và hiên thị kết quả trên màn h ìn h 80
7.2.2 Điều khiến bắt ảnh từ camera gắn với máy tính từ xa và hiến thị lên màn hình VGA 81 C h ư o n g 8 K ct lu ận và triến vọng 85
T ài liệu th am k h á o 87
Phụ lục A Nội d u n g file cấu hình platfo rm p h ần c ứ n g 89
3.3 K h á n â n g m ơ rộní> các k h ô i chức n ă n íỊ 53
Trang 4P h ụ lục B M ã nị>u»n V H D L c ủ a lõi đ i ề u k h i ế n V G A 97
P hụ lục c M ã n g u ồ n c c ủ a t ầ n g q u á n lý a p p l e t ( A p p l e t M a n a g e m e n t ) 104
Trang 5Danh mục các từ viết tắt■
T ừ viết tà t M ô »à
Trang 6Tu vi el tat M o tä
USART Univeral Synchronous and Asynchronous Receiver Transmitter
Trang 7Những người tham gia thực hiện
De tài được thực hiện bơi nhóm nghiên cứu Thiết k ế V I mạch tích hợp YSD (VLSI Systems Design) tại Phòng thí nghiệm mục tiêu Hệ thông tích hợp thông minh Trường Đại học Công nghệ Danh sách này liệt kê những thành viên chính trong nhóm thực hiện dè tài.
Trang 8Danh sách hình vẽ
Hình 1.1: Doanh thu của các hãng công nghiệp điện tu hàng đầu trên thô giới (năm 2008,
2009) 16
Hình 1.2: Vi điêu khiên ARM dược xây dựng theo kiến trúc hệ thông trên chip 17
Hình 2.1 : Kiên trúc một hệ thống trên chip điên hhình 20
I lình 2.2: Kiên trúc kết nối trong các hệ thống trên chip 22
Hình 2.3: Mô hỉnh bus phàn tầng 23
1 lình 2.4: Luồng thiết kế V LSI 25
1 lình 2.5: Phương pháp thiết kế full-custom 27
I lình 2.6: Phương pháp thiết kế bán phần, a) Te bào chuẩn theo hàng; b) Gate array (máng cổng) 28
Hình 2.7: Phương pháp thiết kế sử dụng FPGA 29
Hình 2.8: Luồng thiết kế theo công nghệ FPGA của hãng Xilinx Ị 181 31
1 lình 2.9: Lưu đồ thiết kế hệ thống nhúng với EDK ị 19] 32
1 lình 3.1: Sơ đồ khối hộ thống CoM oSy 33
Hình 3.2: Sơ đồ các khối chức năng của hệ thống CoM oSy 36
Hình 3.3: Sơ đồ khối của lõi vi xử lý M icroBlaze 37
Hình 3.4: Sơ đồ khối của bộ điều khiển XPS MCH EM C 40
I lình 3.5: Sơ đồ khôi của lõi điều khicn VGA 41
Hình 3.6: Sơ đồ khối cita XPS Ethernet Lite M A C 44
1 lình 3.7: Sơ đồ khối của lõi XPS PS/2 Controller 46
Hình 3.8: Sơ đồ khối cưa lõi XPS UART Lite 47
I lình 3.9: Sơ đồ khối của lõi XPS SPI 48
Hình 3.10: Sơ đồ khối của lõi XPS G PIO 50
Hình 3.11: Sơ đồ khối của lõi XPS Timer/Counter 51
Hình 3.12: Mô hình sử dụng nhiều lõi Interrupt controller trong một hệ thônR 52
Hình 3.13: Sơ đồ khối của lõi Clock generator 53
Hình 4.1 : Mô hình kiêm chứng lõi điều khiển VGA 56
Trang 91 lình 4.2: Lưu đô thực hiện kiểm chứng 56
Hình 4.3: Hệ thống kicm thực lòi điều khiến VGA 57
1 lình 4.4: Kết qua hiên thị ánh trẽn kit phát triển M L410 58
! lình 5 1: Lưu dô thực hiện phần cứng trên Xilinx FPGA 59
I lình 5.2: Hệ thống CoM oSy trên phần mềm X PS 62
Hình 6.1: c ấ u trúc của platíorm phần m ềm 68
I lình 6.2: Hai không gian hiên thị 68
Hình 6.3: Các thành phần bên trong X ilkem cl 70
Hình 6.4: Các tiến trình trong tầng quản lý applet 72
Hình 6.5: Lưu đồ sử dụng các công cụ phát trien [41 ] 75
Hình 7.1: Sơ đồ khối hệ thống dem o 79
Hình 7.2: Minh họa quá trình theo dõi sự thay đổi trạng thái lối vào từ cảm biến 81
Hình 7.3: Lưu đồ của ứng dụng bắt ảnh từ x a 81
Mình 7.4: Kct quà chạy ứng dụntỉ trên kit Spartan-3E 83
Hình 7.5: Kết quá chạy ứng dụng trên kit M L410 K4
8
Trang 10-Danh sách bảng
B ảng 1 Các tín hiệu vào/ra kết n ô i v ớ i ch ip nhớ n g o à i 40
Bang 2 Các chế độ hiên th ị màn hình [ 2 5 ] 42
B àng 3 Các tín h iệ u vào/ra trên giao d iện V G A 43
Báng 4 Các tín h iệ u và o /ra trên giao diện của XPS Ethernet L ite M A C 44
B àng 5 Các tín h iệ u và o /ra trên giao d iện U A R T 47
Báng 6 Các tín hiệu và o /ra trên giao diện XPS SP1 49
Báng 7 Két quà tố n g hợ p ỉô -g ic của M ic ro B la z e 62
B áng 8 Kết qua tổ n g hợp lô -g ic của m ô-đun M P M C 63
B ảng 9 K ct quả tô n g hợp lô -g ic của m ô-đun M C I I M C E 63
Bàng 10 K-ết quả tổ n g hợp lô -g ic của m ô -đ u n In te rru p t c o n tr o llc r 63
Báng 11 Kết quả tồ n g hợp lô -g ic của m ô-đun E M A C 63
Bảng 12 K ết quà to n g hợp lô -g ic của m ô-đun PS/2 C o n tr o lle r 64
Báng 13 K ế t qua tô n g họp lô -g ic của m ô-đun U A R T 64
Báng, 14 K ế t quả tồ n g hợp lô -g ic của m ô-đ u n SP1 64
Bàng 15 K e t quả tô n g h ợ p lỏ -g ic của m ô-đun V G A 64
Báng 16 K e t quà tô n g hợp lô -g ic của m ô-đun T im c r 64
Báng 17 K ế t quả thự c th i hệ th ố n g C o M o S y 65
Báng 18 C ông suất tic u thụ tĩn h và đ ộ n g 66
Bảng 19 C ông suất tiê u th ụ trên từ ng đ ố i tư ợng vật l v 66
B ảng 20 Cấu hình các tham so cho x ilk e m e l 76
Báng 21 Cấu h ìn h các tham số cho thư viện l w i p 77
9
Trang 11-T ó m t ắ t c á c k ế t q u ả c h í n h c ủ a đ ề tài
Sau m ột th ờ i gian thực hiện đề tài “ T h iế t kế và thực hiện hệ th ố n g trên m ột ch ip cho
m ộ t số ứne dụng do lư ờng, điều khiê n và giám sát m ôi trư ờ n g qua mạn tỉ Ethernet” - mã số
P U F 08 06, nhóm n ghiên cứu đã thu được nhiều kết quả kha quan, đáp ứng dược yêu cầu cua
đề cương đề xuất đề tài và hợp đồng thực hiện đề tài (gan kèm v ớ i báo cáo này) Sau đây là
m ộ t số kèt qua chính của đê tài:
1 Kết quá về khoa hục công nghệ
Đã thiết kế và xây dự ng thành công hệ thống trên ch ip C o M o S y trên công nghệ F P G A cua hãng X ilin x v ớ i các thành phần chức năng như: lõ i v i xử lý M ic ro B la z e ; hệ thống bus
P LB ; các đơn v ị ghép n ố i và quản lý bộ nhớ M P M C , M C E M C ; các bộ đ ịn h th ò i, điều khiên ngát; k h ố i tru y ề n th ô n g tốc độ cao theo chuẩn E thernet cho phép ghép nối v ớ i mạng
L A N /ln te m e t; k h ố i truyền th ô n g n ố i tiếp U A R T theo chuấn R S -232; các kh ố i ghép nối
v ớ i các bộ biến đ ố i A D C , D A C ; bộ điều khiến màn hình hiên th ị V G A /S V G A /X G A ; kh ố i ghép nối bàn p h ím theo chuân PS/2; các kh ố i giao tiếp vào/ra đa năng G P IO Hệ thông đã đirợc nạp lèn c h ip F P G A và được kiế m chứng thông qua các ứng dụng thư nghiệm
T rien khai các ứng dụng thứ n ghiệm trên cư sờ hệ thống C o M o S y (c h ip C o M o S y ) dựa trẽn các kit hồ trợ phát triể n phần cứng công nghệ F P G A (Spartan-3F Starter và M l 410
V irte x -4 ).
2 bài báo khoa học đăng tại ky yếu hội thao quốc tế ( IIĨIC E V L D 2010 và 4S 2010).
1 báo cáo m ờ i tại phiên toàn thê H ộ i nghị IE IC E -IC D V 2010.
1 bài báo gửi đăng Tạp chí C ông nghệ thông tin (bàn tiế n g A n h ) cua B ộ T h ô n g tin và Truyền thông Đ ang v iế t bài gửi đăn« Tạp chí K hoa học C ô n g nghệ cua Đ ạ i học Q uôc gia
Hà N ộ i.
2 Kct quá về đào tạo và họp tác
T hông qua đề tài, nhóm đã tập hợp được m ột đ ộ i ngũ làm việ c n ghiêm túc Các cán bộ nghiên cứu, nghiên cửu sinh, học viê n , sinh viên tham gia nghiên cứu đưọc dào tạo tự đào tạo m ột cách bài bản C ho đến nay, nhóm nghiên cừu đã C Ư ban nam vữ ng được các quy trin h , phương pháp th iế t kế các v i mạch có độ tích họp cao V L S I, hệ th ố n g trên chip, làm quen v ớ i các công cụ th iế t kế, thực th i thử nghiêm trên F P G A Đ ộ i ngũ hiện tại bao gồm
17 thành viê n (8 cán bộ, I nghiên cứu sinh, 8 sinh viên và học viê n cao học).
V ớ i đội ngũ đư ợc x â y dựng, n h ó m đã tạo ra đư ợc các cơ h ộ i hợp tác v ớ i nhiêu dơn vị trong và ngoài nư ớc như T ru n g tâm IC D R E C , T rư ờ n g Đ H B K I Ỉ N , M IN A T E ÌC
10
Trang 12-C ĨÌA /L B T I (-C ộ n g hoà Pháp), Synopsys (S in g a p o r).-C M P , D ạ i học Paris-S ud I 1 (Pháp)
M ộ t s ô h ợ p tác dem lạ i hiệu qua to lớ n cho việc hình thành và đ ịn h hư ớng phát triê n cua nhóm T ru n g tâm IC D R E C phối hợp v ớ i nhóm thực hiện đê án trọ n g đ iè m giữa hai Dại học Q uốc gia T ru n g tâm M IN A T E C - C E A /L E T I hỗ trợ nh ó m tro n g việ c đào tạo can b ộ
và triể n khai các hư ớng n ghiên cứu chung, chuyển giao p la tfo rm về m ạng trôn ch ip
O p e n T L M N o C Synopsys k ý hợp tác hỗ trợ công cụ th iế t ké v i m ạch và đào tạo nhãn lực tro n g vò n g 6 tháng T ru n g tâm C M P hỗ trợ nhóm tro n g việ c tru y cập và sư dụng thư viện
th iế t kế chuân (Standard ce lls) công nghệ 130 nm cùa hãng S T M ic ro e le c tro n ic s V iệ c
đư ợc quyền tru y cập và sử dụng công nghệ bán dần chuấn cua m ộ t hãng hàng đầu trên thế
g iớ i là đ iề u k iệ n tiê n q u yế t cho phép nhóm tiế n nhanh hơ n tro n g n g h iê n cứu N hóm
A X IS - IE F thuộc Đ ạ i học Paris-S ud 11 hỗ trợ đào tạo và thực hiện đề tài n g h iê n cứu chung liê n quan đến mã hoá và g iả i mã tín hiệu video.
4 luận văn thạc sỹ đà báo vệ thành công:
o Phan H ả i Phong Đe tài nghiên cứu “ N g h iê n cứu, th iế t ke và thực hiện bus truyền
th ô n g tốc độ cao” B ào vệ tháng 1/2010 H iệ n là g iá n g v iê n T rư ờ n g D ạ i học K hoa học IIu c , Đ ạ i học Huế.
o V ũ T h ị K im N h u n g Đ e tài ngh icn cứu " N g h ic n cứu và triê n khai hệ v i xư lý trẽn cơ
sở lõ i v i x ử lý M ic ro B la z e , th ử nghiệm ứng dụng trên F P G A ” B ão vệ tháng 1 1/2010
H iệ n là g iả n g viê n T rư ờ n g Đ ạ i học K in h tế C ô n g nghệ, T h à n h ph ố H ai D ương.
o D ư ơ n g T h u M â y Đề tà i n ghiên cứu “ P erform ance a n a lysis o f N c tw o rk -o n -C h ip architectures usin g N S -3 ” C hư ơ n g trìn h thạc sỹ T h ô n g tin Hệ th ô n g và C ò n g nghệ (1ST), p h ố i hợp giữa Đ ạ i học Paris-Sud 11 (Pháp) và T rư ờ n g D ại học C ô n g niĩhệ Bao
vệ tháng 1 1/2010 H iệ n là g iảng viê n D ạ i học T h á i nguycn.
o N g u y ễ n N g ọ c M a i Đ c tà i nghiên cứu “ M a p p in g a v id e o a p p lic a tio n o n to an N oC
a rc h ite c tu re ” C h ư ơ n g trìn h thạc sỹ T h ô n g tin , Hệ th ố n g và C ô n g nghệ (1ST), phôi hợp giữ a Đ ạ i học Paris-S ud 11 (Pháp) và T rư ờ n g Đ ạ i học C ô n g nghệ D c tài đư ợc thực hiện tro n g kh u ô n kh ô hợp tác v ớ i T ru n g tâm M 1 N A T E C - C E A /L H T I Bảo vệ tháng
1 1/2010 H iện là cán bộ nghiên cứu cua Phòng th í n g h iệ m m ục tiê u Ilệ th ố n g tích họp
th ô n g m inh.
5 khoá luận tốt n g h iệ p đà bảo vệ thành công: Lê X u â n H iế n , N g u y ề n N g ọ c M a i, Bìu D u y
H iế u , N gô V ă n C huyên, N g u y ề n V iệ t Thắng.
- 3 đề tài sin h v iê n n ghiên cứu khoa học: Đ ặng N am K h á n h N g u y ề n V ă n T uân, B ù i D u y
H iếu.
Các nội d u n g n ghiên cửu cúa đề tài được sử dụntỉ tro n g quá trìn h g iả n g dạy các m òn học như: N hập m ô n th iế t kế A S IC và F P G A , T h iế t kế điện tư số Hệ th ố n g v i xứ lý.
1 1
Trang 13-Các tài liệu liên quan vê q u y trìn h th ic t kê các hệ thông trên chip và thực th i phân cứng
v ớ i công nghệ 1'PG A, các tài liệu hướng dẫn sử dụng các công cụ hỗ trự th iê t kê.
I p la tfo rm hộ th ô n g tren c h ip m ớ, cho phép trien khai các n ghiên cứu ứng dụng cụ thỏ hơn tro n g th ờ i gian tớ i P la tfo rm này cũng cho phép nhóm nghicn cứu trie n khai các đánh má thực tế cho các kết qua ngh icn cứu vê sau dạng lõ i IP.
Đe tài đó n g vai trò quan trọ n g tro n g việc xây dựng và tập hợp đ ộ i ngũ tro n g th ờ i lỉian qua tạo dà cho việc phát triê n hư ớng nghiên cứu thiết kế v i m ạch tích hợp tại T rư ờ n g Dại học
Trang 14Project title: D esign and Im p le m e n ta tio n o f a S yste m -o n -C h ip fo r C o n tro l and E nvironm ent
M o n ito rin g o v e r Ethernet N e tw o rk
Scientific secretary: Dr T ra n X u a n -T u
Implementing Institution: U n iv e rs ity o f E n g in e e rin g and T e c h n o lo g y (U E T ) V ietnam
N a tio n a l U n iv e rs ity , H a n o i ( V N U H anoi).
U n iv e rs ity , H a n o i.
2 Main contents:
Investigate to V L S I system on a c h ip design m ethodolo gies, IP reused design m ethdology
F P G A te ch n o lo g ie s, H D L languagues, v e rific a tio n
D e fin e and design the system s p e c ifica tio n s fo r C o M o S y system.
D esign, m o d e l, v e r ify and im p le m e n t fu n c tio n a l IPs w h ic h are integrated in the system Integrate, v e r ify and va lid a te the w h o le system.
E valuate and analyze the system parameters such as area cost, perform ance, pow er
c o n s u m p tio n
Im p le m e n t the designed system on an F P G A chip.
D e ve lo p a so ftw a re p la tfo rm fo r the proposed system and b u ild dem onstrations fo r targeted a p p lic a tio n s
3 Obtained results
W e have su c c e s s fu lly designed and im p lem ented the C o M o S y sytcm based on X ilin x
F P G A te c h n o lo g y w ith the fo llo w in g fu n c tio n a l blocks: M ic ro B la z c processor; P LB bus
13
Trang 15-system ; m e m o ry in te rfa c in g and m anaging units such as M P M C and MC’ IiM C ’ ; tim ers,
in te rru p t c o n tro lle rs ; Ethernet M A C high-speed co m m u n ic a tio n u n it: U A R T (R S -232);
A D C , D A C interfaces; V G A /S V G A /X C iA d is p la y c o n tro lle r; PS/2 c o n tro lle r; G P IO s The w h o le system has been uploaded to F P G A chips and va lid a te d in several applications.
D e ve lo p several d em onstratio ns fo r the C o M o S y system using deve lo p m e n t kits (Spartan- 3E starter and M L 4 1 0 V irte x -4 ).
2 conference papers p u b lis h e d in in te rn a tio n a l conference proceedings (IE IC T V L D 2010 and 4S 2010).
1 in v ite d p le n a ry keynote at the IE IC E -IC D V 2010.
1 paper su b m itte d to Journal on In fo rm a tio n and C o m m u n ic a tio n T echnolog ies (IC 'D ,
M in is tr y o f In fo rm a tio n and C o m m u n ic a tio n A n o th e r paper w ill be subm itted to Journal
o f Science and T e c h n o lo g y , V ie tn a m N a tio n a l U n iv e rs ity , H anoi.
w ith E D A /C A D to o ls (in c lu d in g X ilin x tools) A t this m om ent V S D group has 17
m em bers (8 rcsearchers/professors, 1 PhD student, 8 M S c and undergraduate students).
D u rin g the p ro jc c t, the V S D group have had m any c o lla b o ra tio n s such as IC D R iiC ’
H U S r , M IN A T E C - C E A /L E T Ỉ, U n iv e rs ity Paris-Sud 11, C M P , Synopsys.
4 M S c thesis have been defended successfully:
o Phan H ái Phong D esign and im p le m e n ta tio n o f a high-speed co m m u n ica tio n bus
D efended on January 2010 He is c u rre n tly an assistant professor at U n iv e rs ity o f Science, H ue U n iv e rs ity
o V ũ T h ị K im N h u n g D esign and im p le m e n ta tio n o f a m ic ro p ro ce sso r system based on
M ic ro B la z e core D efended on N o ve m b e r 2010 She is c u rre n tly an assistant professor
at U n iv e rs ity o f E c o n o m y and T e ch n o lo g y, H ai D uong c ity
o D ư ơ n g T hu M â y P erform ance analysis o f N e tw o rk -o n -C h ip architectures using NS-
3” M aster p ro g ra m on In fo rm a tio n , Systems, and T e c h n o lo g y (1ST), c o lla b o ra tive
p ro g ra m betw een U n iv e rs ity P aris-S lid 11 and U n iv e rs ity o f E nginee ring and
T e c h n o lo g y , V N U H a n o i D efended on N ove m b e r 2010 She is c u rre n tly an assistant pro fe sso r o f T h a i N g u y e n U n iv e rs ity
o N g u y ễ n N g ọ c M a i M a p p in g a vid e o a p p lica tio n onto an N o C a rch ite ctu re ” M aster
p ro g ra m on In fo rm a tio n , Systems, and T e ch n o lo g y (1ST), c o lla b o ra tiv e program
14
Trang 16-between U n iv e rs ity P a ris-S lid I 1 and U n iv e rs ity o f E n g in e e rin g and Technolog y
V N U H anoi The thesis has been im plem ented in the co lla b o ra tiv e fram ew ork between M IN A T E C - C E A /L E T I and V N U H anoi D efended 011 N o ve m b e r 2010 She
is c u rre n tly a research engineer at the SIS laboratory.
5 undergraduate thesis: Lê X uân H iến, N g u ye n N gọc M a i, B ù i D u y I lie u , N gô Văn Chuyên, N guyễn V iệ t Thắng.
3 student s c ie n tific projects: Đ ặng N am K hánh, N guyễn V ăn Tuân, B ù i D u y Hiêu.
M any contents and design exam ples have been used fo r the fo llo w in g courses: V L S I and
A S IC design, d ig ita l design, m icroprocessor systems.
• Others:
T echnical reports related to V L S I SoC design m ethodolo gies and F P G A p ro to ty p in g processes, design guides w ith C A D tools
1 system on ch ip p la tfo rm w h ic h a llo w to deploy a p p lic a tio n oriented research a ctivitie s
in the next steps T h is p lla tfo rrn is also able to serve as te s tin g /a n a ly z in g environm en t tor
IP design and im p le m e n ta tio n
The p ro jc c t plays an im p o rta n t role in b u ild in g and d e v e lo p in g the V S D group, contributes to the deve lo p m e n t o f V L S I design at the U n iv e rs ity o f E n g in e e rin g and 1'cchnology, V N U H anoi
15
Trang 17-C h ư ơ n g 1 G i ớ i t h i ệ u c h u n g
1.1 Thiết kế vi mạch và xu thế tích hợp trên m ột chip
Thiết ke và phát trie n các vi mạch tích hợp (IC ) và các hệ th ố n g điện tứ là lĩn h vực khône thê th iế u đư ợc trong việc cône nghiệp hóa, hiện đại hóa m ột đát nước Trên thế g iớ i, đặc biệt ơ các quốc gia phát triể n nhu Hoa K ỳ , A n h , Pháp, Đ ức, N hật Ban, Hàn Q uốc, ngành công nghiệp đ iệ n từ đư ợc đặc biệt quan tâm và đâu tư vì nó đó n g m ộ t vai trò hèt sức to lớn trong việc trie n khai các ứng dụng phục vụ cuộc sống và khoa học k ỳ thuật N gành công nghiệp điện tư và cô n g nghệ th ô n g tin đã và đang đem lại cho các quốc gia này những khoan
lợ i nhuận k h ô n g lô H ìn h l l cho ta th â y doanh thu hàng năm của các hãng công nghiệp điện
tư hàntỊ đầu trên thế g iớ i tro n g hai năm (2008 và 2009) theo công bố cua Is u p p li 11 Ị.
m ôi đe coạ n g ô i v ị hàng đầu của hãng In te l [2 ].
-
Trang 1816-V iệ t Nam v ớ i dân sô sắp đến 100 triệ u dân hiện đang phai nhập khâu và sư dụng các san phẩm điện tứ (dân dụ n g cũng như chuyên dụng, an ninh quôc phòng) m ột cách thụ dộng, chua nắm hết được bán chất bên tro n g các trang th iế t bị đó còn có những “ tính năng ngầm " nào khác M ơ ước V iệ t N am tự th iê t kè và chê tạo được các ch ip và hệ thông diện tư chuyên dụng trên m ột c h ip đư ợc đặt ra tù' những năm 80 cua thế k y trư ớc, song den nay vần chưa có diêu kiện khả th i, kê cả vê nghiên cứu lý th u yct cũng như thư n ghiệm ở m ức mô phong Cìản dây nhất, T ru n g tâm N g h iê n cứu và Đ ào tạo về th iế t kế v i m ạch thuộc Đ ại học Q uốc gia thành phố H ồ C hí M in h lần đầu ticn đã th iế t kể thành công chip v i xử lý RISC 8 -b it (SigrnaK.3,
V N 8 -0 1 ), v i xử lý R IS C 3 2 -b it Ị 3] D à y là loại v i xư lý có m ức độ tích họp trung bình dược dùng nhiều tro n g các th iế t b ị chuyên dụng, đ ò i h ỏ i khá năng tính toán vừa phai, khác v ớ i các
v i xư !ý đa năng (G e n e ra l Purpose m icroprocessor) như 80x86, P entium , l-C ore M ặc dù vậy, các v i x u lý lo ạ i này lại đã và đang được sử dụng nhiêu cho các lĩn h vực ứng dụng trong công nghiệp, dân dụng, an ninh quốc phòng T u y nhiên, đc thực hiện các ứng dụng cụ thê, vi XU' lý như vậy cần d ư ợ c tíc h hợp tro n g m ột hệ thống gồm nhiều k h ố i chúc năng khác nhau.
T rư ớ c đây, m ộ t hệ th ố n g đ iệ n tử (v í dụ như hộ thốn ¡ĩ m áy tín h ) th ư ờ n g bao gồm nhiêu
vi m ạch gắn trên các bán m ạch in khác nhau, được ghép nối v ớ i nhau đê thực hiện các chức năng cua hệ thống N g à y nay, n h ờ sự phát triể n nhanh chóng của công nghệ bán dẫn và các kỹ thuật th iế t kế m ạch tích hợ p , chúng ta đã có thế tích hợp ca hệ th ố n g hoàn chinh đó lên trôn
m ột vi m ạch đơn H ệ th ố n g tích hợp trên m ộ t v i m ạch đơn này đư ợc gọi là Hệ thònạ trẽn một chip (tro n g tiế n g A n h gọi là "System-on-Chip" và v iế t tắt là "SoC") [4 ], [5 ] H ình 1.2 mô ta
m ột ví dụ về cấu trú c v i đ iề u khiể n A R M dược xây dựng d ư ớ i d ạ n ii m ột hệ thống trên chip.
►ĩr* •«
>yivr b*rv»i' irl
T »rm- tCcunier 0-2
Iíình 1.2: Vi điều khiến ARM đưọc xây dựng theo kiến trúc hệ (hống trên ehip.
X u thế của các nư ớc công n g h iệ p tiên tiến thế g iớ i hiện nay là sán xuât các chip chuyên dụ n g dạng hệ th ố n g trên m ộ t c h ip có thế đảm nhận m ộ t số chức năng cụ thể, có tinh
17
Trang 19năng cao, năng lư ợ n g tiêu thụ thâp và kích thước ngày càng nho bé (vê công nuhệ chò tạo
cù n g nhu về san phâm ).
Khái niệm hệ th o n s trên m ộ t chip xuất hiện từ những năm 1990 và không ngừng phát trie n theo th ờ i gian c ù n g v ớ i sự phát trien cua công ntihộ bán dẫn Hệ th ố n g SoC dược hiêt
đe n như là m ột phư ơng pháp th iế t kế gần đây nhất cho phép tích hợp khoáng vài chục II’ trên
m ộ t vi mạch v ớ i khoang vài chục triệ u transistors H iện nay kha năniỉ tích hợp lớn nhât cho phep trên m ột v i m ạch có k íc h thư ớc 1 inch2 là vào khoáng 1 tỳ transistors (theo Intel) C húnẹ
ta c ó '.hè dề dàng nhận thây m ộ t tro n » nhũng ưu d iêm nôi bật của hộ thông trên m ột chip dó la
k íc h in rỏ c nhó gọn giá thành thấp, tièu thụ ít năng lư ợng nếu so sánh cùng m ột thiết kế so
v ớ i hè thống đa v i mạch đư ợc x â y dựng trên bảng m ạch in [4 ], [5J Bôn cạnh đó, hệ thống trên
m ộ t chip cùng có hiệu suất và tín h ôn đ ịn h cao hơn.
N h ờ đặc tính nhỏ gọn, hoạt động ổn đ ịn h nên hệ thống trên m ộ t ch ip dược ÙÏ1Ü dụ nu
k h á rong rãi, đặt biệt là tro n g các ứng dụnsỉ cho các thiết bị di động, cam tay Đ ây là một xu thế h ện dang được phát trie n rất nhanh và rộng rã i trên thế g iớ i D o vậy nên công ntihiệp ơ
V iệ t nam k h ô n g thề k h ô n g học tập, nghiên cửu ứng dụng tro n g xu thế hội nhập quốc tế
C h ú rụ ta có thê thây các ứng dụng cưa hệ thông trên m ột ch ip tro n g các lĩn h vực khác nhau nhur truyền th ô n g di động, đo lư ờ n g điều kh iể n tự động, điện tử dân dụng, hệ thống điện tu cônig cộng, vũ trụ, an n in h quốc p h ò n g T ro n g các lĩn h vực nói trên, chúng tô i quan tàm den các ứng duni> cua hệ th ô n g trẽn v i mạch tro n g lĩn h vực tự động hoá, đo lư ờ n g điêu khiên và giáim sát môi trư ờng D à y là lĩn h vực ứng dụng có nhiều anh hư ởng, tác động đốn cuộc sống, hiệui suât làm việ c của th iế t b ị và con n gư ời và hiện có nlni cầu cao tro n g yêu cầu cõng nghiệp lióai, tiệ n dại hóa cua đất nước.
Năm băt dư ợc công nghệ th iê t kẻ vi mạch dạng SoC sẽ cho phép chủng ta tiên xa hon tromg quá trin h làm chù và phát triể n các công nghệ hiện đại T ro n g khuôn khò đê tài này chúinj tô i tập tru n g vào v iệ c xây dự ng và thực hiện m ột kiên trúc dạng hệ th ô n g trên vi mạch hướm í tớ i m ột số ứng dụng cụ thê tro n g tự động hoá, đo lư ờng điều khiên, và giám sát m ói trư ủ rụ dựa trên công nghệ F P G A
1.2 Mục tiêu của đề tài
M ục ticu cua đề tài trư ớc hct là làm chu công nghệ thiết ke v i mạch có độ tích hợp cao ( V L S ’ design), m ộ t công nghệ còn dang manh nha tại V iệ t N a m và không ngừng phát trien trcni thế g iớ i T ừ đó, th iê t kê và x â y dựng m ột hộ thống trên v i m ạch cụ the có tính ứng dụng thựcc tiễn cao, nham tớ i các ứng dụng đo lư ờ n g điều khiến, tự độ n g hoá dựa trên công nghệ
F P G A Nhằm clú rn u m in h kha năng ứng dụng cua hộ thống đã th iế t kế tro n g khuôn khỏ dề tài, chúng tô i trie n khai m ộ t vài ứng dụng cự thể trong do lư ờ n g điều kh iê n và giám sát m ỏi tnrờmg trôn cơ sư hộ th ố n g đã đư ợc xâ y dựng.
N goài ra, đề tài cũng đóng m ộ t vai trò quan trọng tro n g việ c đào tạo và xây dựng đội ngũ (cán bộ và sinh v iê n ) tic p cận các phư ơng pháp thiết ke vi mạch tích hợp V L S I, xây dựnti
V.1 p h it triển nhóm nghỉên cứu về th iế t kế v i mạch tại T rư ờ n g Đ ạ i học C ông niíhộ, Đ ại học
18
Trang 20-Ụ uốc gia H à N ộ i, tạo tic n dê đê thực hiện các đê tài lớn hơn, phức tạp hơn trong th ờ i gian tiêp theo.
1.3 Bố cục của báo cáo
N ộ i dung của báo cáo bao gôm 8 chương C hư ơng l g iớ i thiệu chung vô xuât phát điếm (hoàn cành ra đ ờ i) và m ục tiêu nghiên cứu cua đề tài C hư ơ n g 2 trìn h bày vc khái niệm
và sự phát triê n cua hệ th ô n g trên chip Các phư ơng pháp th iê t kè hệ th ô n g trên chip cũn« sè được đề cập đến ớ ch ư ơ n g này nhằm làm rõ các nội dung thực nghiệm về sau C hư ơng 3 trinh bày về th iế t kê hệ th ô n g C o M o S y , từ bài toán th iê t kế đến các th iế t kè cụ thc cua hệ thốnụ
C hương 4 trìn h bày c h i tiế t về th iế t kế, mò hình hoá và k iế m chứng lõ i điều khiên V G A m ột lõi IP đư ợc th iế t kế, phát triề n theo hư ớng AS1C và hoàn toàn độc lập v ớ i công niỉhộ thực thi phần cứng T iế p dó C h ư ơ n g 5 trìn h bày về quá trình thực th i hệ th ố n g trên ch ip I T G A cua hãng X ilin x Bên cạnh phần cứng lìệ thống, đổ hệ thống có thê hoạt dộng thì nền tang phan mềm (h a y hệ điều h ành) là m ộ t phần không thể thiếu, luôn được v í như là lin h hồn của hộ thống C h ư ơ n g 6 sẽ trìn h bày th iế t kế nền táng (p la tíb n n ) phần mèm cho hệ thống C o M o S v
M ộ t số ứng dụng th ứ n g h iê m nhằm chứng m in h hoạt động của hệ th ố n g sẽ được trình bày ư
C hương 7 C u ố i cùng, m ộ t số kết luận và triể n v ọ n g sẽ được trìn h bày tro n g C hư ơng X.
19
Trang 21-C h ư ơ n g 2 H ệ t h ố n g t r ê n c h ỉ p v à p h ư ơ n g p h á p t h i ế t k ế
N g à y nay, v ớ i sự tiên bộ của công nghệ bán dẫn n gư ời ta tích họp nạày càng nhiêu
k h ô i tín h toán, th ư ờ n g đư ợc g ọ i là lõ i IP (In te lle c tu a l P roperty), lên trên cùng m ột chip nhằm đáp ứng các yêu cầu cùa ứng dụng M ộ t hệ thống mà trước kia phai xây dựnỉỉ trôn m ột h a y
thậm chí nhiều bo m ạch th ì g iờ đây có thể được tích hợp lên trẽn m ộ t phiến s ilic o n (ch ip ) có
k íc h thư ớc kh ô n íí quá 1 inch1 và do đó hình thành thuật ngữ “ hệ th ố n g trên m ột v i m ạch” hay
“ hệ thống trên c h ip ” , tiế n g A n h gọi là “ S yste m -o n -C h ip (S o C )” ỈIỘ thống trên chip được biết đèn như là m ột p h ư ơ n g pháp th iế t kế gần đây nhất cho phép tích hợp trên hệ thống khoang tù
v à i chục đến v à i trăm lõ i IP như đã kể trên V iệ c tích hợp ngày càng nhiều khôi IP lèn tròn
m ộ i v i m ạch dần đến việ c tăng nhu cầu truyền thông trên ch ip (tru yề n thông giữa các kh ô i IP
v ớ i nhau) Bài toán th iế t kế các hộ thống trên ch ip chuyển thành bài toán thiết kế kiến trúc tru yề n th ô n g trc n c h ip [6 ].
2.1 Hệ thống trên chip
Hộ th ố n g trên c h ip là ITIÔ hình th iế t kế cho phép tích hợp m ộ t m áy tính hay m ột hệ
th ố n g d iệ n t ứ hoàn ch ỉn h gồ m nhiều lỏ i IP lên trên m ộ t ch ip đơn L õ i IP c ó thế l à v i XU' lý
nhúng (|iP ) , khối xử lý tín h iệ u số (D S P : D ig ita l Signal Procesor), các bộ nhớ nhu R A M và
R O M , các đơn v ị g ia o tiế p vào/ra như Ethernet hay B luetooth , các k h ố i thu/phát tan so radio (R F ), các lin h k iệ n v i cơ đ iệ n tử M H M S , và các k h ố i tính toán khác [5 ], ủ n g dụní» diên hình của các hệ th ô n g trên c h ip là các ứng dụng tro n g lĩn h vực hệ th ô n g nhúng.
N h ư m ô tả tro n g H ìn h 2 1, m ộ t hệ thống trên chip điên hình th ư ờ n g bao gồm các lòi IP liê n kết v ớ i nhau sứ dụ n g các kẻt n ố i đ ie m -đ iê m hay các cấu trú c bus dùng chung 17 1.
llình 2.1: Kiến trúc một hệ thống trên chip điển hhình.
T rư ớ c xu thế tích hợp ngày càng nhiều IP lên trên cùng m ột ch ip , hiệu suât truyền thòng trên các hệ th ô n g sử dụng câu trúc bus dùng chung giám đ i đáng kè vì các IP này phai chia sỏ v ớ i nhau m ột băng th ô n g có hạn Đ c tăng hiệu suất tru yề n thông, tro n g cùng m ột hộ
2 0
Trang 22-thông có thè co nhiêu bus dùng chung, m ồi bus được dùng đê kêt nôi m ột sô lõ i IP nhat dịnh nào đ ó (thường là các lõ i I p th ư ờ n g xu ycn trao đ ô i thòng tin v ớ i nhau) Dô cho phép thực hiện việc truyèn thông giữa các lõ i IP ơ các bus khác nhau, các bus này được nôi v ớ i nhau bơi cầu bus (bus hridtỊc).
Hệ thống trẽn ch ip m ờ ra những ứng dụng kha th i về các quá trình xư lý song song và độc lập, ìmhĩa là m ột hệ th ô n g có thê chia thành nhiều m ô-đun nho hơn và các m ô-đun ấy có kha năng l à m việc độc lập v ớ i nhau K h i đó, truyên thông giữ a các m ô-đun dóng vai trò rai quan trọng, quyết đ ịn h hiệu năng hoạt động của toàn hệ thống Bôn cạnh đó, tro n g m ột sò ứnụ dụng yêu cầu về th ờ i gian thực kh iế n cho các vấn đề truyền th ô n g trớ nên phức tạp hơn Cùng
v ớ i sự phát trien cua công nghệ bán dẫn, hộ th ố n g trên chip v ớ i các kiến trúc truyền thông truyền thống đà bộc lộ m ộ t số vấn đề liê n quan đến hiệu năng hoạt động, năng lư ợng tiêu hao,
th ờ i gian trỗ đáp ứng trôn các kết n ố i, trôn các công lo g ic, về tru y ề n th ô n g cục bộ và toàn cục\dots h a y các vàn đê liê n quan đến quá trìn h san xuất.
• V ấ n đ ề về độ trễ :
C ông nghệ th iế t kế v i m ạch ngày càng phát trie n , kích thư ớc v i mạch ngày càng tăng, dẫn đến độ tích hợp trên m ộ t c h ip ngày càng cao V í dụ như k h i th iế t kế v ớ i cône nghệ nho hơn m icro (D S M : deep s u b m icro n ) thì vấn đề vồ độ trễ đặc biệt quan trọnu 18 1 K h i dó, người
th iế t kế cân phai g iả i quyết các vấn đề liên quan đến độ trễ đáp ứng cua dãy dẫn cục bộ dày dân toàn cục và của các cổng lo g ic V ó i các công nghệ m ớ i, độ trỗ đáp ứng giữa đẩu ra và dầu vào cua cống lo g ic rất nhỏ, đặc b iệ t k h i so v ớ i độ trễ dây dẫn N g o à i ra, độ trễ trẽn dây dán cục bộ tro n g các lõ i IP cũng có sự chênh lệch khá lớ n đối v ớ i độ trễ trôn các dây dẫn nối ẹiữa CÁC lõ i v ớ i nhau iNgay cả độ trễ trên các dây dẫn toàn cục cũng có sự khác nhau, khác nhau
g iữ a các dây nôi các lò i IP ở gân v ớ i các dây nôi các lõ i 1P ở xa N h ư vậy, việc chia nho càu trúc bus dùng chung hứa hẹn có thể g iả i quyết dược vấn đề về độ trỗ trên các dây dần dài.
• V à n d ề đ ồ n g b ộ t o à n cụ c :
V iệ c đạt được sự đ ồ n g bộ toàn cục càng trơ nên khó khăn k h i kích thư ớc và tốc dộ
c h ip càng tăng Các quá trìn h xử lý tro n g ch ip được chia nhỏ thành các xử lý bên trong các lỏ i
IP K h i đó m ỗ i lõ i IP sc có m ộ t x u n g c lo c k riê n g nên có sự đồng bộ cục bộ ricng C hính vì the rất k h ó đê đạt được sự đồ n g bộ toàn cục giữa các xung c lo c k của các lõ i IP v ớ i nhau I'ừ do
n g ư ờ i ta nghT ra m ộ t giải pháp m ớ i g ọ i là hệ thốníỉ done bộ cục bộ - dị bộ toàn cục G A I.S (G lo b a lly A synchrono us - L o c a lly S ynchronous) [9J M ồ i IP tro n g hệ thong làm việc vứi một
x u n g clo ck ricn g , đồng bộ cục bộ tro n g lõ i còn k h i ra khỏi lõ i, các IP làm việc v ớ i nhau thông qua các phương thức h o i,đ á p hay bắt tay (handshaking) V iệ c x ả y dự ng các hộ thống lớn tu các lõi IP riêng có đặc trư n g th ờ i gian khác nhau trở ncn dỗ dàng hơn.
• H iệ u su ấ t th iế t kế:
Sự phát trie n k h ô n g ngừ ng của công nghệ tạo ra yêu cầu g ia m th ờ i gian th iế t kế, ví dụ
từ năm 1997 đên năm 2002 chu k ỳ th iế t kế giảm tớ i 50% T hêm nữa, kích thước chip ngày cáng tăng, việc thu gọn h ìn h dạng và tăng số lớ p k im loại khiế n độ phức tạp cua thiết kế tănụ
tớ i 50 lần trong cùng m ộ t chu k ỳ Do đó việc tái sư dụng các IP tro n g th iế t kê là cần thict.
21
Trang 23-V iệ c sẵn có tủi n guyên g iú p các nhà thiêt kế có thê thiêt kẽ ở m ức trừ u lư ự n ií cao hơn ktìỏne càn th iè t kê Ư m ức tra n s is to r hay mức công lo g ic nữa mà có thê th iê t kê ư mức chuyên giao thanh ghi (R T L : R e g iste r T ra n fe r L e v e l), thậm chí ơ mức hành x ử (b e h a v io r) [5 ].
N hững lý do trốn tạo nên XII hướng thiêt kẽ hướng tớ i việc chia nho các khôi xứ lý nhăm giam chu k ỳ th iế t kê, chia quá trình th iế t kế lớ n thành các vấn dề con dộc lập D iều này cũng cho phép áp d ụ n g các hệ phư ơng pháp kiê m tra m ô-đun, k iê m tra ư m ức trừu tư ợng thắp cua các lõi IP, ơ m ức trừ u tư ợ n g cao của ca hộ thống hay kct hợ p cá hai Làm việc ừ mức trừu tượng cao sẽ cho phép n g ư ờ i th iế t kế thực hiện các thao tác lin h hoạt hơn ở cac mức trừu tượng thâp Đ iê u này cũng dẫn tớ i sự khác nhau vê truycn th ô n g cục hộ và toàn cục V ì lý do
dó, tro n g th iế t kế hệ th ố n g trên ch ip gồm nhiều lõ i IP, ngư ời th iế t kế không chi quan tâm đến van đề tru yề n th ô n g bên tro n g từ ng lõ i IP mà còn phai quan tâm phát triê n cả truyền thông toàn cục, dẫn lớ i p h ư ơ n g pháp th iế t kế hệ thống trên chip chuyên từ th iế t ke XU' lý tập trung truyền thống sang th iế t kế x ử lý đồ n g th ờ i tại các lõ i IP K h i đó việ c th iế t kê m ột hệ thon«
đư ợc chia nhỏ thành th iế t kê các m ô-đun riêng rẽ và được chuyên m ôn hóa cao v ấ n dê còn lại của th iế t kế hệ th ố n g chỉ là việ c x â y dựng kết nối giữa các m ô -đ u n đó, tạo lên sự truyền
th ô n g g iũ a chúng.
2.2 Các kiến trú c truyền thông truyền thống
T ro n g các m ạch tích hợp, kết nối truyền th ố n g giữa các k h ố i chức năng chu yếu dựa vào mạniì kết n ổ i ad-hoc và các kiế n trúc bus dùng chung, xem H ình 2.2 K h i hệ thống trơ nôn phức tạp hơn các kiểu kiế n trú c này bộc lộ nhiều hạn chế như: th ô n g lưựng truyền thông (th ro u g h p u t) b ị g iớ i hạn, công suất tiêu thụ năng lư ợng lớ n , tín h toàn vẹn của tín hiệu không
đư ợc đàm bào, trễ đáp ứng tro n g quá trìn h truyền tín hiệu, vấn đề đồng bộ toàn hệ th ô n g Neu chúng ta k h ô n g cải thiện các phư ơng pháp kết nối truyền th ố n g thì những hạn chè nàv sè tạo liên nút thắt cổ chai, hạn chế việ c thiết kế và x â y dựng các hệ th ố n g tích hợp 110], [ 1 1 1, 112], [13],
Hình 2.2: Kiến trúc kết nối trong các hệ thống trên chip.
V ớ i kiể u kết n ố i ad-hoc, truyền thông giữa các lõ i IP đư ợc thực hiện thông qua các liên két vật lý trực tiế p (liê n kết d ic m -tớ i-đ ié m ) từ IP nguôn đến IP đích, x cm H ìn h 2.2.a Ưu
22
Trang 24-đièm cua k iê u kêt n ô i này lá chúng ta có dược hiệu suất truyền th ô n g tố i da giữa các d u ll vị tham gia tru yề n th ô n g (có thè sử dụng tố i đa tài nguycn băng thông) T u y nhiên, các cấu trúc
truyền th ô n g kiê u này đ ò i hoi m ộ t lư ợ n g lớ n liên kết trực tiếp giữa các lõ i IP tro n c kh i hiệu quả sư dụng các liên kết này kh ô n g lớn, tần suất sứ dụng vào khoang 10% theo nghiên cứu cua D a ily và cộng sự 110Ị s ố lư ợ n g liên kết lớ n sẽ làm cho k h ô n g gian thực th i phần cứng táng và phức tạp tro n g quá trìn h đặt chỗ và đ ịn h tuyến (Place & R oute) C h ín h vì vậy, cấu trúc truyền th ô n g này sẽ tr ở nên phức tạp cho việc th iế t ke các hệ thống trên ch ip trong tư ơng lai
do sô lư ợ n g các lõ i IP ngày càng n hiều hơn (số lư ợ n g các liê n kết sẽ tăng theo cấp số mũ khi
sỏ lư ợng các lõ i tăng).
Đê khắc phục các như ợc đ iê m của truyền thông đ iê m -tớ i-d iê m n gư ời ta n g h ĩ ra giai pháp truyên th ô n g bus như m ô tả tro n g H ìn h 2.2.b N gày nay v ó i các hộ thống trôn chip phức tạp, tru yề n th ô n g chia sỏ bus là loại cấu trúc truyền thông đư ợc sứ dụng phố biến nhất trong các ứng dụ n g th ư ơ n g m ại Bus cung cấp g iả i pháp két nối dơn gián, hiệu quả mà qua đó các
lõ i IP có thê giao tiế p v ớ i nhau thông qua m ộ l giao thức tru yề n thông N eu so sánh v ớ i kết noi
đ i ê m -tớ i-đ i cm th ì cấu trú c bus tỏ ưu v iệ t hơn nhiều, kết n ố i bus khá m ềm dẻo và dễ dàng tái
SU' dụng T u y nhiên, câu trú c bus chi cho phép thực hiện m ỗi m ột quá trìn h truyền thông giữa các lõ i IP tại m ộ t th ờ i đ iế m nhất đ ịn h Băng thông cùa bus do đó dược chia cho các IP và hiệu suất tru yề n th ô n g g iả m đáng kể k h i số lư ợ n g các lõ i IP tăng C h ú n g ta cần phai xây dựng cơ
chê phân xứ để quán lý quyền tru y cập cùa các 1P k h i xuất hiện các yêu cầu đồng th ờ i Hơn nữa, vì bus dùng cho ca hệ th ố n g nên các liê n kết hình thành bus có độ dài đáng kê Đ iề u náy làm tăng c ô n g suất tiê u thụ chung cua hệ thống vì dữ liệu dược truyền trên toàn bus cho dù truyền th ô n g chi thự c h iệ n giữa và i lõ i IP K h i chúng ta tăng số lư ợ n g lõ i IP thì độ dài của bus cũng tăng và kết quá là trề tru yề n dẫn dữ liệu sẽ v ư ợ t quá chu k ỳ cua xung d ồ n ií hô Ị 14], Qua những vàn đê trên cho thay về bàn chất m ô hình kết nối kiểu bus có nhữ ng hạn ché nhất định
vò kha năng kết n ố i k h i hộ thống tích hợp m ộ t số lư ợng lớn lõ i IP.
Đ ê v ư ợ t qua m ộ t v à i vấn đề gặp phai nêu ờ trên, các nhà n ghiên cứu đã đê xuất cấu trúc bus phân tầng n h ư IB M C ore C onncct cúa hãng IB M [1 5 ] hay A R M A M B A cua hãm»
a r m [1 6 ], Ý tư ờ n g của g iả i pháp này là sử dụng nhiều bus tro n g cùng m ột hệ thống và két nôi chúng v ớ i nhau th ô n g qua các cầu bus (bus bridge), xem H ìn h 2.3.
2 3
Trang 25-V ớ i ý tư ờng này, chúng ta có thể giam số lư ợng l õ i IP kết nối tren cùng m ột bus chiêu
dài cua các liên kết do đó cũng được giám đi đáng kc M ồ i bus sè có m ột bộ phân XU' bus riêng M ộ t tro n g những ưu v iệ t cúa hệ thống bus A M B A là tích hợp cấu trú c crossbar (v ớ i bus tóc độ cao A H B ) cho phép bus hoạt động v ớ i hiệu năng cao han nhiêu so v ớ i các bus truyên thông truyền thông 117 1 T u y nhiên, giai pháp này gặp phai m ộ t vấn đề là việc quan lý địa ch 1
các lõ i IP sẽ trờ nên kh ó khăn hơn k h i truyền dừ liệu qua các cầu bus (dữ liệu dược truyền từ bus này qua bus khác th ô n g qua câu bus) N goài ra, giai pháp này vẫn không thè loại bo các vân đò cô hữu thuộc vê bản chât cua câu trúc truyên thông dạng bus.
N hư vậy, bèn cạnh việc th iê t kê các lõ i chức năng cấu thành hệ thống, tro n g quá trình
th iế t kế và xây dựng hộ th ố n g trôn chip chúng ta cần phai xác đ ịn h được nhu cầu truyền thông giữa c á c lõ i IP trên c h ip nhăm lựa chọn kiế n trúc truyền thông phù họp c ẩ u trúc truyền thông trong hệ thống có thê là câu trúc kết nối đ iể m -tớ i-đ ic m , chia sè bus, hay bus phân tang, thậm chí kết họ p ca ba cấu trú c tro n g cùng m ột hệ thống C húng ta sẽ quay lại vấn đề nay khi trin h bày và phàn tích bài toán th iế t kế ở C hư ơng 3 Phần tiếp theo trìn h bày sơ lư ợc về phương pháp thièt k ế , m ô phóng và k iể m chứng sử dụng tro n g quá trìn h thực hiện đề tài.
2.3 Phương pháp thiết kế
T ro n g thiết kế hệ th ố n g trên chip, p h u ơ n g pháp th iế t kế T O P -D O W N kết hợp vó’i phương pháp thiết ke B O T T O M -U P thư ờng được áp dụng nhằm đơn gián hoá bài toán thiết
kê, từ đó rú t ngắn th ờ i gian th iế t kế Theo dó, hệ thống được th iế t kế nhanh ở mức hệ thống
v ớ i các dơn vị chức năng M ộ t k h i các đơn v ị chức năng đã đư ợc phân đ ịn h m ột cách lư ơng
đ ô i rõ ràng, chúng ta tiế n hành th iế t kế từ ng đơn v ị chức năng theo các đặc tả đã xác định, (Tuồi rùng, sau kh i hoàn th iệ n các th iế t kế thành phần chúng ta tiế n hành tích hợp hệ thốnu, va kiề m chứng hoạt động cùa toàn bộ hệ thông Q u y trình th iế t kế cho từ ng kh ô i chức năng hoàn toàn tương tự nhu q u y trìn h th iế t kế V L S I được trìn h bày d ư ớ i đây.
2.3.1 Quy trình thiết kế VLSI
Q u y trìn h th iế t kế V L S I bao gồm nhiều công đoạn khác nhau, từ việ c xây dựng các đặc tả cho bài toán, th iế t kế m ạch dựa trên các đặc tả đã x â y d ự n g cho đến việc thực hiện mặt nạ cho th iế t kế v ớ i công nghệ bán dẫn, rồ i đến chế tạo w a fe r, đó n g vỏ và kiê m tra T ro n g khuôn khô đề tài, ta chủ yếu tập tru n g vào công đoạn th iế t kể th ô n g qua lu ồ n g th iế t kế V L S I
và các phương pháp th iế t kê và thực hiện v i m ạch tích hợp trên công nghç F P G A Các thiết kế vật lý và thực th i m ặt nạ k h ô n g năm tro n g nội dung nghiên cứu cua đề tài.
H ìn h 2.4 m in h hoạ lu ồ n g th iế t kế vi m ạch V L S I L u ồ n g th iế t kế này có thể được chia
ra làm hai công đoạn lớ n : th iế t kế lô -g ic và th iế t kế vật lý V ớ i từ ng công đoạn lớn, ta có thê chia thành các công đoạn nhỏ hơn.
2 4
Trang 26/ block /
—-Ị /p h y s ic a l
— / d e sig n
lo g I t c e lls
Hình 2.4: Luồng thiết kế VLSI.
■ Cíng đoạn thiết kế lô-gic
Công loạn th iế t kế lô -g ic có the đư ợc chia thành 4 bước:
Buớc ĩ (Design entry): T ừ yêu cầu cua bài toán, ta thực hiện th iế t ke sư d ụntĩ các ngôn ngj' m ô tá phần cứng như V H D L hay V e rilo g M ô hình th iế t kế sẽ được m ô phong, kiêm ehm g nhừ các công cụ m ô phòng như M o d e lS im của hãng M e n to r G raphics K ốt qua la tạc ra các m ạch được m ô tả bằng ngôn ngữ m ô tả phần cứng tư ơ n g ứng.
- Bvớc 2 (Logic synthesis): Sau k h i đã xây dựng và k iể m chứ ng được m ô hình th ic t kế
b ằ ig ngôn ngữ V I I D L , ta chuyên sang bước tông hợp lô -g ic Đê thực hiện đưực việc tòne
h ợ i lỏ -g ic ta sử dụng các công cụ hồ trợ tổ n g hợp phần cứng (synthesis to o l) cua hãng
X iin x hay hãng A lte ra K e t thúc bước này, ta thu được n e tlis t của th iè t kế lức là danh sách các cống lô -g ic đư ợc sử dụng tro n g th iế t kế và các liê n kế t giữ a chúng v ớ i nhau.
Buởc 3 (System Partitioning): Sau tông hợp lô -g ic là bước phân chia hệ thống (system
p a rtitio n in g ) Ớ bước này ta thực hiện công việc m ô-đun hóa, phân chia hệ thốim thành các kh ố i chức năng nhỏ hơn.
- Buởc 4 (Prelayout simulation): B ư ớc thứ 4 m ỏ phóng trư ớ c k h i thực hiện layout, cũng là bưrc cuối cùng cua c ô n g đoạn th iê t kế lô -g ic B ư ớc này thực h iện công việc m ỏ phong, kiém tra th iế t kế sau k h i đã gắn v ớ i công nghệ chê tạo nhưng chưa thực th i thiêt kế vật lý (tlự c hiện la yo u t), về thự c tế, ta thực hiện việc mó phỏng ngay tại m ỗ i bước nhăm dam bảo loại bỏ hết các lỗ i tro n g bước đó V iệ c thực hiện nhiều công đoạn m ô phỏng giúp ta
25
Trang 27-dề dàng tìm ra lồ i sai và sửa chữa so v ớ i việc ch i thực h iệ n m ô ph o n u k iê m tra m ột lẩn ờ
cuôi c ô n g đoạn th iê t kê lô -g ic N g a y tại các bư ớc, nêu m ô p h ỏ n g chưa dạt yêu câu thì ngư ời th iê t kê phải thực hiện lại bước đó đê chỉnh sưa, tô i ưu th iế t kê.
V ớ i công đoạn th iế t kế lô -g ic ơ trên, ta phai đầu tư nhiều nhãn lực la các nhà th iế t kế
g io i, có kiê n thức rộng, có n hiêu k in h n ghiệm trontỉ, th iê t kê hệ thông.
Sau k h i đã thự c hiện xo n g cônu đoạn th iế t kể lô -g ic , ta tiế n hành th iê t kê ở m ức tháp hơn đó là m ức vật lý.
Bước 5 (Floorplaning): Đ â y là bước đầu tiê n tro n g công đoạn th iế t kế vật lý T ạ i bước này, ta thực hiện việ c q u y hoạch bè mặt v i m ạch, tức là bô trí v ị trí từ ng kh ô i chức năng trên v i mạch m ộ t cách cụ thế đế giảm th iể u khôntí gian thự c th i phàn cứ ng và nhiều ánh hương giữ a các k h ỏ i v ớ i nhau.
Bước 6 (Placement): Sau k h i q u y hoạch phân v ù n g các k h ố i chức năng, ta tiên hành việc đặt chỗ các lin h kiện B ư ớc này thực hiện việc đ ịn h v ị từ n g cô n g lô -g ic (cụ thô hơn là từng tra n sisto r) trên bề mặt v i m ạch đã quy hoạch và cũng đảm báo g iá m th iê u kh ô n g gian cũng nh ư nhiều tín hiệu giữa các công lô -g ic.
Bước 7 (Routing): Ở bưức này, ta thực hiện việ c đ ịn h tuyên (n ố i d â y) các phân tứ C Ư ban lại v ớ i nhau, tức là xây dựng các đư ờ n g kết nối đề kết n ố i các lố i vào ra cua các công lo
g ic lại v ớ i nhau như đã m ô ta tro n g th iế t kế (n e tlis t).
Bước ti (Circuit extraction): T hự c hiện phàn tích , đánh giá và ước lư ự n g các th ô n g sỏ CƯ
ban cua th iế t kế n h ư trề, nhiều, công suất tiêu thụ, hiệu năng cua th iế t kế.
Bước 9 (Postlayout simulation): C u ố i cùng là bư ớc 111Ô p h o n g sau la yo u t B ư ớ c này cho phép ta thực h iệ n k iể m chứ ng lín h đú n g đắn của th iế t kế và k iê m tra m ức độ đáp ứng cua
hệ th ố n g v ớ i yêu cầu đặt ra v ớ i dầy đủ các th ô n g số vật lý N ốu th iế t ke k h ô n g đạt yêu cầu
đề ra th ì ta cần phải quay lạ i các bước trư ớ c đê c h in h sửa, tố i ưu th iế t kế Nêu thoa mãn ycu cầu đặt ra th i ta có thê tiế n hanh chế tạo m ặt nạ và bư ớc sang q u y trìn h sản xuàt chẽ tạo phần cứng.
Ớ g ia i đoạn th iế t kế vật lý ta không cần nhiều nhàn lực như ng lại cần những chuyên gia thực th ụ có n hiều năm k in h n ghiệm trong từng lĩn h vự c này B cn cạnh dó, bước này cũng
đ ò i hoi ta p h ả i đầu tư các công cụ th iế t kế đắt tiền.
V ớ i công nghệ F P G A , công đoạn th iế t kế vậ t lý đư ợc đ ơ n g ià n hoá rât nhiêu N gư ừ i
th iế t kế c h i cần đưa ra m ột số ràng buộc về m ặt th ờ i gian hay vỏ k h ô n g gian thực th i, công cụ phần m ềm sẽ thực th i các yêu cầu ở m ộ t m ức độ nhất đ ịn h nào đỏ tu ỳ theo khả năng cho phép cua nhà cung cap F P G A N ó i cách khác, n g ư ờ i th iế t kế k h ô n g thê can th iệ p nhiêu đến các thông số vật lý tro n g công đoạn này đ ố i v ớ i công nghệ F P G A H âu hết các th ô n g sô vậl lý dà
2 6
Trang 28-được nhà cưng cấp thự c th i và tố i ưu sẵn Đê làm rõ hơn vấn đề này, m ục 2.3.2 sẽ trình bày ngăn gọn các p h ư ơ n g pháp th iê t kê V L S I điên hỉnh.
2.3.2 Các phương pháp thiết kế VLSI điển hình
T ro ne phần n à y ta sẽ tìm hicu các p hư ơng pháp tiếp cận th iế t ké V L S I Thực tế la cỏ nhiéu cách đô phân loại các phư ơng pháp th iế t kế V L S I nhưng ở đây, ta chọn cách phân chia theo lịc h sứ phát tric n của nó Đ âu tiên, n g ư ờ i ta quan niệm V L S I có hai phư ơng pháp th iê t kê
là fu ll-c u s to m và sem i-custom K h ò n g lâu sau đó, v ớ i những ưu đ iể m vê đầu tư về nhân lực
và th ờ i gian, p h ư ơ n g pháp th iế t kế sem i-custom đà phát triế n m ộ t cách nhanh chóng và đã
h in h thành nhữ ng p h ư ơ n g pháp th iế t kế m ớ i là: phư ơng pháp th iế t kế theo m ảng cổng lô -g ic (gate array) và p h ư ơ n g pháp th iế t kế dựa trên thư việ n tc bào chuẩn (Standard cell) Sự phát triê n nhanh ch ó n g của V L S I đã hình thành các nhánh nhò hơn nữa nhu phư ơng pháp thiết kế theo m ảng công lô -g ic lại đư ợc chia nhỏ thành hai loại hình th iế t kế là: M ask program m able
và F ie ld -p ro g ra m m a b le (R O M , P R O M , E P R O M , E E P R O M , P L A , P A L , C P L D , F P G A ) Dc năm bat đư ợc các ưu nhược đ iê m của các hướng tiếp cận công nghệ th iế t kê V L S I, phần sau dây sẽ trìn h bày tư ơ n g đ ố i cụ thể các phư ơng pháp th iế t kế vừa nêu.
Là p h ư ơ n g pháp th iế t kế mà n gư ời th iế t kê thực hiện việc thiết kê đên từng cái transistor, từ n g cái cô n g lô -g ic nhằm đạt đư ợc sự tố i ưu nhất cho th iế t kế của m ình D o vạy
th ờ i gian th iế t kế kco dài, tôn nhiêu công sức, nhân lực và giá ca m ộ t thành phâm dâu tiên la lớn T u y n hiên, do p h ư ơ n g pháp này phục vụ cho những dự án lớn, v ớ i số lư ợ n g sán phâm lên
tớ i hàng ng h ìn , hàng vạn sán phâm do vậy k h i đ i vào sản xuất th i eiá m ộ t thành phàm lá tlùip nhờ các th iế t kế tố i ưu H ơ n nữa sản phẩm tạo ra theo phư ơng pháp này có hiệu năng cao, độ trễ dáp ứng thấp, tố i ưu về tốc độ và tiê u tốn ít năng lượng V à do m ỗ i mạch có thê phân chia thành các k h ố i hay các tế bào nhỏ hơn có kích thư ớc bất k ỳ và có thê đặt chồ theo yêu cầu cua
dự án nên các k h ố i có thê đặt sít nhau, không gian thực th i vì thế cũng nhó, nhu m inh hoạ trong H ình 2.5, tất n h iê n độ phức tạp cúa th iế t kế vì thế cũrm tăng lên Bộ v i xử lý là ví dụ điên hình đ ư ợ c sản xu ấ t bang phư ơng pháp này v ì yêu cầu về tốc độ x ư lý nhanh cùng như tiêu tốn ít năng lư ợng.
~—T~~
Hình 2.5: Phương pháp thiết kế full-custom.
- 2 7
Trang 29Là p h ư ơ n g pháp th iê t kế cho những ứng dụ n g cụ thê v ớ i số lư ợ n g khá lớ n nhưnụ
kh ô n ” lớn băng n h ữ n g ứ n ii dụng cua phương pháp th ic t kè toàn phân N g ư ờ i th ic t kè SU' dụ nu các cồng lô -g ic đã dư ợc th iế t kế sẵn nhằm giám th ờ i gian th iế t ke g iá m chi phí nhãn cône Bên cạnh đó, k ỹ th u ậ t m áy tín h đư ợc áp dụng đã hỗ trợ n hiều cho n g ư ờ i th iế t kê, giá thanh
th iê t kế sàn phàm đầu tiê n do đó cũng thấp hơn so v ớ i th iế t kế toàn phân T u y nhiên, chính vì các công lô -g ic đã đư ợc th iê l kế san cho nhiều ứng dụng khác nhau ncn kh ô n g thỏ tố i ưu cho từng trư ờ n g hợp cụ thế, vì thế hiệu năng của thành p liâ m ch i đạt m ứ c vừa phái V ớ i phư ơna pháp này việ c sàn x u â l v ớ i sô lư ợ n g sản phâm kh ô n g quá lớ n ncn giá m ộ t thành phàm cỏ giá dát hơn so v ó i th iế t kế loàn phần do th iế t kế chưa thực sụ tố i ưu V í dụ về m ột vài san phàm
th ic t kế từ A S IC như v i m ạch điều khiê n cho điện thoại té d i đ ộ n g hay v i m ạch đô hoạ cho màn hình m á y tín h
Phương pháp th iế t kế bán phần này bao gồm m ộ t số p h ư ơ n g pháp th iế t kế sau:
a ) P h ư ơ n g p h á p t h i ế t k ế d ự a t r ê n c á c t ê b à o c h u â n ( s t a n d a r d - c e l ỉ s b a s e d d e s i g n )
T ro n g lo ạ i h ìn h th iế t kế dựa vào các tế bào chuẩn, các tế bào (c e ll) có chiều dài g iố n g nhau v ớ i chiều rộ n g bất kỳ M ộ t m ạch điện được phân chia thành các k h ố i (b lo c k ) nho hơn va
m ồi k h ố i tư ơ n g ứng v ớ i m ộ t vài m ạch nho hơn dược đ ịn h n ghĩa là các tế bào Tập hợp cua các
tế bào này g ọ i là th ư v iệ n tế bào (c e ll lib ra ry ) Các tế bào đư ợc đặt vào các hàng (ro w s ), và khoảng cách g iữ a các hàng g ọ i là các kênh nam ngang (h o rriz o n a l channels) Các kênh được sir dụng để kết n ố i các tế bào v ớ i nhau như m in h hoạ H ìn h 2.6a P hư ơng pháp th iỏ t kê này thích họp v ớ i nhữ ng m ạch cỡ vừa có hiệu năng tru n g bình D o kích thư ớc của các tế bào va sự sap xếp của ch ú n g đ ư ợ c q u y đ ịn h san nên tiêu tốn n hiều k h ô n g gian thự c thí hơn phưưng pháp
K h ô n g g iố n g nh ư phư ơng pháp th iế t kế v ớ i tê bào chuân, tro n g p h ư ơ n g pháp này các
tế bào là đồ n g nhất, n g h ĩa là có chiều dài và chiều rộ n g là như nhau T ro n g lo ạ i hình tlìiò t kê này thì hầu như các p h iế n đều đư ợc sản xuất sằn v ớ i m áng các cốnu và các tế bào đồng nhất.
2 8
Trang 30-N hữ ng tê bào này được phân chia theo hàng dọc và hàng ngang, k h ô n g gian giữa các hànU này tư ơng ứ ng gọi là các kênh ngang và dọc như H ìn h 2.6b N h ũ n g kênh này liên kết các tê bào v ớ i nhau Các tế bào ờ đây có thê đơn giản là m ột cồng lỏ -g ic hay là 3 còne N A N D Phương pháp th iế t kế m ảng cống về thực chất là m ộ t loại hình đ ơ n gián cua ph ư ơ n g pháp thiêt kế v ớ i tê bào chuân K h i so sánh v ớ i phư ơng pháp th iế t ke v ớ i tè bào chuẩn và phương pháp th iế t kế toàn phần thì ph ư ơ n g pháp thiết kế m ang cổng có nhữ ng q u y tắc cứ ng nhấc hơn nhưng lại rẻ hơn k h i san xuât sàn phẩm đầu tiên C ũ n g vì nhữ ng ràng buộc về k ích thư ớc các
tê bào mà tro n g p h ư ơ n g pháp th iế t kế m ang công ta dỗ dàng thự c th i la y o u t hơn N h ư ợ c diêm
là không gian thực th i th iế t kế lớ n hơn vì ta kh ô n g thể tố i ưu đư ợc th iế t kế k h i thực hiện layout.
ra theo các bảng lô -g ic V ì vậy bằng việ c sử dụng các bảng tra cứu L U T (L o o k -U p T a b le ), các khối lô -g ic có thể đ ư ợ c chưưng trìn h hóa và thực hiện các chức năng khác nhau H à n g các khối lô -g ic có thể c h ia thành các kênh ngang (h o riz o n ta l channel) Các kênh là các đoạn dây dẫn đ ịn h sẵn v ớ i chiề u dài cố đ ịn h F P G A dành cho nhữ ng ứ ng d ụ n g v ớ i sô lư ợ n g nho M ột trong nhữ ng nhược đ iể m của công nghệ F P G A là v ì c h ip F P G A dã đ ư ợ c san xu ấ t sẵn nôn kho
cỏ thê tố i ưu th iế t kế và có thế các ứng dụne kh ô n g tận dụng hết nguồn tài nguyên được cung
Trang 31cấp ụây lãng phí tài nguyên phần cứng, do đó giá m ột thành pham th ic t kê, chế tạo từ I' PCiA tương đ ô i cao và hiệu năng thì thấp hơn các plurưng pháp khác T u y nhiên, nhừ su dụnu những mạch sẵn có nên việc th iế t kế chỉ còn là công việ c lập trìn h liên kết các k h ố i lỏ -g ic v ớ i nhau nôn giá thành th iế t kế, chế tạo thành phâm đầu tiên thấp.
V ớ i công nghệ F P G A , công đoạn th iế t kế lô -g ic đ ò i hoi neư ời th iế t kế đầu tư nhiều
th ờ i gian và chât xám T ro n g k h i đó các công đoạn th iế t kế vật lý gần như đư ợc thực hiện hoàn toàn tự động b ó i các công cụ th iế t kế N g ư ờ i th iế t kế chí cân xây dựng các ràng buộc về
m ặt vật lý cho th iò t kè nhăm thu được kết qua m ong m uôn, đáp ứng dược các dặc ta thiêt kê
đề ra Các công đoạn này đ ò i h ỏ i k in h nghiệm của n g ư ờ i thiết kế.
2.4 Thiết kế hệ thống trên chip vớ i Xilinx design flow
L iê n quan đến th iế t kế m ạch tích hợp V L S I v ớ i công nghệ F P G A , hiện nay trên the
g iớ i có khá nhiều nhà cung câp công cụ hỗ trợ thiết kế, các k it phát trien và các c h ip F P G A trang (cho phép n g ư ờ i sử dụng nạp th iế t kế cua m inh) T ro n g số các hãng này, X ilin x và
A lte ra là hai nhà cung cấp m ạnh nhất, chiếm lĩn h phần lớ n th ị trư ờ n g công nghệ F P G A M ặc
dù nguyên lý công nghệ F P G A về cơ bản là như nhau nhưng sán phẩm cua m ỗi hãng lại có đặc thù riê n g , ưư v iệ t riê n g về công nghệ Tại phòng thí nghiệm , chúng tô i sử dụng các cône
cụ phát triể n F P G A và các sản phẩm cùa hãng X ilin x C hính vì vậy, tro n g phần này chúng tô i
sè g iớ i thiệu sơ lư ợ c về ph ư ơ n g pháp và các vấn đề cần lưu ý k h i th iế t ke hệ th ố n g trên chip
v ớ i luồng th iế t kế công nghệ F P G A của hăng X ilin x
Dè thực hiện th iế t kế v ớ i công nghệ F P G A , hãng X ilin x hỗ trợ hai ngôn ngữ m ỏ ta phần cứng là V H D L và V e rilo g H D L N g ư ờ i th iế t kế có thế thực hiện việ c m ô ta thiết kế cua
m ình sử dụng m ộ t tro n g hai ngôn ngữ này, thậm chí dùng ca hai ngôn ngữ cùng m ột lúc V iệc
T ố n g hợp th iế t kế thành m ạng lư ớ i các cổng lô -g ic và ánh xạ tớ i phần cứng (m a p p in g )
ch ip F P G A dự kiế n sứ dụng m ộ t cách tự động n h ờ các k ỹ thuật đư ợc phát trie n và tích hợp tro n g các công cụ hồ trợ th iế t kế.
T á i sứ dụng các m ô -đ u n th iế t kế cho các dự án th iế t kế vồ sau.
V ớ i công nghệ F P G A cúa hãng X ilin x , lu ồ n g th iế t kể được m ô tà như tro n g H ình 2.8.
3 0
Trang 32-Hình 2.8: Luồng thiết kế theo công nghệ FPGA của hãng Xilinx 118ị.
Sau k h i m ô tá th iế t kế bằng ngôn ngữ V H D L (hoặc V e rilo g H D L ), ta sư dụng công cụ
hỗ trợ th iế t kế ISE đê nạp th iế t kế T iế p theo đó thực hiện m ô phong đê kiê m tra các chức năng cua th iế t kế Sau k h i k iế m tra chức năng hoạt động cua th iế t kể, ta cần đưa vào các ràng buộc cho th iế t kế trư ớ c k h i thực hiện v iệ c tống hợp lô -g ic th iế t kế B ư ớc tiếp theo sẽ thực hiện việc tổng hợp lô -g ic v ớ i công nghệ F P G A xác đ ịn h và thực hiện các bước tố i ưu th iế t kế theo các ràng buộc của th iế t kế Sau k h i tổng hợp lô -g ic , ta có thế thực hiện việc đánh giá và ước
lư ợ n g h iệ u năng của th iế t kế Neu hiệu năng th iế t kế kh ô n íĩ đáp ứng được các yêu cầu của bài toán th iế t kc thì ta phải đ i phân tích th iế t kế và thực hiện lại các bước nêu trôn.
M ộ t k h i hiệu năng cua th iế t kế về cơ bản đáp ứng đư ợc yêu cầu của bài toán dề ra ia thực hiện v iệ c đặt chỗ và đ ịn h tuyến th iế t kế, phân tích và ước lư ợ n g các th ô n g số về th ờ i gian (tim in g ) của th iế t kế và có thế tái ước lư ợ n g hiệu năng cua hệ thống de khẳng đ ịn h m ột lần nữa yêu cầu của bài toán th iế t kế Sau đó, chúng ta tạo ra các file dữ liệu th iế t kế cuối cùnụ dê nạp lên trên chip F P G A v ớ i các đ ịn h dạng đ ịn h nghĩa sẵn b ở i hãng X ilin x c ầ n lưu ý là các
th ô n g sô đánh giá tro n ç quá trìn h tống hợp và m ô phỏng phần cứ ng là các th ò n g sô ước lượng Đ e có các th ô n g số chính xác về th iế t kế, chúng ta cần thực hiện đánh giá k h i đã thực
th i th iế t kế trên c h ip F P G A
- 3 1
Trang 33N häm hô tic; câc th ic t kê dang hé thông trên chip, ngoài câc công eu hô trg th ic t kc phàn cùn tich hop tro n g ISE F oundation Suite, hàng X ilin x côn cung càp m ôi tru o n g th ic t kc
E D K cho phép ta tic h hçrp ca phân cirng lân phân mêm trong cùng m ot m ôi tru o n g pliât triên
I lin h 2.9 trin h bày liru dô th ic t kc ca ban cho m ot hç thông trên ch ip tro n g câc irng dung nhûng sir dung m ô i tru o n g E D K
ISE I n t e g r a t e d S o f t w a r e E n v i r o n m e n t S D K S o f t w a r e D e v e l o p m e n t Kit
Hinh 2.9: Liru dô thiêt ké hç thong nhüng vôi EDK [ 19|.
T h ô n g tin eu the hon vê th iê t kc và m ô phông sü dung câc công eu cüa hàng X ilin x và câc huông dân su du n g câc công eu hô trg th iê t kê n h u ISE, E D K duge trin h bày tro n g câc tài iiç u [1 8 ], [19],
32
Trang 34-C h ư ơ n g 3 M ô tả v à t h i ế t k ế h ệ t h ố n g C o M o S y
C h ư ơ n g này trư ớ c hết sẽ trìn h bày về bài toán thiết kế trontỉ k h u ô n kh ô nội dung đề tài
đã đăng k ý đó là x â y dự ng hệ th ô n g trên ch ip C o M o S y C hi tiè t vê th iê t kè dặc ta cua tùng
m ô-đ u n tro n g hệ th ố n g và các vàn dẻ liê n quan đến th iế t kê hệ thông v ớ i công nghệ F P G A sẽ lần lư ợ t được trìn h bày tro n g n ộ i dung của chư ơng này.
3.1 Bải toán th iết kế
V ớ i m ục tiê u x â y dựng và phát triê n các hoạt động nghiên cứu và đào tạo liê n quan đèn th iế t kế v i m ạch V L S I và các hệ thống nhúng (v ớ i cà hai khía cạnh phần cứng và phần
m êm ), đề tài tập tru n g phát triể n m ộ t p la tfo rm hệ thống trên chip m ó trên CƯ sờ công nghệ l-P G A , g ọ i là hệ th ố n g C o M o S y (C o n tro llin g and M o n ito rin g System h ư ớ n g tớ i các ứng dụng đo lư ờng, đ iề u kh iế n và giám sát các th ô n g số môi trư ờ n g ) H ìn h 3.1 trìn h bày so dồ
k h ố i tổ n g thề của hệ th ố n g C o M o S y
Private ÈRAM
Hình 3.1: Sơ dồ khối hệ thống CoMoSy.
1'hco đó, hệ th o n g C o M o S y sẽ bao gồm 1 đcn 2 v i xư lý (Lt P roccssor), dư ợc uhcp nối
v ớ i k h ố i điều kh iể n bộ nhớ đa cổng (M P M C ), các lõ i IP chuyên dụng đư ợc phát tric n theo các yêu cầu của các ứ n g dụ n g khác nhau, k h ố i giao tiếp m ạng E n th c m c t M A C , bộ điều khiê n màn
h ìn h h iên th ị th ô n g qua hệ th ố n g bus chính Các đơn v ị ngoại v i có h iệ u năng hoạt động thấp hơn như bộ đ ịn h th ờ i (T im e r), k h ố i điều k h iể n ngăt (in te rru p t c o n tro llc r), kh ỏ i giao tiếp vào/ra đa năng (G P IO ), k h ố i giao tiế p n ố i tiếp đồng b ộ / không đồng bộ vạn năng ( U S A R T )
đư ợc kct n ố i v ớ i nhau th ô n g qua m ộ t bus phụ Các lò i IP ờ bus chính và bus phụ giao tiêp với nhau n h ờ cầu bus (bus b rid g e ) giữa hai hệ thống bus này V iệ c sứ dụng bus chính, bus phụ cho phép tăng hiệu năng trao đ ổ i thông tin giữa các lò i xứ lý, từ đó tăng hiệu năniỉ hoạt độnụ
33
Trang 35-chung của hộ thống T u y n hiên, tu ỳ thuộc vào yêu cầu của ứng d ụ n g mà n g ư ờ i thiêt kê sẽ dua
ra quyết đ ịn h sứ dụng m ộ t bus hay sử dụng nhiều bus.
C hức năng cụ thê cua các k h ố i chức năng đư ợc m ô ta như d ư ớ i dây:
• Vi x ử lý : V ị xứ lý đó n g vai trò lin h hồn của hệ thống, đ iề u k h iê n m ọ i hoạt động cua hộ thống N g ư ờ i sứ dụng sẽ v iế t các phần m ềm ứng dụng và nạp vào hệ th ố n g đế yêu câu vi
xư lý thự c hiện điều kh iế n các hoạt độ n g cùa hệ thống theo yêu cầu cua ứng dụng Dê dơn giản hoá việ c v iê t phần m ềm ứng dụng và tăng tính m ềm deo tiệ n lợ i của hệ thòng trong quá trình phát trie n ứng dụng, chúng ta cần xây dựng cho v i xứ lý m ộ t hệ điểu hành (xem
m ục 6.3.2).
thống trên chip số đều có sự hiện diện của bộ nh ớ v ớ i va i trò lư u trữ m ã chư ơng trìn h diêu khiên cho vi xứ lý và các dữ liệ u trư ớ c vào sau m ỗ i quá trìn h xư lý T u ỳ thuộc vào ycu cầu của ứng dụng mà hệ thống cần được trang bị m ộ t k h ô n g gian n h ớ lớ n hay bé T ro n g khuôn k h ô bài toán đề ra, ngoài các k h ố i nh ớ R A M trên c h ip , Flash R O M dùng dê lưu trữ chương trìn h , chủng tô i sư dụng bộ n h ớ ngoài D D R A M cho hệ th ố n g C o M o S y C hính \ ì vậy việ c tíc h hợp k h ô i điều khiể n và quán lý bộ nhớ M P M C là cần th iê t V i xử lv sẽ sư dụng k h ố i M P M C để tru y xu ấ t các bộ nh ớ ngoài như D D R A M
dược các kết quà xử lý (số liệ u và hình ảnh) ra bên ngoài cũ n g như tăng kha năng tư ơng tác giữa hộ thống và n g ư ờ i sử dụng, hệ thống C o M o S y đ ư ợ c tích hựp m ộ t k h ô i điêu khiên màn hình hiến th ị K h ố i điều kh iể n này có nhiệm vụ ghép n ố i v ớ i các m àn hình hiên thị (L C D hoặc V G A ) để đưa các th ô n g tin về hình anh, văn ban lên m àn hình.
phép hệ th ố n g kết n ố i v ớ i các hệ th ố n g khác hoặc các m á y tín h khác th ô n g qua mạng
L A N Các kết quả đo lư ờ n g , g iám sát, xử lý cũng như các lệnh đ iề u kh iê n sẽ đư ợc thực hiện g iữ a các hệ th ố n g / m áv tín h khác nhau và trao đ ố i v ớ i nhau th ô n g qua m ạng L A N
hợp tro n g hệ thône nhằm hoàn th iệ n và tăng tính năng cua hệ th ố n g T ro n g dó bộ định
th ờ i T im e r cung cấp kha năng đ ịn h th ờ i gian cho hệ thống K h ố i đ iề u k h iê n ngăt cho phép
hệ th ố n g quan lý các th iế t b ị ngoại v i thông qua ngất nhàm tăng hiệu năng xử lý của hộ thống K h ố i giao tiế p và o /ra đa năng G P IO cho phép hệ th ố n g ghép n ố i v ớ i các ngoại vi khác như màn hình L C D nhỏ, báng L E D , các p h ím chức n ă n g cũng như cho phép điêu khiển các th iế t b ị ngoại v i đ ơ n giản th ô n g qua các chuyển m ạch d ó n g /n g ă t.
M ộ t số thông sô chính đề ra tro n g đề cương nghiên cứu:
stt C hức năng T h ô n g số cần đạt Ghi chú
1 V i xử lý 1 v i xừ lý 32-bit
2 Độ rộng bus hệ thong 32 bits
34
Trang 363.2 Hệ thống CoMoSy và các khối chức năng
T ừ bài toán đề ra, v ớ i xuất phát đ iể m xây dựng m ộ t hệ thống m ớ (có thê thay dôi nham đáp ứng các ứng dụ n g khác nhau) hệ thống C o M o S y được xâ y đựnt!, từ nhiều m ô-đun
xừ lý khác nhau, g ọ i là các lõ i IP M ồ i lõ i IP thực hiện m ộ t chức năng riêng biệt iro n t’, hệ thông, có thê là thực hiện x ứ lý dữ liệ u , giao tiếp, hay truyền th ô n g Các m ô-đun này được liê n kết v ớ i nhau th ô n g qua m ộ t hệ thống bus.
35
Trang 37-N h ờ tín h m ô -đ u n hóa cao nên hệ thống C o M o S y dễ dàng tái sứ dụng được những lõi
IP sẵn có từ nhà cung câp F P G A (ớ đây chu ycu là từ hãng X ilin x ) hoặc từ cộng đ ô n ii mà nguồn mở V iệ c tái S U ' d ụ n g các lõ i IP này sẽ g iú p cho n cư ờ i th iế t kể giam đáng kẽ th ờ i gian phat trie n hệ thông, đặc b iệ t là ở khâu mô hình hóa và kiểm chứng, đồng th ờ i kê thừa dược những ưu d iê m tro n g m ồ i th iế t kế Bên cạnh đó, m ộ t số lõ i IP cũng được phát triê n m ớ i theo những yêu cẩu đặc b iệ t do bài toán ứng dụng đề ra Sơ đồ k h ố i của hệ thông C o M o S y thực hiện tro n g khuôn kh ô đề tài này được trìn h bày như trên H ình 3.2 Dựa vào đặc trư n g cua m ồi khôi, có thê phân chia hệ thong thành 5 loại k h ố i chức năng như sau:
Đ o n v ị xử lý tru n g tâm.
Các đ ơ n v ị giao tiếp bộ nhớ.
Các đ ơ n v ị giao tiếp ngoại vi.
Các đ ơ n V Ị tru yề n thông trên chip.
MDM
P S / 2 Contralle! G P IO s
- - - -
ik F l a s h P R O M C R T Monitor K e y b o a r d
Hình 3.2: So đồ các khối chức năng của hệ thống CoMoSy.
R S 2 3 2 UART
3.2.1 Đơn vị xử lý trung tâm
Đ ơ n v ị xử lý tru n g tâm ở đây là m ộ t lõ i vi xử lý m ồm 3 2 -b it M ic ro B la z c [20 Ị
X ilin x V i xử lý M ic ro B la z e dược Cling cấp d ư ớ i dạng m ỏ ta bằng ngôn ngừ H D L
thục th i trôn các c h ip F P G A cua hăng X ilin x D ư ớ i đây là m ộ t số tín h năng nôi bật
lý M ic ro B la z e ( x e m thêm tại [4 9 ]):
Sứ dụ n g kiến trú c H arvard 3 2 -b it v ớ i tập lệnh rút gọn R ISC.
X ứ lý theo đ ư ờ n g ống 5 tầng (5-stage pipe lin e ).
H ỗ trợ bộ n h ớ cachc cho lệnh và dữ liệ u (data cache, in s tru c tio n cache)
H ồ tr ợ n hiều giao diện bus khác nhau: FS L, X C L , L M B O P B , P L B
cua hàn li cho việc cua v i xứ
3 6
Trang 38-H ỗ trợ nhiều bộ đồng xứ lý: bộ nhân (6 4 -b it), bộ chia, b ộ dịch, đơn v ị dấu phây
độ n g (F P U ) và nhiêu k h ô i chức năng khác như kh ô i quan lý bộ nhó' ao M M U debug, tra c e
Có khả năng tù y chọn và câu hình cao, cho phép tô i ưu th iê t kê theo k h ô n g man thực th i hoặc tốc độ x ử lý.
N h ờ nhữ ng tín h năng này mà M ic ro B la z e hoàn toàn có thổ đáp ứng dư ợc nhiêu bài toán th iế t kê ứng dụng khác nhau V ớ i những bài toán yêu cầu về kha nàng xử lý , có thê lựa chọn các bộ đồ n g xử lý th ích hợp để thay thế cho các thư viện phân mồm có cùng chức nãnu
V ớ i những bài toán yêu câu về hiệu năng cao, ngoài việc sư dụng bộ n h ớ cache cho v i xử lý
có thè lựa chọn thêm yêu cầu tố i ưu về tốc độ tro n g quá trình tô n g hợp lô -g ic T u y nhiên, you cầu cao về tốc độ và khả năng xử lý lu ô n đòi hỏi nhiều kh ô n g gian thực th i trên F P G A
M ic ro B la z e cũng có thê thoa m ãn đư ợc những th iế t kế trên ch ip F P G A có lư ợ n g tài nun yên hạn chê bằng cách du n g hòa giữ a tốc độ và không gian thực th i, giữa các k h ô i xứ Iv băng phân cứng và phân m è m
H ình 3.3 trìn h bày sơ đồ k h ố i cua lõ i v i xử lý M ic ro B la z e , các k h ố i màu xám là những
kh ố i có thê lựa chọn theo yêu cầu th iế t kế, bao gồm các khối chức năng sau đây:
Hình 3.3: So' đồ khối của lõi vi xử lý MicroBlaze.
K h ố i x ử lý số học và lô -g ic : A L U , S h ift, B arrel S h ift, M u ltip lie r , D iv id e r, FPU
K h ô i g iả i mã lệnh: In s tru c tio n Decode.
Bộ đếm ch ư ơ n g trìn h : P rogram C ounter.
Các thanh ghi đa m ục đích: R egister File.
Các thanh g h i m ục đích đặc b iệ t SPR: Special Purpose Registers.
37
Trang 39-Bộ đệm mã lệnh: In s tru c tio n B u ffe r.
K h ố i quàn lý bộ n h ớ M M U (tù y chọn).
Các giao diện bus cho mà lệnh và dữ liệu.
Các giao diện bộ nh ớ cache cho mã lệnh và dữ liệ u (tù y chọn): I-C achc và Cache.
D-N ộ i du n g chi tiê t về kiế n trúc bên tro n g và tập lệnh cua M ic ro B la z c được trìn h bày trong tài liệ u [4 9 ].
3.2.2 Các đơn vị giao tiếp bộ nhớ
C ùng v ớ i đ ơ n v ị xử lý tru n g tâm , bộ n h ớ cũng là m ột thành phần không thè thiêu cho
m ỗi hệ thống trên ch ip , phục vụ cho m ục đích lưu trữ nội dung cấu hình F P G A cũng nhu các chư ơng trình phần m ềm ứng dụng của V I x ử lý T rc n m ồ i ch ip F P G A đều có m ộ t lư ợ n g tài nguyên nhớ nhất đ ịn h d ư ớ i dạng B lo c k R A M hoặc D is trib u te d R A M cho nhiều m ục đích sư dụng khác nhau như R A M , R egister file s hay F IF O T u y nh icn , do những hạn chế về mặt số
lư ợng trên hầu hết các c h ip F P G A , việ c m ớ rộng kết nối tớ i các bộ nh ớ ngoài là cần thiết.
Trên hệ th ố n g C o M o S y , ca hai loại bộ nhớ ngoài R A M và R O M đều dược hồ trự
T ro n g dó R O M đư ợc sử dụng cho lưu trừ nội đung cấu hình I P G A và nội dung ch ư ơng trình
v i xử lý H a i n ộ i dung này đư ợc lưu trên hai ch ip nhớ R O M dộc lặp, hoặc đ ô i k h i la hai phan vùng khác nhau trên cùng m ộ t R O M Sau quá trìn h cấu hình F P G A chư ơng trình b ootloa der thư ờng trú tro n g B lo c k R A M của F P G A sẽ sao chép toàn bộ nội dung cua chư ơng trìn h phần mềm từ R O M lên R A M , điều này kh ô n g nhữ ng làm tăng tốc độ tru y cập mã lệnh m à còn m ơ rộng không gian làm việ c của chư ơng trình V iệ c kết n ổ i giữa ch ip F P G A (hệ th ố n g C o M o S y )
v ớ i các bộ nh ớ này đư ợc thực hiện thôníỉ qua các đơn v ị giao tiế p bộ nh ớ ngoài, cụ thè la:
• M P M C ( M u lti- P o r t M e m o ry C o n tro lle r) dùng đổ giao tiế p v ó i D D R S R A M
• M C H -E M C (M u lti-C h a n n e l E xte rn a l M e m o ry C o n tro lle r) dùng đê giao tiế p v ớ i Flash
P R O M
Chi tiết về hai đơn vị này được trình bày như dưới đây:
a) Multi-Port Memory Controller (MPMC)
T ro n g th iế t kế hệ thống C o M o S y , bộ điều khiê n bộ nhớ M P M C là m ột m ô -đ u n điều khiê n bộ nhớ R A M n goài, đư ợc phát triể n trên cơ sơ lõ i IP m p m c v4 03 a cua hãng X ilin x [2 3 ] B ộ điều k h iể n M P M C hỗ trợ các bộ n h ớ kiề u Single Data Rate (S D R ) và D o u b le Data Rate (D D R /D D R 2 ) S D R A M M ộ t số tín h năng n ổ i bật cùa bộ điồu khiế n M P M C tro n g hệ
th ố n g C o M o S y đư ợc liệ t kê như sau:
H ỗ trợ 8 kênh giao tiếp bus độc lập.
n ỗ trợ các chuẩn giao diện bus như X ilin x Cache L in k (X C L ), L o c a lL in k (sử dụng
S D M A ), P L B
38
Trang 40-Đ ộ rộng bus dữ liệu có thê điều chính v ớ i các giá trị (8, 16, 32, 64) bit.
H ồ trợ tru yề n đơn (s in g le m ode) và truyền k h ố i (burst mode).
C ó cơ chế phân xử giữ a các kênh: Round R obin, F ix e d hoặc do ngư ời th iế t kê định nghĩa.
T ro n g hệ th ố n g C o M o S y , bộ điều khiể n M P M C hoạt động v ớ i 3 kênh dộc lặp: P l.B
IX C L , D X C L (xe m H ìn h 3.2) T ro n g đó, IX C L và D X C L là các kênh tỉiao tiếp cho bộ nhớ cache cua v i xử lý , tức là hệ thông sẽ dùng 2 kênh độc lập này đê dọc dữ liệu (data) và mà lệnh (in s tru c tio n ) từ R A M , tránh sự tranh chap bus v ớ i các m ô -đ u n khác Kênh P I.B là kênh chia sẻ, đư ợc kết n ố i v ớ i bus chuñe của hệ th ố n ^, cho phép các m ô -đ u n đơn v ị chủ bus khác tru y cập tớ i dữ liệ u trên R A M (phục v ụ cho việ c trie n khai các ứng dụng cua hệ thông).
M ộ t đ iể m cần lư u ý là bộ điều kh iể n M P M C hoạt động ở tần sổ cao hơn so v ớ i tần so hoạt độ n g của v i xử lý.
b) Multi-Channel External Memory Controller (MCH-EMC)
B ộ đ iề u kh iê n M C H -E M C trong hệ thống C o M o S y là m ộ t m ô -đ u n d ic u kh iê n bộ nhó ngoài khác th ô n g qua g iao diện M C H hoặc P L B , dùng cho các bộ nhớ S R A M đồ n g bộ (syn ch ro n o u s), k h ô n g đ ồ n g bộ (asynchronous), hoặc bộ nhớ flash.
B ộ đ iề u kh iế n M C H -E M C đư ợc phát triể n từ lõ i xps m ch-em c [2 4 ] cua hãng X ilin x
Sơ dồ k h ô i của X P S M C H -E M C được m in h hoạ ư H ìn h 3.4, bao gồm các k h ố i chức năng sau dây:
K h ố i giao tiế p bus: M C H P LB Interface M odule.
K h ố i Select Parameters, cung cấp các tham số về độ trễ (d e la y) tù y theo loại bộ
n h ớ kết n ố i tớ i lõ i.
K h ô i điều kh iể n trạng thái m áy M e m State M achine, điều khiên quá trìn h đọc vie l
bộ n h ớ và hoạt động của các k h ố i chức năng khác.