Một số thuật toán mật mã khối hiệu năng cao cho các thiết bị truyền thông không dây

Trong bài viết này sẽ trình bày vấn đề sử dụng mạng chuyển vị-thay thế điều khiển được (CSPN) dựa trên lớp phần tử điều khiển được (CE) F2/2 để xây dựng các thuật toán mật mã khối hiệu năng cao khi cài đặt trên FPGA. Dựa trên CE F2/2 để xây dựng một họ thuật toán mật mã khối tốc độ cao mới (TMN64 và TMN128).

MỘT SỐ THUẬT TOÁN MẬT MÃ KHỐI HIỆU NĂNG CAO CHO

CÁC THIẾT BỊ TRUYỀN THÔNG KHÔNG DÂY

Phạm Mạnh Tuấn*1, Đinh Phượng Trung2

Tóm tắt: Trong bài báo này sẽ trình bày vấn đề sử dụng mạng chuyển vị-thay thế

điều khiển được (CSPN) dựa trên lớp phần tử điều khiển được (CE) F 2/2 để xây dựng các thuật toán mật mã khối hiệu năng cao khi cài đặt trên FPGA Dựa trên

CE F 2/2 để xây dựng một họ thuật toán mật mã khối tốc độ cao mới (TMN64 và TMN128) Việc đánh giá độ an toàn của các thuật toán TMN theo tiêu chuẩn NESSIE và thám mã vi sai đã chỉ ra rằng, các thuật toán đề xuất đảm bảo đủ an toàn Các kết quả tổng hợp trên phần cứng (FPGA) đã chứng minh rằng TMN là các thuật toán rất hiệu quả dành cho các thiết bị không dây

Từ khóa: Mật mã khối; Tích hợp trên FPGA; Nguyên thủy mật mã; Thiết bị không dây

1 ĐẶT VẤN ĐỀ

Hiện tại, các lớp bảo mật của công nghệ không dây vẫn sử dụng các thuật toán mật mã

mà nó đã được chứng minh là chưa hoàn toàn phù hợp với giải pháp phần cứng và đặc biệt

là cho thiết bị không dây vì hầu hết các thuật toán mật mã sử dụng nhiều các biến đổi số học và đại số phức tạp và không thích hợp cho các giải pháp phần cứng [1] Đó là nguyên nhân tại sao các giải pháp mật mã khi tích hợp thường chiếm nhiều tài nguyên của hệ thống Vì vậy, trong nhiều trường hợp các ứng dụng phần mềm được phát triển để hỗ trợ các giải pháp mã hoá Nhưng giải pháp phần mềm không thể phù hợp cho ứng dụng trên các thiết bị không dây vì các ứng dụng trên các thiết bị này thường yêu cầu có tốc độ và hiệu năng đặc thù [1, 2].Do đó, việc phát triển các thuật toán mật mã theo yêu cầu đảm bảo tốc độ và có hiệu quả tích hợp cao, phù hợp triển khai trên phần cứng, đáp ứng nhu cầu thay khóa phiên thường xuyên, đảm bảo độ an toàn nhằm đáp ứng yêu cầu ngày càng cao của các ứng dụng là rất cần thiết

Đối với các thuật toán mật mã dựa trên mạng chuyển vị - thay thế điều khiển được (CSPN) có thể được xây dựng dựa trên lớp các phần tử điều khiển được (controlled elements – CEs) – P2/1, F2/1 và F2/2 [1, 2] Với ưu điểm của các CEF2/2[1, 3, 5,6], chúng cho phép xây dựng các thuật toán mật mã có độ an toàn và hiệu quả tích hợp cao hơn so với các thuật toán dựa trên DDP [1,4] Bởi vì tất cả các thuật toán mật mã dựa trên DDO đã công bố [1, 2], chúng đều hướng tới thực hiện trên môi trường có tài nguyên hạn chế và các mạng tốc độ cao, vì vậy, tất cả các thuật toán này đều sử dụng lược đồ khóa đơn giản Dựa trên lớp CE F2/2, trong bài báo này sẽ trình bày kết quả xây dựng họ thuật toán mật

mã khối tốc độ cao TMN (bao gồm 2 thuật toán TMN64 và TMN128) Các chứng minh, đánh giá về độ an toàn và hiệu quả của các thuật toán phát triển sẽ được trình bày tổng hợp trong bài báo Các kết quả đánh giá nhận được sẽ chỉ ra rằng, họ thuật toán này hoàn toàn

có thể sử dụng trong thực tiễn để ứng dụng trên các thiết bị truyền thông không dây

Họ thuật toán được phát triển với cấu trúc hoàn toàn tương tự nhau nhưng sử dụng ưu nhược điểm về độ an toàn và hiệu năng thực hiện của kích thước khóa và dữ liệu được lựa chọn khác nhau Với việc lựa chọn kích thước khối dữ liệu được xử lý khác nhau (64 hoặc

128 bit) và độ dài khóa bí mật khác nhau (128 hoặc 256 bit), cho phép chúng có thể ứng dụng trong các thiết bị có cấu hình và môi trường làm việc khác nhau

Phần còn lại của bài báo được trình bày như sau: trong phần 2 sẽ trình bày tổng quan về các lớp CE F2/2; Trong phần 3, sẽ trình bày về các kết quả xây dựng họ thuật toán mật mã khối mới TMN sử dụng lược đồ khóa đơn giản; Trong phần 4, sẽ trình bày các kết quả

đánh giá độ an toàn và hiệu quả tích hợp của thuật toán trên FPGA; Phần còn lại của bài báo, sẽ mô tả các kết quả đạt được

2 MÔ TẢ LỚP NGUYÊN THỦY MẬT MÃ F 2/2

Các phần tử điều khiển được F2/2 được mô tả như trên hình 1

a Mô tả ở dạng tổng quát; b Hàm logic; c Cặp 4 phép thế; d Đặc trưng vi sai

Cấu trúc của CE F2/2 có thể được biểu diễn theo các cách như mô tả trên hình 1 Trong đó: F2/2 được biểu diễn như một hộp đen (hình 1a); F2/2 được biểu diễn như một cặp các

hàm Boole (HB) f1, f2 với 4 biến vào, với y1 = f1(x1, x2, v, z); y2 = f2(x1, x2, v, z) (hình 1b);

F2/2 được biểu diễn dưới dạng cặp 4 phép thế 2x2(hình 1c), mỗi một phép thế có 2 bit vào

(x1, x2) Mỗi phép thế đó tương ứng với một véc tơ điều khiển có các giá trị tương ứng là: v

= (0,0), (0,1), (1,0), (1,1)

Hệ thức biểu diễn mỗi quan hệ giữa cách biểu diễn thông qua cặp HB và cặp phép thế như trên được mô tả như sau:

y1= (v ⊕ 1)(z ⊕ 1) y1(1) ⊕z (v ⊕ 1) y1(2) ⊕v (z ⊕1) y1(3) ⊕vzy1(4) (1)

y2= (v ⊕ 1)(z ⊕ 1) y2(1) ⊕z (v ⊕ 1) y2(2) ⊕v (z ⊕ 1) y2(3) ⊕vzy2(4) (2)

3 HỌ THUẬT TOÁN MẬT MÃ KHỐI HIỆU NĂNG CAO

Trong phần này, sẽ đề xuất họ thuật toán mật mã khối mới, chúng được xây dựng dựa trên CEF2/2 Họ thuật toán này, được xây dựng theo cấu trúc giống nhau với thiết kế của nhánh xử lý dữ liệu bên phải là hoàn toàn mới so với các kiến trúc đã biết Nhờ các nguyên tắc xây dựng này các họ thuật toán đề xuất sẽ có tốc độ xử lý và hiệu năng cao trên

FPGA Họ thuật toán đề xuất, sẽ được ký hiệu tương ứng là: TMN64 và TMN128

3.1 Mô tả thuật toán

Họ thuật toán TMN (TMN64 và TMN128) sử dụng CE kiểu (h, f, e, j) [1] Bộ phần tử

này được biểu diễn bởi các phương trình như sau:

y1 = vzx2  vz  vx1  zx1  z  x1  x2;y2 = vzx1 vx1  vx2  zx2  zx1  z  x2;y3 = y1

y2 = vzx1  vzx2  vz  vx2 zx2 x1

Mô tả của họ thuật toán được chỉ ra trên hình 2

1

v

z

1

x x2

)

1

(

1

y ( 1 )

2

y

1

S

1

x x2

) 2 ( 1

y ( 2 )

2

y

2

S

1

x x2

) 3 ( 1

y ( 3 ) 2

y

3

S

1

x x2

) 4 ( 1

y ( 4 ) 2

y

4

S

1

v

z

v



y i



x j



j y

Pr

v y i x

2 , 1 , 0 ,

i

Hình 2 Sơ đồ tổng quát của họ thuật toán (a); Sơ đồ một vòng mã hóa cơ sở

của TMN64 (b); Sơ đồ một vòng mã hóa cơ sở của TMN128 (c)

Thuật toán TMN64:

Trong nhánh trái của thuật toán TMN64 sử dụng hai CSPN F32/192 và F−132/192 Ở đây,

F32/192 được thiết kế dựa trên 2 CSPN: F32/96 (bao gồm 4 khối F8/24) và F−132/96 (bao gồm 4 khối F−18/24 ) (hình 3a), còn F−132/192 là sự kết nối 2 CSPN: F−132/96 (bao gồm 4 khối F−18/24 và

4 khối F8/24) (hình 3b)

Hình 3 Các CSPN F 32/192 (a) và F −1 32/192 (b)

Các mạng này được thiết kế dựa trên các CE F2/2 như chỉ ra trên hình 4a và 4b

Hình 4 Các CSPN F 8/24 (a) và F −1 8/24 (b)

Hoán vị I1 được thiết kế như sau:

(1)(2,9)(3,17)(4,25)(5)(6,13)(7,21)(8,29)(10)(11,18)(12,26)(14)(15,22)(16,30)(19)(20,27)

(23)(24,31)(28)(32)

Nhánh phải của thuật toán TMN64 sử dụng CSPN S i được thiết kế như mô tả trên hình 5

Hình 5 Các CSPN S i (a); Khối S d (b); Khối S -1 d (c)

Hoán vị I2 được thiết kế như sau:

(1)(2,5)(3,9)(4,13)(6)(7,10)(8,14)(11)(12,15)(16) Khối toán tử điều khiển được P16/8 được thiết kế như mô tả trên hình 6b

Hình 6 CE P 2/1 (a); khối P 16/8 (b);khối P 32/16 (c)

Trong đó, véc tơ điều khiển Ulo sử dụng 8 bit thấp của dữ liệu các nhánh để điều khiển các khối Sd và S-1d

Khối mở rộng E được thiết kế như sau: E(X) = (X, X <<6, X <<12, X <<18, X <<24, X <<30), trong đó <<<b là phép dịch trái quay vòng b bit

Thuật toán TMN128:

Hình 7 Các CSPN F 64/384 (a) và F −1 64/384 (b)

Trong nhánh trái của thuật toán TMN128 sử dụng hai CSPN F64/384 và F−164/384 Ở đây

F32/384 được thiết kế dựa trên 2 CSPN: F64/192 (bao gồm 8 khối F8/24) và F−164/192 (bao gồm 8 khối F−18/24 ) (hình 7a), còn F−164/384 là sự kết nối 2 CSPN: F−164/192 (bao gồm 8 khối F−18/24

và 8 khối F8/24) (hình 7b)

Các CSPN này được thiết kế dựa trên các CE F2/2 như chỉ ra trên hình 4a và 4b

Hoán vị I1 được thiết kế như sau:

(1)(2,9)(3,17)(4,25)(5,33)(6,41)(7,49)(8,57)(10)(11,18)(12,26)(13,34)(14,42)

(15,50)(16,58)(19)(20,27)(21,35)(22,43)(23,51)(24,59)(28)(29,36)(30,44)(31,52)(32,6

0)(37)(38,45)(39,53)(40,61)(46)(47,54)(48,62)(55)(56,63)(64)

Hình 8 CSPNS i (a); Khối S d (b); Khối S -1 d (c)

Hoán vị I2 được thiết kế như sau:

(1)(2,9)(3,17)(4,25)(5)(6,13)(7,21)(8,29)(10)(11,18)(12,26)(14)(15,22)(16,30)(19)(20,

27)(23)(24,31)(28)(32) Khối P32/16 được thiết kế như mô tả trên hình 6c

Trong đó, véc tơ điều khiển Ulo sử dụng 16 bit thấp của dữ liệu các nhánh để điều khiển khối Sd và S-1d

Khối mở rộng E được thiết kế như sau:E(X) = (X, X <<12, X <<24, X <<36, X <<48, X <<60), trong đó <<<b là phép dịch trái quay vòng b bit

Các hộp S4x4 được sử dụng như sau: các thuật toán đề xuất sẽ sử dụng các hộp S4x4 đã được chứng minh là an toàn của thuật toán Serpent-1 [7]

Các thuật toán TMN sử dụng lược đồ sinh khóa đơn giản, vì vậy, các khóa con

(subkeys) (K i {0,1}32 hoặc K i {0,1}64, tương ứng với các thuật toán) sẽ được sử dụng

trực tiếp trong các vòng mã hóa Crypt như các khóa vòng (round keys) Q j (mã hóa) và Q′ j

(giải mã), tương ứng

Bảng 1 Lược đồ khóa của thuật toán TMN64 (j = 11 tương ứng với biến đổi cuối)

Số vòng j 1 2 3 4 5 6 7 8 9 10 11

Mã hóa Q j K1 K2 K3 K4 K2 K1 K3 K4 K3 K2 K1

Giải mã Q′ j K1 K2 K3 K4 K3 K1 K2 K4 K3 K2 K1

Bảng 2 Lược đồ khóa của thuật toán TMN128 (j = 13 tương ứng với biến đổi cuối)

Số vòng j 1 2 3 4 5 6 7 8 9 10 11 12 13

Mã hóa Q j K1 K2 K3 K4 K2 K1 K3 K4 K3 K2 K1 K4 K1

Giải mã

Q′ j

3.2 Phân tích độ an toàn của các thuật toán đề xuất

3.2.1 Đánh giá các tiêu chuẩn thống kê

Đánh giá sự ảnh hưởng (lan truyền) của các bit bản rõ lên các bit bản mã: thử nghiệm được thực hiện cho hai trường hợp “1 khóa và 10000 bản rõ” (*) và “100 khóa và 100 bản rõ” (**) Các kết quả đánh giá thống kê của TMN64 (bảng 3) và TMN128 (bảng 4) được thực hiện tương tự với các thử nghiệm trên các thuật toán tham dự vòng chung khảo AES [8] Mỗi kết quả nhận được trong bảng tương ứng với việc thực hiện tuần tự qua biến đổi khởi đầu, 10 (hoặc 12) vòng mã hóa (tương ứng với TMN64 và TMN128) và biến đổi cuối Các kết quả nhận được đã ra rằng, sau bốn vòng ảnh hưởng của các bit bản rõ lên bản

mã là đáp ứng tiêu chuẩn NESSIE [8] Vì vậy, các vòng mã hóa sử dụng trong thuật toán TMN64 và TMN128 là đủ an toàn đối với các phân tích thống kê

Bảng 3 Các kết quả đánh giá ảnh hưởng của bit bản rõ lên bản mã (thuật toán TMN64)

* * * * ** ** ** **

r (1) (2)=d c (3)=d a (4)=d sa (1) (2)=d c (3)=d a (4)=d sa

1031,8961,00000,99930,9920 32,8991,00000,99960,9929

4 32,0011,00000,99340,9944 32,1951,00000,99220,9981

3 26,4251,00000,85800,8259 26,4561,00000,81960,8126

2 14,4680,95430,52340,5123 14,5361,00000,77500,7449

1 8,354 0,68170,22750,2497 8,429 0,54780,23730,2266

Bảng 4 Các kết quả đánh giá ảnh hưởng của bit bản rõ lên bản mã (thuật toán TMN128)

* * * * ** ** ** **

r (1) (2)=d c (3)=d a (4)=d sa (1) (2)=d c (3)=d a (4)=d sa

1264,1011,00000,99920,9921 64,1041,00000,99910,9924

4 64,3281,00000,99230,9839 64,3401,00000,99370,9841

3 54,2551,00000,83500,8129 54,4361,00000,81460,8226

2 28,1580,99530,51340,5133 28,5561,00000,51500,5149

1 8,244 0,48850,09750,0897 8,229 0,50780,09730,0966

3.2.2 Đánh giá độ an toàn đối với thám mã lượng sai

P 0,25 0,5 0,25 0,25 0,5 0,5 0,25 0,25 0,25

P 0,125 0,25 0,125 0,375 0,75 0,75 0,375 0,125 0,125

Mô tả kết quả hình thành vết vi sai sau 2 vòng biến đổi của thuật toán TMN64

1 ,  B

0 )  ( A

1 ,  B

0 )) với xác suất P 2 2

-36 (thuật toán TMN64)

Kết quả đánh giá khả năng thám mã vi sai của thuật toán TMN64 chỉ ra rằng, đặc trưng

vi sai tốt nhất tương ứng với giá trị vi sai hai vòng với một bit chủ động Đặc trưng như

vậy có xác suất P(2)  2-36

Nó được tính toán cụ thể như sau:

Theo sơ đồ hình thành đặc trưng vi sai hai vòng với vi sai (A1, B0)  (A1, B0) trên hình 9

Một bit chủ động (bên nhánh trái) A1 sẽ đi qua vòng thứ nhất với xác suất:

p1(A1A1) = (P(ijk))12 = (P(110))12 = 0.7512  2-5 Nó sẽ hình thành tại đầu ra giá trị A1

đưa sang nhánh bên phải của vòng thứ hai

Nhánh bên phải của vòng thứ nhất sẽ thực hiện biến đổi qua CSPN Si với vi sai

B0B0 với xác suất p2=1

Khi một bit chủ động B1 đi qua vòng thứ hai (đi qua Si) sẽ sinh ra B1 với xác suất

p4(B1B1)=P( B1Si B1) 2-7

Các khối F32/192 và F-132/192 (tại vòng thứ hai) sẽ được điều khiển bởi ba bit chủ động (sinh ra qua khối mở rộng E) Vì vậy, xác suất của vi sai A0A0 qua khối F32/192 sẽ là:

p3(A0A0) = (P(001))6 = 2-12

Tượng tự, xác suất của vi sai A0A0 qua khối F-132/96 sẽ là: p5(A0A0) = (P(001))6

= 2-12

Xác suất của đặc trưng vi sai sau hai vòng của TMN64 sẽ là: P(2) = p1.p2.p3.p4.p5

 2-36

Vì vậy, để đảm bảo an toàn trước các kiểu tấn công vi sai, thuật toán TMN64 cần sử dụng 10 vòng mã hóa

Đối với thuật toán TMN128: các chứng minh về khả năng thám mã vi sai cũng được thực hiện tương tự Chỉ có một điểm khác là, xác suất vi sai đi qua khối Si sẽ  2-8

Do đó, xác suất của đặc trưng vi sai sau hai vòng của TMN128 sẽ là: P(2) =

p1.p2.p3.p4.p5 2-37

Vì vậy, để đảm bảo an toàn trước các kiểu tấn công vi sai, thuật toán TMN128 cần sử dụng 12 vòng mã hóa

Tổng kết giá trị đặc trưng vi sai của họ thuật toán đề xuất chỉ ra trên bảng 6

STT Thuật toán Đặc trưng vi sai Xác suất Số vòng đảm bảo an toàn

1 TMN64 (A1 , B0 )  (A1 , B0 )  2 -36 10 vòng

2 TMN128 (A1 , B0 )  (A1 , B0 )  2 -37 12 vòng

Nhận xét: dựa trên các kết quả được mô tả trên bảng 6, có thể nhận thấy rằng đặc trưng

vi sai của họ thuật toán dựa trên CE F2/2 với số vòng đủ nhỏ là đủ để chống lại kiểu tấn

công thám mã lượng sai, tức là P(10) = 2-180<< 2-63và P(12) = 2-222<< 2-127 (tương ứng với các thuật toán)

3.3 Phân tích hiệu quả thực hiện của các thuật toán đề xuất trên FPGA

Các mô hình đánh giá hiệu quả tích hợp của họ các thuật toán TMN được thực hiện dựa trên các mô hình trong [1, 2] Họ thuật toán này được cài đặt trên FPGA theo cấu trúc vòng lặp cơ sở và đường ống toàn phần (trong chế độ ECB) Các kết quả nhận được sẽ được so sánh với hiệu quả cài đặt của các thuật toán tham dự vòng chung khảo AES [8] Chúng đã chứng tỏ rằng, các họ thuật toán đề xuất có tốc độ hoạt động và hiệu quả tích hợp cao hơn so với các thuật toán chung khảo AES Các kết quả nhận được đã chứng tỏ rằng các họ thuật toán TMN rất phù hợp cho tích hợp trên nền tảng FPGA Và chúng hoàn toàn phù hợp để sử dụng trong xây dựng các ứng dụng truyền dữ liệu thời gian thực trên các mạng không dây

Bảng 7 Mô tả hiệu quả tích hợp của các họ thuật toán TMN trên FPGA trong chế độ

vòng lặp cơ sở và đường ống toàn phần (sử dụng thiết bị Xilinx Virtex6)

STT Thuật

toán

Khối

dữ liệu (bit)

Số vòng thuật toán

Tài nguyên (CLB)

Tần số (MHz)

Thông lượng (Mb/s)

Hiệu quả tích hợp

/

Mb s CLB

/ s GHz

Mb CLB 

I Cấu trúc vòng lặp cơ sở (Iterative)

1 TMN64 64 10 142 143 915.2 6.45 45.07

2 TMN128 128 12 206 140 1493.3 7.25 51.78

3 Rijndael 128 10 598 225 2880 4.82 21.40

5 Twofish 128 16 604 80 640 1.06 13.25

6 Serpent 128 32 2108 272 1088 0.52 1.90

II Cấu trúc đường ống toàn phần (Pipeline)

1 TMN64 64 10 717 152 9728 13.57 89.26

2 TMN128 128 12 1235 155 19840 18.71 120.71

3 Rijndael 128 10 3572 58 7424 2.10 35.8

4 MARS 128 32 14639 1.37 175 0.012 8.70

5 Twofish 128 16 5355 85 10880 2.00 23.90

6 Serpent 128 32 15459 44 5632 0.36 8.28

7 RC6 128 20 8001 1.53 196 0.025 16.00

Chú ý: Các thuật toán vòng chung khảo AES [8], được đánh giá trên FPGA sử dụng mã

nguồn VHDL tại http://csrc.nist.gov/archive/aes/round2/r2anlsys.htm Thuật toán được cài

đặt ở chế độ ECB Cài đặt ở chế độ vòng lặp cơ sở, sẽ thực hiện 1 khối mã hóa trong 1 chu

kỳ xung nhịp Cài đặt ở chế độ đường ống toàn phần cũng sẽ tiêu tốn 1 chu kỳ xung nhịp Công thức tính thông lượng tại chế độ vòng lặp cơ sở: thông lượng = (tần số x kích thước khối)/ số vòng Tại chế độ đường ống toàn phần: thông lượng = tần số x kích thước khối

Nhận xét: Dựa trên các kết quả được mô tả trên bảng 7, có thể nhận thấy rằng tốc độ

và hiệu quả tích hợp của họ các thuật toán đề xuất dựa trên lớp CE F2/2 là cao hơn khá nhiều so với các thuật toán tham dự vòng chung khảo AES

Bài báo cũng đưa ra sự so sánh giữa hiệu quả tích hợp của họ thuật toán đề xuất với các thuật toán được sử dụng trong các mạng không dây (IEEE 802.11 sử dụng các thuật toán RC4, AES; Bluetooth sử dụng thuật toán SAFER+; WTLS (Wireless Transport Layer Security)bảo đảm mã hóa cho WAP (Wireless Application Protocol)và OMA (Open Mobile Appliance) với các thuật toán DES, IDEA và RC5

Bảng 8 So sánh hiệu quả tích hợp của các thuật toán TMN với một số thuật toán sử dụng

trong các mạng không dây

Thuật toán Khối dữ liệu (bit) Tần số (Mhz) Tài nguyên (CLB) Tốc độ (Mb/s)

TMN128 128 140 206 1493.3

SAFER+[10] 128 85 4000 320

IDEA[11] 64 150 2878 600

Các kết quả trên bảng 8 đã chỉ ra rằng, khi tích hợp trên FPGA họ thuật toán TMN có tốc độ và tài nguyên tiêu tốn ít hơn nhiều so với một số thuật toán trên các mạng truyền thông không dây

4 KẾT LUẬN

Trong bài báo đã đạt được các kết quả chính như sau: Xây dựng họ thuật toán mật mã khối tốc độ cao TMN dựa trên lớp CE F2/2 sử dụng lược đồ lược đồ sinh khóa đơn giản Đã thực hiện đánh giá độ an toàn của các họ thuật toán này sử dụng tiêu chuẩn thống kê NESSIE và thám mã lượng sai Các kết quả nhận được đã chứng minh rằng đây là các họ thuật toán đủ an toàn theo một số tiêu chí đánh giá phổ biến trên thế giới Thực hiện đánh giá hiệu quả tích hợp của các họ thuật toán đề xuất trên FPGA Các kết quả nhận được đã chứng minh rằng đây là các họ thuật toán đủ hiệu quả trên phần cứng FPGA và có thể sử dụng trong các mạng truyền thông không dây

TÀI LIỆU THAM KHẢO

[1] N Moldovyan and A Moldovyan., “Data-driven block ciphers for fast

telecommunication systems,”, Auerbach Publications, 2008

[2] N Moldovyan and A Moldovyan, “Innovative Cryptography”, Charles River Media, 2007 [3] Nguyen Hieu Minh, Do Thi Bac, Ho Ngoc Duy (2010), “New SDDO-Based Block

Cipher for Wireless Sensor Network Security,”, International Journal of Computer

Science and Network Security, pp.54-60, VOL.10 No.3

[4] A.V Bodrov, A.A Moldovyan, P.A Moldovyanu, “DDP-based Cipers: Differential

Analysis of SPECTR-H64”, Computer Science Journal of Moldova 2005 Vol 13,

Number 3(39), pp.268-291

[5] Jinkeon Kang, Kitae Jeong, Sang-Soo Yeo, Changhoon Lee (2012), “Related-Key

Attack on the MD-64 Block Cipher Suitable for Pervasive Computing Environments,”, Advanced Information Networking and Applications Workshops

(WAINA), 26th IEEE International Conference, IEEE Xplore, 726-731

[6] Jinkeon Kang, KitaeJeong, Changhoon Lee, Seokhie Hong (2013), “Distinguishing

attack on SDDO-based block cipher BMD-128”, In Proceedings of the 8th

International Conference on Ubiquitous Information Technologies and Applications (CUTE 2013), Springer Lecture Notesin Electrical Engineering, 595-602

[7] Ross Anderson, Eli Biham, Lars Knudsen, “Serpent: A Proposal for the Advanced

Encryption Standard,", http://cryptosoft.net/docs/Serpent.pdf

[8] “NESSIE New European Schemes for Signatures, Integrity, and Encryption”,

https://www.cosic.esat.kuleuven.be/nessie/

[9] N Sklavos et al, “Encryption and data dependent permutations: implementation cost

and performance evaluation,” in Proceedings of the International Workshop,

Methods, Models, and Architectures for Network Security, LCNS 2776, pp 337-348, Springer-Verlag, 2003

[10] M Portz, “A generalized description of DES-based and benes-based permutation

generators,” Advances in cryptology, Lecture Notes in Computer Science, Vol 718

(Springer, 1992), pp 397-409

[11] O Y H Cheung, K H Tsoi, P H W Leong, and M P Leong, “Tradeoffs in

parallel and serial implementations of the international data encryption algorithm,”

in Proceedings of the 3rd International Workshop Cryptographic Hardware and Embedded Systems – CHES 2001, LNCS 2162, pp 333-347, Springer-Verlag, 2001

[12] A Schubert and A Anheier, “Efficient VLSI implementation of modern symmetric

block ciphers,” in: Proceedings of ICECS’99, Cyprus (1999)

ABSTRACT

NEW HIGH PERFORMANCE BLOCK CIPHERS FOR WIRELESS

COMMUNICATION DEVICES

In this paper, the problem of using the controlled substitution-permutation networks (CSPNs) based on controlled elements (CEs) for designing high performance block ciphers suitable to FPGA implementation is presented Based on

CE F 2/2 , a new family fast block cipher (TMN64 and TMN128) is proposed Security estimations of TMN ciphers with NEISSE criteria and differential cryptanalysis showed that proposed ciphers is high-level security The synthesis results for hardware implementation (FPGA) prove that TMN is very efficient new ciphers, especially for wireless devices

Keywords: Block cipher; Primitive; FPGA implementation; Wireless device

Nhận bài ngày 13 tháng 3 năm 2017 Hoàn thiện ngày 16 tháng 6 năm 2017 Chấp nhận đăng ngày 20 tháng 6 năm 2017 Địa chỉ: 1Học viện Công nghệ Bưu chính viễn thông;

2

Ban cơ yếu Chính phủ;

* Email: tuanpm.129@gmail.com