Bài giảng Thiết kế luận lý 1: Chương 3 - Nguyễn Quang Huy

Bài giảng Thiết kế luận lý 1 - Chương 3: Các mạch luận lý tổ hợp giúp người học hiểu được các biểu thức logic dạng chuẩn SoP, PoS là gì, đơn giản biểu thức dạng chuẩn SoP, mạch tạo parity và mạch kiểm tra parity,... Mời các bạn cùng tham khảo nội dung chi tiết.

Trang 1

Khoa KH & KTMT

Bộ môn Kỹ Thuật Máy Tính

Trang 2

Tài li ệ u tham kh ả o

• “Digital Systems, Principles and Applications”,

11 th Edition, Ronald J Tocci, Neal S Widmer, Gregory L Moss

2

20/03/2014

CuuDuongThanCong.com https://fb.com/tailieudientucntt

Trang 3

Các mạch luận lý

tổ hợp

Trang 4

M ụ c tiêu

• Bi ể u th ứ c logic d ạ ng chu ẩ n SoP, PoS

• Đơ n gi ả n bi ể u th ứ c d ạ ng chu ẩ n SoP

• S ử d ụ ng đạ i s ố Boolean và bìa Karnaugh để đơ n

Trang 5

M ạ ch t ổ h ợ p

• M ứ c logic ngõ xu ấ t ph ụ thu ộ c vi ệ c t ổ h ợ p các m ứ c logic c ủ a ngõ nh ậ p hi ệ n t ạ i.

• M ạ ch t ổ h ợ p không có b ộ nh ớ nên giá tr ị ngõ xu ấ t

ph ụ thu ộ c vào giá tr ị ngõ nh ậ p hi ệ n t ạ i.

A B

C

Y

1 2

3

1 2

3

1 2

3 1

2

Trang 6

Các d ạ ng chu ẩ n (Standard form)

• T ổ ng c ủ a các tích (Sum of products - SoP)

– M ỗ i bi ể u th ứ c d ạ ng SoP bao g ồ m các bi ể u th ứ c AND

đượ c OR l ạ i v ớ i nhau.

– Ví d ụ : ABC + A’BC’

AB + A’BC’ + C’D’ + D

• Tích c ủ a các t ổ ng (Product of Sums - PoS)

– M ỗ i bi ể u th ứ c d ạ ng PoS bao g ồ m các bi ể u th ứ c OR đượ c AND l ạ i v ớ i nhau.

Trang 7

Đơ n gi ả n m ạ ch t ổ h ợ p

• Bi ế n đổ i các bi ể u th ứ c logic thành d ạ ng đơ n gi ả n

h ơ n để khi xây d ự ng m ạ ch ta c ầ n ít c ổ ng logic và các k ế t n ố i h ơ n.

Trang 10

• Đơ n gi ả n bi ể u th ứ c sau

– Z1 = – Z2 = – Z3 = – Z4 =

) (

.

B A C

B

A + +

C B A D

B A C

A ( ) + +

D D

B A

B

A )( ).

Trang 11

X 1 0 0 1

Trang 12

Thi ế t k ế m ạ ch t ổ h ợ p

20/03/2014

Trang 14

Ví d ụ 1

• Thi ế t k ế m ạ ch logic v ớ i 3 ngõ nh ậ p A, B, C tho ả mãn

đ i ề u ki ệ n sau: ngõ xu ấ t = 1 khi và ch ỉ khi s ố ngõ

nh ậ p ở m ứ c 1 nhi ề u h ơ n s ố ngõ nh ậ p ở m ứ c 0

20/03/2014

Trang 15

AB C

B A BC

AB AC

Trang 16

Ví d ụ 2

• Thi ế t k ế m ạ ch logic sau: Output = 1 khi đ i ệ n th ế

( đượ c bi ể u di ễ n b ở i 4 bit nh ị phân ABCD) l ớ n h ơ n

b ằ ng 6V.

20/03/2014

Trang 17

Bìa Karnaugh (K-map)

• Bìa Karnaugh bi ể u di ễ n quan h ệ gi ữ a ngõ nh ậ p và ngõ xu ấ t c ủ a m ạ ch.

• Theo chi ề u d ọ c ho ặ c chi ề u ngang, các ô c ạ nh nhau

Trang 18

Trang 19

Trang 20

Trang 21

Trang 22

Trang 23

Trang 24

Trang 25

Quy t ắ c rút g ọ n bìa Karnaugh

• Khoanh vòng (looping) là quá trình k ế t h ợ p các ô k ề

nhau l ạ i v ớ i nhau Thông th ườ ng ta khoanh các ô

ch ứ a giá tr ị 1.

• Ngõ xu ấ t có th ể đượ c đơ n gi ả n hóa b ằ ng cách khoanh vòng.

Trang 34

Quá trình đơ n gi ả n hóa

• Xây d ự ng b ả ng K-map và đặ t 1 ho ặ c 0 trong các ô t ươ ng ứ ng

• Khoanh vòng các ô 8 giá tr ị 1 (n ế u có) ngay c ả n ế u nó ch ứ a 1

ho ặ c nhi ề u ô đ ã đượ c khoanh vòng.

• Khoanh vòng các ô 4 giá tr ị 1 (n ế u có) ch ứ a m ộ t ho ặ c nhi ề u ô

Trang 38

Ví d ụ

D C A C

B A D

C A C

B A

Trang 39

• Đ i ề u ki ệ n “don’t-care” là đ i ề u ki ệ n v ớ i m ộ t t ậ p các ngõ nh ậ p nào đ ó, m ứ c lu ậ n lý ngõ xu ấ t không đượ c mô t ả

• Giá tr ị “Don’t-care” nên đượ c gán b ằ ng 1 ho ặ c 0 sao cho vi ệ c khoanh vòng K-map t ạ o ra bi ể u th ứ c đơ n gi ả n nh ấ t.

Trang 40

PP b ả ng Karnaugh - Tóm t ắ t

• So sánh v ớ i ph ươ ng pháp đạ i s ố , ph ươ ng pháp dùng K-map có tính h ệ th ố ng h ơ n, ít b ướ c h ơ n và luôn t ạ o ra đượ c bi ể u th ứ c t ố i gi ả n nh ấ t.

Trang 43

M ạ ch t ạ o bit Parity

D 3 D 2 D 1 D 0 = 1010 P E = 0

D 3 D 2 D 1 D 0 = 1110 P E = 1

Trang 44

M ạ ch ki ể m tra bit Parity

20/03/2014

Trang 45

M ạ ch enable

Trang 46

M ạ ch disable

20/03/2014

Định dạng
Số trang	47
Dung lượng	3,11 MB