Bài giảng Kỹ thuật số (Digital Engineering) (Chương 3: Các mạch tổ hợp) - Cao Thị Thu Hương

Nội dung các bài giảng gồm: phân tích và thiết kế các mạch tổ hợp; bộ so sánh; mạch số học; bộ hợp kênh và phân kênh; mạch chuyển mã; mạch tạo và kiểm tra chẵn lẻ; mạch tạo mã và giải mã Hamming; sử dụng công cụ mô phỏng để thiết kế mạch. Để nắm chi tiết nội dung mời các bạn cùng tham khảo bài giảng.

C T H

CÁC CỔNG LOGIC

CÁC MẠCH TỔ HỢP CÁC MẠCH DÃY

C T H

3.2 Bộ so sánh 3.3 Mạch số học 3.4 Bộ hợp kênh và phân kênh 3.5 Mạch chuyển mã

3.6 Mạch tạo và kiểm tra chẵn lẻ 3.7 Mạch tạo mã và giải mã Hamming 3.8 Sử dụng công cụ mô phỏng để thiết kế mạch

❖ Hệ logic được chia thành 2 lớp hệ:

▪ Hệ tổ hợp:

• Tín hiệu ra chỉ phụ thuộc tín hiệu vào ở hiện tại → Hệ không nhớ

• Hệ tổ hợp chỉ cần thực hiện bằng những phần tử logic cơ bản

▪ Hệ dãy:

• Tín hiệu ra không chỉ phụ thuộc tín hiệu vào ở hiện tại mà còn phụthuộc quá khứ của tín hiệu vào → Hệ có nhớ

• Mạch thực hiện của hệ dãy bắt buộc phải có các phần tử nhớ Ngoài

ra còn có thể có thêm các phần tử logic cơ bản

phần tử logic cơ bản theo nguyên tắc:

▪ Đầu ra của một phần tử logic có thể nối vào một hoặc nhiều đầu vàocủa các phần tử logic cơ bản khác

▪ Không được nối trực tiếp 2 đầu ra của 2 phần tử logic cơ bản lại vớinhau

3.1 Phân tích và thiết kế các mạch tổ hợp 3.2 Bộ so sánh

3.3 Mạch số học 3.4 Bộ hợp kênh và phân kênh 3.5 Mạch chuyển mã

3.6 Mạch tạo và kiểm tra chẵn lẻ 3.7 Mạch tạo mã và giải mã Hamming 3.8 Sử dụng công cụ mô phỏng để thiết kế mạch

3.2 Bộ so sánh 3.3 Mạch số học 3.4 Bộ hợp kênh và phân kênh 3.5 Mạch chuyển mã

3.6 Mạch tạo và kiểm tra chẵn lẻ 3.7 Mạch tạo mã và giải mã Hamming 3.8 Sử dụng công cụ mô phỏng để thiết kế mạch

❖ 3.1.1 Phân tích mạch tổ hợp

❖ 3.1.2 Thiết kế mạch tổ hợp

đó Trên cơ sở đó, có thể rút gọn, chuyển đổi dạng thực hiện của mạch điện để có được lời giải tối ưu theo một nghĩa nào đấy.

❖ Mạch tổ hợp có thể bao gồm hai hay nhiều tầng, mức độ phức tạp của của mạch cũng rất khác nhau.

▪ Nếu mạch đơn giản thì tiến hành lập bảng trạng thái, viết biểu thức,rút gọn, tối ưu (nếu cần) và cuối cùng vẽ lại mạch điện

▪ Nếu mạch phức tạp thì tiến hành phân đoạn mạch để viết biểu thức,sau đó rút gọn, tối ưu (nếu cần) và cuối cùng vẽ lại mạch điện

❖ Ví dụ: Phân tích mạch logic sau và tối ưu mạch

F

A B C

A B C

A B C

A B C

→ Sơ đồ mạch:

A B C

A B C

A B C

❖ Thực hiện tối ưu về dạng toàn NAND:

→ Từ đó vẽ được mạch sau:

F

A B A C C B

NAND (NAND 2 lối vào và NAND 3 lối vào)

→ phải tối ưu về dạng NAND 2 lối vào:

❖ Tính đa chức năng của cổng NOR:

▪ a) Viết lại biểu thức F theo cấu trúc toàn NAND.

▪ b) Viết lại biểu thức F theo cấu trúc toàn NOR.

▪ c) Vẽ mạch logic hàm F theo cấu trúc toàn NAND và toàn NOR.

❖ Ví dụ 3: Viết biểu thức hàm ra F của mạch điện sau và lập bảng trạng thái tương ứng:

▪ Viết biểu thức hàm F.

▪ Lập bảng trạng thái.

▪ Tối ưu mạch về dạng toàn NAND.

❖ Phương pháp thiết kế logic các mạch tổ hợp là các bước cơ bản tìm ra sơ

đồ mạch điện logic từ các yêu cầu nhiệm vụ đã cho

Bảng Karnaugh Tối thiểu hóa

Biểu thức logic

Vấn đề

logic thực trạng thái Bảng

Biểu thức logic Sơ đồ logic

Tối thiểu hóa

Rút gọn hàm logic

❖ 5 bước chính của quá trình thiết kế:

▪ Bước 1: Phân tích yêu cầu

• xác định đầu vào, đầu ra và mối quan hệ logic giữa hàm và biến

▪ Bước 2: Bảng trạng thái:

• Từ các yêu cầu cụ thể liệt kê thành bảng biểu diễn quan hệ tươngứng giữa trạng thái tín hiệu đầu vào và trạng thái hàm số đầu ra →đây là bảng chức năng

• Thay các giá trị logic cho trạng thái (dùng các ký hiệu 0 và 1 thaycho các trạng thái tương ứng) của đầu vào và đầu ra → Kết quả cóbảng trạng thái

–Từ một bảng chức năng có thể được các bảng trạng thái khácnhau, nếu thay giá trị logic khác nhau

❖ 5 bước chính của quá trình thiết kế:

▪ Bước 3: Biểu thức logic:

• Với các tổ hợp trạng thái tín hiệu đầu vào không thể có hay bịcấm, → ở bảng bảng chức năng hoặc bảng trạng thái thì:

– Có thể không liệt kê – Có thể liệt kê, nhưng tại đầu ra, ở trạng thái tương ứng ghi dấu “X” hoặc dầu “-”

• Thường sử dụng các trạng thái đánh dấu “X” hoặc dầu “-” để tốithiểu hoá hàm logic

▪ Bước 4: Tối thiểu hàm logic:

• Thiết kế sơ đồ mạch logic trực tiếp từ hàm số có được từ bảngtrạng thái thường là rất phức tạp

• Khi đã thực hiện tối thiểu hoá hàm logic, nói chung việc thiết kếthuận lợi hơn, không những chỉ dùng số linh kiện ít hơn, mà cònnâng cao độ tin cậy của mạch logic

❖ 5 bước chính của quá trình thiết kế:

▪ Bước 5: Vẽ sơ đồ logic:

• Kết quả việc tối thiểu hoá là biểu thức logic OR – AND

• Phụ thuộc vào việc chọn lựa loại cổng logic cụ thể, cần biến đổibiểu thức logic đó thành dạng phù hợp

–Ví dụ: nếu chọn dùng cổng NAND phải có biểu thức dạng NANDhoặc dùng cổng NOR, NORAND phải có biểu thức tương ứng

▪ Trong 1 ngôi nhà hai tầng, người ta lắp hai chuyển mạch hai chiều tại hai tầng, sao cho ở tầng nào cũng có thể bật hoặc tắt đèn Hãy thiết kế một mạch logic mô phỏng hệ thống đó?

❖ VD:

▪ Nếu ký hiệu hai công tắc là hai biến A, B

▪ Khi ở tầng 1 bật đèn và lên tầng 2 thì tắt đèn đi và ngược lại Như vậyđèn chỉ có thể sáng ứng với hai tổ hợp chuyển mạch ở vị trí ngượcnhau Còn đèn tắt khi ở vị trí giống nhau

▪ Hệ thống chiếu sáng trong có sơ đồ như hình

▪ Bảng trạng thái mô tả hoạt động của hệ chiếu sáng

F

3.2 Bộ so sánh 3.3 Mạch số học 3.4 Bộ hợp kênh và phân kênh 3.5 Mạch chuyển mã

3.6 Mạch tạo và kiểm tra chẵn lẻ 3.7 Mạch tạo mã và giải mã Hamming 3.8 Sử dụng công cụ mô phỏng để thiết kế mạch

❖ 3.2.1 Mạch so sánh đơn giản

❖ 3.2.2 Mạch so sánh đầy đủ

▪ A = a3a2a1a0

▪ B = b3b2b1b0

A = B nếu:

(a3 = b3) và(a2 = b2) và(a1 = b1) và(a0 = b0)

E(S I )

❖ Phần tử so sánh

❖ So sánh đầy đủ: Mạch so sánh song song

3.2 Bộ so sánh 3.3 Mạch số học 3.4 Bộ hợp kênh và phân kênh 3.5 Mạch chuyển mã

3.6 Mạch tạo và kiểm tra chẵn lẻ 3.7 Mạch tạo mã và giải mã Hamming 3.8 Sử dụng công cụ mô phỏng để thiết kế mạch

❖ 3.3.1 Mạch cộng hai số nhị phân

❖ 3.3.2 Mạch trừ hai số nhị phân

❖ 3.3.3 Mạch nhân hai số nhị phân

S=a  b

C= ab

Mạch bán tổng (HA- Half Adder)

HA

a b

S C

(Tổng) (Số nhớ)

❖ Mạch cộng hai số nhiều bit

+

▪ Thao tác lặp lại là cộng 2 bit với nhau và cộng với số nhớ

▪ Mạch cộng đầy đủ (FA- Full Adder)

❖ Mạch cộng hai số nhiều bit:

▪ Mạch cộng đầy đủ (Full Adder)

▪ Mạch cộng đầy đủ (Full Adder)

❖ Mạch cộng hai số nhiều bit:

A = an-1an-2 a1a0 , B = bn-1bn-2 b1b0Mạch cộng song song

▪ Mạch cộng song song tính trước số nhớ i+1 i i i i i

❖ Mạch cộng hai số nhiều bit:

▪ Mạch cộng song song tính trước số nhớ

i i

i

b a B

b a

D

=



=+

a i

b i

D i

B i+1

❖ Mạch trừ đầy đủ: Phép trừ 2 số nhiều bit cho nhau Thao tác lặp lại làtrừ 2 bit cho nhau và trừ số vay

Mạch trừ đầy đủ

Bán hiệu

▪ Thực hiện như Mạch cộng song song.

▪ Trừ 2 số n bit cần n Mạch trừ đầy đủ.

• Trong Mạch cộng song song thay Mạch cộng đầy đủ bằng Mạchtrừ đầy đủ, đầu ra số nhớ trở thành đầu ra số vay

❖ Giả thiết nhân 2 số 4 bit A và B:

A x b 1

3.2 Bộ so sánh 3.3 Mạch số học 3.4 Bộ hợp kênh và phân kênh 3.5 Mạch chuyển mã

3.6 Mạch tạo và kiểm tra chẵn lẻ 3.7 Mạch tạo mã và giải mã Hamming 3.8 Sử dụng công cụ mô phỏng để thiết kế mạch

❖ 3.4.1 Mạch hợp kênh (Multiplexer -MUX)

❖ 3.4.2 Mạch phân kênh (Demultiplexer-DEMUX)

❖ 3.4.3 Một số ứng dụng

kênh), nó cũng được gọi là Mạch chọn dữ liệu (Data Selector).

❖ Chức năng logic cơ bản của mạch hợp kênh là dưới sự điều khiển của tín hiệu chọn (n đầu vào điều khiển) thực hiện chọn

ra kênh nào đó (trong số 2n kênh đầu vào) để nối thông tín hiệu đầu vào được chọn đến đầu ra.

❖ Có nhiều đầu vào tín hiệu và một đầu ra.

❖ Chức năng: chọn lấy một trong các tín hiệu đầu vào đưa tới đầu ra

▪ Sơ đồ logic mạch hợp kênh 4-1

❖ Trong thực tế người ta chế tạo các Mạch hợp kênh có 4, 8 hoặc 16 đầuvào dữ liệu.

❖ VD: trình bày sơ đồ logic của vi mạch 74LS153 Trong vi mạch gồm 2Mạch hợp kênh có 4 đường vào dữ liệu, kí hiệu là C0, C1, C2, C3 và mộtđường ra Y

▪ Cả hai Mạch hợp kênh đều có chung 2 đầu vào điều khiển A, B, mỗiMạch hợp kênh đều có đầu vào cho phép G riêng

▪ Mạch thuộc họ logic TTL, chân 16 là nguồn nuôi VCC: + 5V, chân 8 làđất (GND): 0V

đường ra dữ liệu.

❖ Mạch phân kênh làm chức năng chọn, truyền dữ liệu từ một đường vào

dữ liệu đến các đường ra riêng biệt

❖ Mạch phân kênh cũng có n đường vào điều khiển chọn đầu ra (2n đầura)

❖ Có một đầu vào tín hiệu và nhiều đầu ra.

❖ Chức năng:

▪ Dẫn tín hiệu từ 1 đầu vào đưa tới một trong các đầu ra.

▪ Đầu vào được nối với đầu ra nào là tuỳ theo tổ hợp giá trị của

các đầu vào điều khiển.

biểu thức hàm ra:

▪ Sơ đồ logic mạch phân kênh 1-4

0 1 0

❖ Chọn nguồn tin (định tuyến dữ liệu)

Nguồn tin 1 Nguồn tin 2

Y 3 Y 2 Y 1 Y 0

A = a 3 a 2 a 1 a 0 B = b 3 b 2 b 1 b 0

C 0

❖ Chuyển đổi luồng dữ liệu từ song song sang nối tiếp và ngược lại

C 1

C 0

0 1

0 1

t

t

t

Một luồng dữ liệu số song song có tính chất mọi bit của nó xuất hiện đồng thời, luôn

có ưu thế về tốc độ xử lý nhanh nhưng khi truyền trên khoảng cách xa sẽ tốn nhiều đường truyền nên thông thường nó được chuyển đổi thành dữ liệu kiểu nối tiếp (các bit xuất hiện tuần tự) trước khi đi đến đường truyền nhờ Mạch hợp kênh-MUX

A B

Y = f(A,B)

Các đầu vào chọn hàm

Các biến

3.1 Phân tích và thiết kế các mạch tổ hợp 3.2 Bộ so sánh

3.3 Mạch số học 3.4 Bộ hợp kênh và phân kênh 3.5 Mạch chuyển mã

3.6 Mạch tạo và kiểm tra chẵn lẻ 3.7 Mạch tạo mã và giải mã Hamming 3.8 Sử dụng công cụ mô phỏng để thiết kế mạch

❖ 3.5.2 Một số mã thông dụng

❖ 3.5.3 Một số Mạch chuyển mã thường dùng

❖ Mã hóa là gán các ký hiệu cho các đối tượng trong một tập hợp để thuận tiện cho việc thực hiện một yêu cầu cụ thể nào đó.

▪ Ví dụ: mã BCD gán số nhị phân 4 bit cho từng số mã của số thậpphân (từ 0 đến 9) để thuận tiện cho máy đọc một số có nhiều số mã;

mã Gray dùng tiện lợi trong việc tối giản các hàm logic

❖ Mạch chuyển từ mã này sang mã khác gọi là mạch chuyển

mã, cũng được xếp vào loại mạch mã hóa.

▪ Ví dụ: mạch chuyển số nhị phân 4 bit sang số Gray

▪ Dùng để chuyển các giá trị nhị phân của biến vào sang một mã nào đó.

❖ Nếu 2 hoặc nhiều phím đồng thời được ấn → Mã hóa ưu tiên

▪ Nếu có 2 hoặc nhiều phím đồng thời được ấn thì Mạch mã hóa chỉ

coi như có 1 phím được ấn, phím được ấn ứng với mã cao nhất

A = 1 nếu (N=8) hoặc (N=9)

B = 1 nếu (N=4) hoặc (N=5)

hoặc (N=6) hoặc (N=7)

C = 1 nếu (N=2) hoặc (N=3)

hoặc (N=6) hoặc (N=7)

D = 1 nếu (N=1) hoặc (N=3)

hoặc (N=5) hoặc (N=7)hoặc (N=9)

❖ Sơ đồ Mạch mã hóa

▪ dgdgdg

N=9 N=8

N=7 N=6 N=5 N=4 N=3 N=2 N=1

A B C D

❖ Giải mã là một quá trình phiên dịch hàm đã được gán bằng một từ mã.

❖ Mạch điện thực hiện giải mã gọi là Mạch giải mã Mạch giải mã biến đổi từ mã thành tín hiệu ở đầu ra.

❖ Có nhiều Mạch giải mã, nhưng chúng đều có nguyên tắc hoạt động và phương pháp thiết kế tương tự nhau.

các biến nhị phân ứng với 1 hay nhiều từ mã đã được lựa chọn từ trước.

❖ Giải mã cho 1 cấu hình (hay 1 từ mã) đã được xác định

Y=1 nếu N=(0111) 2 = (7) 10

❖ Giải mã cho tất cả các tổ hợp của Mạch mã:

❖ Ví dụ

▪ Mạch giải mã có 4 bit nhị phân ABCD ở đầu vào, 16 bit đầu ra

▪ Ứng với một tổ hợp 4 bit đầu vào, 1 trong 16 đầu ra bằng 1 (0), 15đầu ra còn lại bằng 0 (1)

Giải mã

A B C D

Y 0

Y 1

Y i

Y 15 :

:

❖ Các dạng mã nhị phân khác

❖ Khái niệm: Trong thực tế để mã hóa số thập phân người ta sử dụng các số nhị phân 4 bit (a3a2a1a0) theo quy ước sau:

2 = 16 tổ hợp mã nhị phân phân biệt.

❖ Do việc chọn 10 tổ hợp trong 16 tổ hợp để mã hóa các ký hiệu thậpphân từ 0 đến 9 mà trong thực tế xuất hiện nhiều loại mã BCD khácnhau

❖ Mặc dù tồn tại nhiều loại mã BCD khác nhau, nhưng có thể chia làm hailoại chính: Mã BCD có trọng số và mã BCD không có trọng số

❖ Mã BCD

▪ Binary Coded Decimal-mã nhị thập phân

▪ Mã BCD dùng số nhị phân 4 bit có giá trị tương đương thay thế cho từng số hạng trong số thập phân.

▪ Ví dụ:

• Số 62510 có mã BCD là 0110 0010 0101

▪ Mã BCD dùng rất thuận lợi: mạch điện tử đọc các số BCD và hiển thị ra bằng đèn bảy đoạn (led hoặc LCD) hoàn toàn giống như con người đọc và viết ra số thập phân.

▪ Phân loại

• Mã BCD có trọng số

– Mã BCD tự nhiên – Mã BCD số học

• Mã BCD không có trọng số

• Mã BCD số học: là loại mã mà trong đó có tổng các trọng số luônluôn bằng 9 Ví dụ: BCD2421, BCD 5121, BCD8 4-2-1

▪ Mã BCD không có trọng số: là loại mã không cho phép phân tíchthành đa thức theo trọng số của nó Các mã BCD không có trӑng sốlà: Mã Gray, Mã Gray dư 3

▪ Đặc trưng của mã BCD số học là có tính chất đối xứng qua một đường trung gian Do vậy, để tìm từ mã BCD của một số thập phân nào đó ta lấy bù (đảo) từ mã BCD của số bù 9 tương ứng.

▪ Ví dụ xét mã BCD 2421 Đây là mã BCD số học (tổng các trọng

số bằng 9), trong đó số 3 (thập phân) có từ mã là 0011, số 6 (thập phân) là bù 9 của 3 Do vậy, có thể suy ra từ mã của 6 bằng cách lấy bù từ mã của 3, nghĩa là lấy bù 0011, ta sẽ có từ

mã của 6 là 1100.

❖ Mã BCD không có trọng số là loại mã không cho phép phân tích thành

đa thức theo trọng số của nó Các mã BCD không có trọng số là: MãGray, Mã Gray thừa 3

❖ Đặc trưng của mã Gray là bộ mã trong đó hai từ mã nhị phân đứng kếtiếp nhau bao giờ cũng chỉ khác nhau 1 bit

❖ Các mã BCD số học

▪ Mã Gray được suy ra từ mã BCD 8421 bằng cách: các bit 0,1 đứng sau bit 0 (ở mã BCD 8421) khi chuyển sang mã Gray được giữ nguyên, còn các bit 0,1 đứng sau bit 1 (ở mã BCD 8421) khi chuyển sang mã Gray thì đảo bít, nghĩa là từ bit 1 thành bit 0 và bit 0 thành bit 1

❖ Cấu tạo mã BCD với các trọng số khác nhau.

Số thập phân

❖ Mã Gray

❖ Mã Gray Dư 3

❖ Mã vòng

❖ Mã Johnson

❖ Mã dư 3 (XS3)

▪ Do trọng số nhị phân của mỗi vị trí biểu diễn thập phân là tự nhiên nên máy tính có thể thực hiện trực tiếp các phép tính cộng, trừ, nhân, chia theo mã NBCD Tuy nhiên nhược điểm chính của mã là tồn tại tổ hợp toàn Zero (0), gây khó khăn trong việc đồng Mạch khi truyền dẫn tín hiệu.

▪ Vì vậy, người ta sử dụng mã Dư-3 được hình thành từ mã nhị phân bằng cách cộng thêm 0011(2) vào mỗi tổ hợp mã Như vậy, mã không bao gồm tổ hợp toàn Zero.

▪ Mã Dư-3 chủ yếu được dùng để truyền dẫn tín hiệu mà không dùng cho việc tính toán trực tiếp.

▪ Mã Gray còn được gọi là mã cách 1, là loại mã mà các tổ hợp mã

kế tiếp nhau chỉ khác nhau duy nhất 1 bit Loại mã này không có tính trọng số Do đó, giá trị thập phân đã được mã hóa chỉ được giải mã thông qua bảng mã mà không thể tính theo tổng trọng

số như đối với mã BCD.

▪ Mã Gray có thể được tổ chức theo nhiều bit → có thể đếm theo

mã Gray.

▪ Được dùng để biểu diễn bảng Karnaugh.

▪ Cũng tương tự như mã BCD, ngoài mã Gray chính còn có mã Gray dư-3.

❖ Mã Gray dư 3.

▪ Được tạo thành từ mã Gray bằng cách lệch đi 3 hàng

▪ Mã Johnson sử dụng 5 bit nhị phân để biểu diễn 10 ký hiệu thập phân Mã này có số bit 1 tăng dần từ trái qua phải cho đến khi đầy, sau đó giảm dần bit 1.

❖ Mã vòng

▪ Mã vòng sử dụng 10 bit nhị phân để biểu diễn 10 ký hiệu thập phân với các trọng số 9876543210 Mỗi tổ hợp mã chỉ bao gồm một bit 1 chạy vòng từ phải qua trái.

❖ Mạch mã hóa nhị phân

❖ Mạch mã hóa thập phân

❖ Mạch giải mã nhị phân

❖ Mạch chuyển mã

tiện cho việc thực hiện một yêu cầu cụ thể nào đó.

▪ Ví dụ mã BCD gán số nhị phân 4 bit cho từng số mã của số thập phân (từ 0 đến 9)

để thuận tiện cho máy đọc một số có nhiều số mã; mã Gray dùng tiện lợi trong việc tối giản các hàm logic …

❖ Mạch chuyển từ mã này sang mã khác gọi là mạch chuyển mã, cũngđược xếp vào loại mạch mã hóa

▪ Ví dụ mạch chuyển số nhị phân 4 bit sang số Gray là một mạch chuyển mã.

❖ Mạch mã hóa 2 đường sang n đường

▪ Một số nhị phân n bit cho 2 n tổ hợp số khác nhau.

▪ →Có thể dùng số n bit để mã cho 2 n đầu vào khác nhau, khi có một ngã vào được chọn bằng cách đưa nó lên mức tác động, ở ngã ra sẽ chỉ báo số nhị phân tương ứng Đó là mạch mã hóa 2 n đường sang n đường.

❖ Mạch tạo mã BCD cho số thập phân

▪ Mạch gồm 10 ngã vào tượng trưng cho 10 số thập phân và 4 ngã ra là 4 bit của số BCD Khi một ngã vào (tượng trưng cho một số thập phân) được tác động bằng cách đưa lên mức cao các ngã ra sẽ cho số BCD tương ứng

❖ Mạch chuyển mã