Thực tập chuyên đề kỹ thuật điều chế xung số

Hình 1.3- Truyền tín hiệu dữ liệu trên kênh truyền băng thông giới hạn Các kỹ thuật điều chế khác nhau được sử dụng để thực hiện việc phối hợp phổ spectrum matching, với tín hiệu số phổ

Bài thực tập số 2

Điều chế số (Digital Modulations)

Điều chế số (Digital Modulations)

Bài 2.1 - Điều chế số

Nội dung:

- Giới thiệu điều chế số ASK, FSK, PSK, QAM

- Miêu tả tại sao sử dụng điều chế số và sử dụng cho mục đích gì

- Miêu tả sự khác biệt của tốc độ bit và tốc độ BAUD

- ASK (Amplitude Shift Keying): tín hiệu dữ liệu sẽ điều chế biên độ của sóng mang

- FSK (Frequency Shift Keying): tín hiệu dữ liệu sẽ điều chế tần số của sóng mang

- PSK (Phase Shift Keying): tín hiệu dữ liệu sẽ điều chế pha của sóng mang PSK có một số loại khác nhau:

+ pha hay cơ số 2 (2-PSK hoặc BPSK-binary)

+ pha hay vuông pha (4-PSK hoặc QPSK-quadrature) + 8 hoặc 16 pha (8-PSK, 16-PSK)

+ Tuyệt đối hoặc vi sai

- QAM (Quadrature Amplitude Modulation): tín hiệu dữ liệu

sẽ điều chế cả pha và biên độ của sóng mang

H×nh 1.2- TÝn hiÖu sè NRZ

Kªnh truyÒn b¨ng th«ng giíi h¹n

Gi¶ sö, xÐt sù truyÒn d÷ liÖu qua ®−êng ®iÖn tho¹i Phæ d÷ liÖu b¾t ®Çu tõ tÇn sè 0 (thµnh phÇn DC) vµ kho¶ng 3400 Hz ViÖc truyÒn dÉn nµy kh«ng thùc hiÖn ®−îc v× sù giíi h¹n cña b¨ng

thông kênh dẫn điện thoại (khoảng từ 300 đến 3400 Hz của dải

âm thanh)

Các tín hiệu điện tương ứng chuỗi dữ liệu 1/0 tồn tại dưới dạng xung vuông có tần số bằng một nửa của tốc độ truyền dữ liệu Giả sử, bạn muốn truyền dữ liệu 1/0 tại tốc độ 9600 bit/s (hình 1.3), bạn phải có xung vuông tần số 4800 Hz Theo phân tích Fourier, xung vuông được hợp thành bởi tổng các sóng sin: tần số cơ bản và các họa ba bậc 3, 5 các họa ba bậc lẻ Nếu tín hiệu dữ liệu tại 9600 bit/s được đưa trực tiếp vào đường điện thoại công cộng, sẽ không có tín hiệu đầu ra vì các thành phần phổ sẽ bị loại trừ bởi hiệu ứng lọc của cùng đường truyền Kết nối sẽ không thực hiện được nếu thông tin không được thiết lập trong dải âm thanh

Hình 1.3- Truyền tín hiệu dữ liệu trên kênh truyền băng thông giới hạn

Các kỹ thuật điều chế khác nhau được sử dụng để thực hiện việc phối hợp phổ (spectrum matching), với tín hiệu số phổ rất lớn

sẽ được biến đổi sáng tín hiệu tương tự có phổ giới hạn hơn

Khi truyền dữ liệu trên đường điện thoại công cộng, thiết bị

để thực hiện nhiệm vụ này chính là Modem điện thoại, để dịch phổ tần số tín hiệu dữ liệu vào băng thông của điện thoại Các phương pháp điều chế đó là:

- ASK: những ứng dụng có tốc độ dữ liệu tần số thấp

- FSK: lên tới 1200 b/s

- PSK: lên tới 4800 b/s

- QAM: lên tới 9600 b/s trong mode thông thường, và tới

33600 b/s với mã hóa TCM (Trellis Coded Modulation)

1.3 BIT/GIÂY và BAUD

Trong trường hợp đơn giản nhất của điều chế số, mỗi bit nhị phân tương ứng với một trạng thái điều chế (modulation state)

Hình 1.4 chỉ ra ví dụ điều chế 2 pha 2-PSK, mỗi bit 0 tương ứng với tín hiệu tại một pha nào đấy, bit 1 tương ứng với tín hiệu khác

ở pha đối ngược

Hình 1.4- Mỗi bit tương ứng với một đơn vị tín hiệu (Baud = Bit/s)

Khi dòng dữ liệu tăng, để giữ phổ của tín hiệu đã điều chế (modulated signal) nằm trong băng tần của điện thoại, bạn phải giảm tần số của tín hiệu dùng để điều chế (modulating signal), có nghĩa là giảm tốc độ mà tín hiệu dữ liệu điều chế sóng mang Một trong các kỹ thuật được sử dụng là chia dòng dữ liệu thành các nhóm nhiều bit (2, 3, 4 ) trước khi điều chế, và không thực hiện việc điều chế đối với đơn bit mà với cả nhóm bit (kỹ thuật này gọi là điều chế đa mức - Multi-level Modulation) Mỗi trạng thái điều chế sẽ đại diện cho một nhóm bit Hình 1.5 đưa ra

ví dụ về điều chế 4-PSK, trong đó 4 biểu tượng tương tự (4 trạng thái điều chế tương ứng pha 00, 900, 1800, 2700) tương ứng các nhóm bit 00, 01, 11, 10

Hình 1.5- Truyền 2 bit / 1 trạng thái (Baud ≠ Bit/s)

Như vậy, thật dễ hiểu là trong trường hợp này, tần số của tín hiệu dùng để điều chế (modulating signal) thấp hơn, làm giảm phổ tần số của tín hiệu sau khi điều chế (modulated signal) Hai khái niệm khác nhau là: tốc độ thông tin số (dữ liệu) và tốc độ thông tin tương tự (các trạng thái tín hiệu điện sau khi qua điều chế) Những tốc độ này được biểu diễn với các thuật ngữ:

- Bit/s: tốc độ truyền của thông tin nhị phân, là số bit nhị phân truyền trong một đơn vị thời gian (1 giây)

- BAUD: tốc độ điều chế, được định nghĩa là số các trạng thái của tín hiệu sau khi điều chế gửi đi trong một đơn vị thời gian Tốc độ BAUD sẽ bằng tốc độ dòng dữ liệu Fb được chia bởi n bit của một nhóm (Fb/n) Nếu n = 1 thì BAUD = bit/s

Q1 Điều chế nào được sử dụng để truyền dữ liệu số thông qua sóng mang tương tự?

a FSK; PSK; ASK; TCM (Trellis Coded Modulation); QAM

b FSK; PSK; ASK; TCM; QAM; PCM (Pulse Code Modulation); PAM (Pulse Amplitude Modulation)

c ASK; FSK; PSK; TCM; QAM

d FSK; PSK; ASK; TCM; QAM

e FSK; PSK; ASK; TCM; QAM

Q2 Mục đích chính của điều chế số là gì?

a Để tương thích phổ tín hiệu số (phổ dữ liệu) với khối khuếch đại phát; để dịch phổ tín hiệu số vào trong băng thông của kênh truyền

b Để dịch phổ tín hiệu số vào trong băng thông của kênh truyền; để phù hợp phổ tín hiệu số vào kênh truyền

c Để khuếch đại tín hiệu số trước khi truyền; để dịch phổ tín hiệu số vào trong băng thông của kênh truyền

d Để tương thích biên độ tín hiệu số vào trong vùng nhạy của khối khuếch đại phát; để dịch phổ tín hiệu số vào trong băng thông của kênh truyền

e Để dịch phổ tín hiệu số vào trong băng thông của kênh truyền; loại trừ các sai số trong quá trình nhận

Q3 Độ rộng bit của tín hiệu dữ liệu số NRZ là 104às Tốc độ truyền sẽ là bao nhiêu?

2 bit, tốc độ Baud là 2400 Baud

b Nó cho biết tốc độ truyền dữ liệu (Baud rate); trong hệ n-PSK, đó cũng là tốc độ dữ liệu (bit/s); nó cho biết tốc

độ điều chế; nếu tốc độ truyền là 9600 bit/s và dữ liệu

đ−ợc chia thành nhóm 2 bit, tốc độ Baud là 2400 Baud

c Nó cho biết tốc độ symbol; nó cũng cho biết tốc độ điều chế; nếu tốc độ truyền là 9600 bit/s và dữ liệu đ−ợc chia thành nhóm 4 bit, tốc độ Baud là 2400 Baud

d Nó cho biết tốc độ symbol; trong hệ n-PSK, đó cũng là tốc

độ dữ liệu (bit/s); nếu tốc độ truyền là 9600 bit/s và dữ liệu đ−ợc chia thành nhóm 4 bit, tốc độ Baud là 2400 Baud

Q5 Dòng dữ liệu 4800 bit/s đ−ợc truyền đi với điều chế 8-PSK (8 trạng thái điều chế) Có bao nhiêu bit đ−ợc truyền trong mỗi symbol, và tốc độ symbol (Baud) là bao nhiêu?

Bài 2.2 - Bộ phát và bộ mã hóa

Nội dung:

- Miêu tả các nguồn dữ liệu có trong module

- Miêu tả quá trình mã hóa

- Miêu tả việc phân chia bit sang Dibít và Tribít

- Miêu tả mã hóa Manchester

1200 bit/s trong mode Dibít, 1800 bit/s trong mode TriBít Tốc độ bit đ−ợc thay đổi để giữ cùng tốc độ Baud (600 Baud)

Hình 2.1- Xung đồng hồ và chuỗi dữ liệu

Chuỗi dữ liệu 24 bit

Khối phát cung cấp chuỗi dữ liệu 24 bit NRZ (chốt 4) (dạng tín hiệu trên hình 2.1) Dữ liệu này được đồng bộ với đồng hồ (chốt 3) Các bit cũng có thể lập trình từng bit một nhờ các khóa từ 1-24 Chuỗi bắt đầu khi nhấn START, và thực hiện lặp đi lặp lại

Chuỗi 64 bit giả ngẫu nhiên (Pseudocasual)

Khối phát cung cấp chuỗi NRZ gọi là “giả ngẫu nhiên”, chứa

đựng 32 bit “0” và 32 bit “1” Dạng sóng của chuỗi 64 bit chỉ ra trên hình 2.1 Các bit được đồng bộ với đồng hồ truyền Chuỗi dữ liệu

được bắt đầu bằng nhấn START, và thực hiện lặp đi lặp lại

Dữ liệu ngoài

Có thể lựa chọn nguồn dữ liệu ngoài:

- Đồng bộ: dữ liệu vào chốt 2, dạng TTL, chúng phải được

đồng bộ hóa với đồng hồ Clock từ chốt 1

- Dị bộ: dữ liệu vào chốt 2, dạng TTL, hoặc qua đầu nối RS232 (dạng V24/RS232C)

- Dễ dàng cho việc giải điều chế, đặc biệt là PSK và QAM

- Phân tách dòng dữ liệu thành các nhóm nhiều bit (Dibít, Tribít ) trước khi thực hiện việc điều chế nhiều mức (PSK có ít nhất 4 pha, QAM)

- Đảm bảo việc khôi phục bit thời gian tại nơi nhận

- Đưa vào thuật toán nén dữ liệu và kiểm tra lỗi

- Khai thác băng thông kênh truyền một cách tốt nhất

Chúng ta sẽ xem xét một số trường hợp sau:

- Mã hóa 1 bit vi sai, thuận tiện cho giải điều chế tín hiệu PSK

- Chia nhỏ dòng dữ liệu thành nhóm 2 bit (Dibít), và 3 bit (Tribít), thực hiện 4-PSK và 8- mức-QAM, ở dạng tuyệt đối hay vi sai

- Mã hóa Manchester: là một trong các dạng mã hóa được sử dụng để đảm bảo việc hồi phục của tín hiệu clock nhận

Hình 2.2- Hệ thống truyền thông số chuẩn

2.1.3 Mã hóa 1 bit vi sai

Trong hệ thống PSK, việc giải điều chế được thực hiện bằng cách so sánh pha tức thời của tín hiệu PSK với một pha tham chiếu tuyệt đối đã khôi phục trong khối thu nhận Cách điều chế này

được gọi là PSK tuyệt đối (Absolutely PSK) Khó khăn lớn nhất trong hệ thống này nằm ở chỗ cần phải giữ pha đã khôi phục (pha tuyệt đối) hoàn toàn không thay đổi Vấn đề được giải quyết bằng việc sử dụng phương pháp điều chế PSK vi sai (Differential PSK), vì thông tin không nằm trong pha tuyệt đối của sóng mang đã

điều chế mà trong sự sai khác về pha giữa hai khoảng điều chế kế tiếp Trước khi vào bộ điều chế PSK, các bit dữ liệu được mã hóa như sau:

Bit lối vào = “1” → đầu ra đổi mức

Bit lối vào = “0” → giữ nguyên mức lối ra

Nói cách khác, bit “1” được mã hóa bằng sự biến đổi của dữ liệu lối ra Ví dụ được chỉ ra trên hình 2.3

Hình 2.3- Mã hóa 1 bit vi sai

2.1.4 Phân chia thành Dibít và Tribít

Dibít Trong các hệ thống 4-PSK, sóng mang sin có 4 giá trị pha, cách nhau 900 và xác định bằng tổ hợp các cặp bit nhị phân (Dibít) (hình 2.4)

- Tín hiệu dữ liệu I (Đồng pha, In-phase): các mức điện thế

tương ứng với giá trị của bit đầu tiên trong cặp bit, kéo dài trong khoảng thời gian của cả 2 bit

- Tín hiệu dữ liệu Q (Vuông góc, In-quadrature): các mức

điện thế tương ứng với giá trị của bit thứ hai trong cặp bit, kéo dài trong khoảng thời gian 2 bit

Hình 2.4- Dibít

Tribít Trong các hệ thống 8-QAM, sóng mang sin có 4 giá trị pha và 2 giá trị biên độ, tổ hợp nên các nhóm 3 bit (Tribít) (hình 2.5)

- Tín hiệu dữ liệu I: các mức điện thế tương ứng với giá trị bit

đầu tiên trong nhóm 3 bit, kéo dài trong thời khoảng 3 bit

- Tín hiệu dữ liệu Q: các mức điện thế tương ứng với giá trị bit thứ hai trong nhóm 3 bit, kéo dài trong thời khoảng 3 bit

- Tín hiệu dữ liệu C (Điều khiển - Control): các mức điện thế tương ứng với giá trị bit thứ ba trong nhóm 3 bit, kéo dài trong thời khoảng 3 bit

Hình 2.5- Tribít

Tín hiệu “I” và “Q” xác định pha của sóng mang, tín hiệu “C” xác định biên độ

Dibít vi sai

Trong các hệ thống 4-PSK, pha của sóng mang sin được thay

đổi 00, 900, 1800, 2700 như là hàm của các cặp bit dữ liệu (Dibít) Bộ

điều chế được sử dụng cho loại mã hóa này cũng gọi là 4-PSK tuyệt đối Trước khi đi vào điều chế, dữ liệu được mã hóa, sẽ phát

ra hai tín hiệu vi sai là ID và QD

Nếu dữ liệu truyền đi chứa những chuỗi dài “0” và “1” liên tiếp, sẽ rất khó khăn, gần như không thể khôi phục xung nhịp vì rằng các thành phần phổ khởi động PLL không có trong tín hiệu dữ liệu (hình 2.6a) Để khắc phục, dữ liệu NRZ phải được mã hóa trước khi truyền đi, mục đích là tạo ra sự thay đổi trong dạng sóng của tín hiệu (hình 2.6b)

Hình 2.6- a) Dữ liệu NRZ, b) Dữ liệu mã hóa của Khối phát / Khối thu

Một trong các mã được sử dụng cho mục đích này là mã Manchester Mã này sẽ chèn một sự chuyển mức vào chính giữa mỗi khoảng bit

Chuyển mức từ (H) → (L): đại diện cho bit “1”

Chuyển mức từ (L) → (H): đại diện cho bit “0” (hình 2.7)

Hình 2.7- Mã Manchester

2.1.6 Khôi phục nhịp (Clock Extraction) - Đồng bộ lại thời

gian (Retiming) - Giải mã (Decode)

Tách Clock

Tại nơi nhận, nhịp clock sử dụng để định lại thời gian (đồng

bộ thời gian) cho tín hiệu dữ liệu đã giải điều chế đ−ợc lấy từ mạch hồi phục nhịp (hình 2.8) Tùy theo loại điều chế và tốc độ truyền bit, phần Clock Recovery cung cấp ba tần số:

Retiming

Nhịp 600 Hz lấy từ mạch hồi phục nhịp được sử dụng để chỉnh lại thời gian cho các đơn vị tín hiệu nhận (“I”, “Q”, “C”, tùy theo loại điều chế) Trong module này, tốc độ được giữ cố định là

600 Baud Trong trường hợp truyền không đồng bộ, dữ liệu nhận không được đồng bộ mà chỉ được làm cho phù hợp bởi mạch điện ngưỡng (chốt 29, trong bài số 3 và 4)

Decoding

Giải mã dữ liệu, quá trình ngược với mã hóa nơi phát, được thực hiện trong phần Giải mã dữ liệu Dữ liệu sau khi giải mã qua chốt 9, với clock tương ứng ở chốt 10

2.2 Thực nghiệm

2.2.1 Các chuỗi dữ liệu

- Cấp nguồn cho module

- Thiết lập mạch điện: J1 = c, SW2 = Normal, SW3 = 24bit

- Đặt chuỗi dữ liệu tuần hoàn 11001000 (lặp lại trên cả 3 Dip Switch) và ấn START

- Nối dao động ký vào chốt 4 (chuỗi dữ liệu) và chốt 3 (xung

b Dữ liệu không đồng bộ với xung nhịp Clock; có 1 chu kỳ clock cho mỗi bit; không có sự tách rời giữa các bit kế tiếp nhau

c Dữ liệu được đồng bộ với Clock; có 1 chu kỳ clock cho mỗi bit; sườn xuống của clock ở giữa mỗi khoảng bit; không có sự tách rời giữa các bit kế tiếp nhau

d Dữ liệu được đồng bộ với Clock; có 1 chu kỳ clock cho mỗi bit; sườn lên của clock ở giữa mỗi khoảng bit; không

có sự tách rời giữa các bit kế tiếp nhau

Q2 Tốc độ dòng dữ liệu là bao nhiêu?

a 1.2kbit/s, tương ứng với khoảng bit là 1667às

b 9600bit/s, tương ứng với khoảng bit là 104às

c 19200bit/s, tương ứng với khoảng bit là 52às

d 60000bit/s, tương ứng với khoảng bit là 16às

e 64kbit/s, tương ứng với khoảng bit là 16às

f 600bit/s, tương ứng với khoảng bit là 1667às

2.2.2 Khối mã hóa Manchester

- Thiết lập mạch điện cho mode Manchester: J1 = d, SW2 = Normal, SW3 = 24bit

- Đặt chuỗi dữ liệu tuần hoàn 11000000 (lặp lại trên cả 3 Dip Switch) và ấn START

- Kiểm tra dạng sóng của xung nhịp clock (tại chốt 3), chuỗi dữ liệu (chốt 4), và tín hiệu mã hóa (chốt 6)

Q3 Từ những quan sát trên, chúng ta có thể chỉ ra rằng:

a Bit “0” được mã hóa với 1 chu kỳ xung nhịp trực tiếp, bit

“1” được mã hóa với một xung nhịp âm

b Bit “0” được mã hóa với 1 chu kỳ xung nhịp (trực tiếp hoặc âm), bit “1” được mã hóa bằng sự chuyển đổi cao thấp trong khoảng thời gian bit

c Bit “1” được mã hóa với 1 chu kỳ xung nhịp (trực tiếp hoặc âm), bit “0” được mã hóa bằng sự chuyển đổi cao thấp trong khoảng thời gian bit

d Bit “1” được mã hóa với 1 chu kỳ xung nhịp trực tiếp, bit

“0” được mã hóa với một xung nhịp âm

2.2.3 Khối mã hóa vi sai 1 bit

- Thiết lập mạch điện cho mode Bit and Difference: J1 = d, SW2 = Differential, SW3 = 24bit

- Đặt chuỗi dữ liệu tất cả “0” và ấn START Kiểm tra dạng sóng của xung nhịp clock (tại chốt 3), chuỗi dữ liệu (chốt 4), và tín hiệu mã hóa (chốt 6)

- Tiếp theo thay đổi chuỗi dữ liệu tất cả “1”, ấn xung START Kiểm tra dạng sóng của xung nhịp clock (tại chốt 3), chuỗi dữ liệu (chốt 4), và tín hiệu mã hóa (chốt 6)

Q4 Từ những quan sát trên, chúng ta có thể chỉ ra rằng:

a Bit “1” được mã hóa với 1 chu kỳ xung nhịp trực tiếp, bit

“0” được mã hóa với một xung nhịp âm

b Bit “0” được mã hóa với 1 chu kỳ xung nhịp, bit “1” được mã hóa bằng sự chuyển đổi cao thấp trong khoảng thời gian bit

c Bit “0” được mã hóa với 1 mức thấp, bit “1” được mã hóa bằng sự chuyển đổi cao thấp trong khoảng thời gian bit

d Bit “1” được mã hóa với 1 mức cao, bit “0” được mã hóa bằng sự chuyển đổi cao thấp trong khoảng thời gian bit

2.2.4 Khối mã hóa Dibít

- Thiết lập mạch điện cho mode Dibít and Normal: J1 = b, SW2 = Normal, SW3 = 24bit

- Đặt chuỗi dữ liệu tuần hoàn 10101010 (lặp lại trên cả 3 Dip Switch) và ấn START

- Kiểm tra dạng sóng của xung nhịp clock (tại chốt 3), chuỗi dữ liệu (chốt 4), tín hiệu “I” (chốt 6), tín hiệu “Q” (chốt 7) Tín hiệu

“I” luôn mức cao và tín hiệu “Q” luôn mức thấp

- Tiếp theo đặt chuỗi dữ liệu: 10010000.00000000.00000000, ấn xung START Kiểm tra dạng sóng của xung nhịp clock (tại chốt 3), chuỗi dữ liệu (chốt 4), tín hiệu “I” (chốt 6), tín hiệu “Q” (chốt 7) Tín hiệu “I” và “Q” bị trễ 3,5 xung nhịp so với tín hiệu dữ liệu

b Bit “0” được mã hóa với một xung nhịp (trực tiếp hoặc

âm), bit “1” được mã hóa bằng sự chuyển đổi cao thấp trong khoảng thời gian bit

c Tín hiệu “Q” có các mức điện thế tương ứng với giá trị của bit đầu tiên trong cặp bit, kéo dài trong khoảng thời gian 2 bit Tín hiệu “I” có các mức điện thế tương ứng với

gi¸ trÞ cña bit thø hai trong cÆp bit, kÐo dµi trong kho¶ng thêi gian 2 bit

d TÝn hiÖu “I” cã c¸c møc ®iÖn thÕ t−¬ng øng víi gi¸ trÞ cña bit ®Çu tiªn trong cÆp bit, kÐo dµi trong kho¶ng thêi gian

3 bit TÝn hiÖu “Q” cã c¸c møc ®iÖn thÕ t−¬ng øng víi gi¸ trÞ cña bit thø hai trong cÆp bit, kÐo dµi trong kho¶ng thêi gian 3 bit

2.2.5 Khèi m· hãa TribÝt

- ThiÕt lËp m¹ch ®iÖn cho mode TribÝt and Normal: J1 = a, SW2 = Normal, SW3 = 24bit

- §Æt chuçi d÷ liÖu tuÇn hoµn 101.101.101.101.101.101.101.101

b TÝn hiÖu “I” cã c¸c møc ®iÖn thÕ t−¬ng øng víi gi¸ trÞ cña bit ®Çu tiªn trong nhãm 3 bit, kÐo dµi trong kho¶ng thêi gian 2 bit TÝn hiÖu “Q” cã c¸c møc ®iÖn thÕ t−¬ng øng víi gi¸ trÞ cña bit thø hai trong nhãm 3 bit, kÐo dµi trong kho¶ng thêi gian 2 bit TÝn hiÖu “C” cã c¸c møc ®iÖn thÕ t−¬ng øng víi gi¸ trÞ cña bit thø ba trong nhãm 3 bit, kÐo dµi trong kho¶ng thêi gian 2 bit

c TÝn hiÖu “Q” cã c¸c møc ®iÖn thÕ t−¬ng øng víi gi¸ trÞ cña bit ®Çu tiªn trong cÆp bit, kÐo dµi trong kho¶ng thêi

gian 2 bit Tín hiệu “I” có các mức điện thế tương ứng với giá trị của bit thứ hai trong cặp bit, kéo dài trong khoảng thời gian 2 bit

d Tín hiệu “I” có các mức điện thế tương ứng với giá trị của bit đầu tiên trong nhóm 3 bit, kéo dài trong khoảng thời gian 3 bit Tín hiệu “C” có các mức điện thế tương ứng với giá trị của bit thứ hai, kéo dài trong khoảng thời gian

3 bit

e Tín hiệu “I” có các mức điện thế tương ứng với giá trị của bit đầu tiên trong nhóm 3 bit, kéo dài trong khoảng thời gian 3 bit Tín hiệu “Q” có các mức điện thế tương ứng với giá trị của bit thứ hai trong nhóm 3 bit, kéo dài trong khoảng thời gian 3 bit Tín hiệu “C” có các mức điện thế tương ứng với giá trị của bit thứ ba trong nhóm 3 bit, kéo dài trong khoảng thời gian 3 bit

Q7 Điều chế nào có dữ liệu có thể được chia thành Dibít

và Tribít?

a FSK

b 16-QAM (Tribít) and 2-PSK (Dibít)

c 8-QAM (Tribít) and 2-PSK (Dibít)

d ASK

e 8-QAM hoặc 8-PSK (Tribít); 4-PSK (Dibít)

f 8-QAM hoặc 8-PSK (Dibít); 4-PSK (Tribít)

Q8 Đâu là điều khác biệt giữa PSK vi sai và PSK tuyệt đối?

a Trong điều chế PSK tuyệt đối, thông tin được truyền đi với sự biến đổi pha của sóng mang được so sánh với một pha tham chiếu tuyệt đối Trong PSK vi sai, thông tin

được truyền đi có sự biến đổi pha được so sánh với pha

được truyền đi có sự biến đổi pha được so sánh với pha trước đó

Q9 Dạng sóng nào dưới đây là mã Manchester của dữ liệu 00110110?

a a)

b b)

c c)

d d)

Bài 2.3 - Điều chế ASK

Nội dung:

- Miêu tả điều chế và giải điều chế khóa dịch biên ASK

- Thực hiện kết nối ASK, có và không có mã hóa dữ liệu Manchester

- Kiểm tra ảnh hưởng của nhiễu trên kết nối

3.1.1 Khóa dịch biên ASK (Amplitude Shift Keying)

Trong phương pháp điều chế này, sóng mang hình sin có hai giá trị biên độ, xác định theo các giá trị của tín hiệu nhị phân Thường thì khối điều chế sẽ phát sóng mang khi bit dữ liệu là “1”, không phát khi bit dữ liệu bằng “0” (hình 3.1) Ngoài ra cũng có mã ASK gọi là “multi-level” khi biên độ của tín hiệu điều chế không chỉ có hai giá trị

Việc giải điều chế có thể theo cách coherent hoặc coherent Theo cách thứ nhất, mạch điện phức tạp hơn nhưng hiệu quả hơn trong việc chống nhiễu, thực hiện bằng cách qua khối giải

non-điều chế, nhân chính tín hiệu ASK với sóng mang khôi phục được Theo cách thứ hai, đường bao hình biên độ của tín hiệu ASK được phát hiện bởi diode Trong cả hai trường hợp, sau khối detector luôn có khối lọc thông thấp để loại bỏ đi các thành phần sóng mang dư thừa, và có thêm mạch điện ngưỡng để nắn tín hiệu dữ liệu thành dạng xung vuông (hình 3.2)

Các yếu tố đặc trưng của ASK là:

- Được sử dụng chủ yếu trong điện báo vô tuyến (radiotelegraphy)

- Mạch điện không phức tạp

- Bị ảnh hưởng nhiều bởi các nhiễu loạn (khả năng sai số rất lớn)

- Nếu gọi Fb là tốc độ truyền bit, thì bề rộng phổ nhỏ nhất Bwcủa tín hiệu điều chế phải lớn hơn Fb.

- Hiệu suất truyền, định nghĩa là tỉ số giữa Fb và Bw, nhỏ hơn 1

- Tốc độ Baud đ−ợc định nghĩa là tốc độ truyền của một nhóm bit, bằng với tốc độ truyền bit Fb

Hình 3.1- Điều chế ASK

Hình 3.2- Giải điều chế ASK

Hình 3.3- Khối điều chế ASK

Hình 3.4- Khối giải điều chế ASK

3.1.2 Khối điều chế ASK

Sơ đồ khối của bộ điều chế ASK đ−ợc chỉ ra trên hình 3.3 Sóng mang (1200 hoặc 1800Hz) đ−a đến đầu vào của bộ điều chế cân bằng 1 (balanced modulator 1); tín hiệu dữ liệu (ký hiệu là I)

đ−ợc nối vào mạch điện khác Mạch điều chế này thực hiện chức năng điều chế cân bằng, và nhân hai tín hiệu đ−a đến các đầu vào Khối điều chế cân bằng 1 đ−ợc đặt trong mode ASK khi đặt SW6 = ASK/FSK Tín hiệu đầu ra đ−ợc đ−a đến bộ cộng (adder), chỉ để dùng cho điều chế FSK/QPSK/QAM Khối suy giảm 6dB cắt tín hiệu còn một nửa, và cũng chỉ hoạt động trong mode QAM Ngoài

ra, để khối điều chế cân bằng 2 hoạt động trong mode ASK, J3 = d

3.1.3 Khối giải điều chế ASK

Bộ giải điều chế ASK gồm các phần đ−ợc miêu tả trên hình 3.4

- Khối phát hiện biên tín hiệu (ASK DEM)

Khối lọc, khối tách clock, khối tính toán lại thời gian cũng còn đ−ợc sử dụng cho các loại tín hiệu khác

3.2 Thực nghiệm

3.2.1 Dạng sóng của khối điều chế ASK

- Cấp nguồn cho module

- Thiết lập mạch điện cho ASK mode, với nguồn phát dữ liệu

24 bit và không có dữ liệu mã hóa (nối J1c-J3d-J4-J5-J6a, SW2 = Normal, SW3 = 24_bit, SW4 = 1200, SW6 = ASK, SW8 = BIT, ATT = min, NOISE = min, hình 3.6)

- Đặt chuỗi dữ liệu xen kẽ 00/11 và ấn START

- Quan sát dạng sóng lối vào (chốt 6) và tín hiệu điều chế ASK (chốt 16) Dạng sóng tương tự như trên hình 3.5

- Điều chỉnh pha của sóng mang (PHASE) để tín hiệu lối ra bằng không tại bắt đầu các khoảng bit

- Sử dụng sóng mang tần số 1800Hz (SW4 = 1800)

Q1 Bạn nhận thấy cái gì?

a Tín hiệu ASK tăng

b Tần số dữ liệu phát tăng

c Tần số tín hiệu ASK, khi tín hiệu dữ liệu ở mức thấp, tăng

d Tần số tín hiệu ASK, khi tín hiệu dữ liệu ở mức cao, tăng

Hình 3.5

3.2.2 Dạng sóng của khối giải điều chế ASK

- Giữ nguyên trạng thái thiết lập mạch điện như trên J3d-J4-J5-J6a, SW2 = Normal, SW3 = 24_bit, SW4 = 1200, SW6 = ASK, SW8 = BIT, ATT = min, NOISE = min, hình 3.6)

(J1c Đặt chuỗi dữ liệu xen kẽ 00/11 và ấn START

rõ ràng hơn khi tần số sóng mang là 1800Hz Sau khi quan sát tại tần số này xong, đưa trả về vị trí 1200Hz

Q2 Bạn phát hiện thấy tín hiệu loại gì tại chốt 23?

a Tín hiệu dữ liệu, tương tự với tín hiệu phát hiện tại chốt 6

b Tín hiệu ASK được chỉnh lưu cả hai nửa sóng

c Tín hiệu ASK được chỉnh lưu nửa chu kỳ dương

d Tín hiệu clock tách ra từ khối giải điều chế

- Tín hiệu cung cấp bởi khối giải điều chế ASK được lọc bởi khối lọc thông thấp để lọc đi các thành phần sóng mang ASK Đầu

ra khối lọc (chốt 24, hình 3.7), sẽ thu được tín hiệu dữ liệu có dạng của đường bao biên của sóng ASK

- Trong truyền dữ liệu không đồng bộ, có nghĩa là không có phần tái tạo clock và re-timing, khối lọc là đủ để nắn vuông lại tín hiệu Đầu ra của mạch tạo xung vuông (mạch phát hiện ngưỡng)

có thể quan sát tại chốt 29 Chú ý tính tương đương của tín hiệu lối vào tại chốt 6 và tín hiệu thu nhận được tại chốt 29

- Đưa vào suy giảm đường truyền (ATT), sẽ thấy tín hiệu thu nhận sẽ không bằng với tín hiệu phát nữa Nhiễu (noise) thêm vào cũng làm thay đổi tín hiệu thu nhận

Hình 3.7- Dạng sóng ASK

Q3 Tại sao ASK rất nhạy với những biến thiên của biên độ tín hiệu?

a Bởi vì thông tin kết hợp trong tần số sóng mang

b Bởi vì thông tin kết hợp trong pha sóng mang

c Bởi vì kênh truyền có băng thông giới hạn

d Bởi vì thông tin kết hợp trong biên độ sóng mang

- Đưa ATT và NOISE về mức thấp nhất

3.2.3 ASK với dữ liệu mã hóa Manchester

Trong trường hợp kết nối đồng bộ, bộ thu nhận cần có thông tin về xung nhịp clock, có nghĩa là xung vuông thu nhận được cần

có sự đồng bộ với dữ liệu thu nhận được Việc tách thông tin clock

ra khỏi tín hiệu thu nhận sẽ trở nên khó khăn hoặc gần như không thể nếu tín hiệu dữ liệu chứa các chuỗi dài “0” hoặc “1” Lúc này, các thành phần xen kẽ “0”, “1” sẽ là các thành phần thiếu mà sẽ rất cần cho mạch hồi phục (thường dựa trên kỹ thuật PLL)

- Giữ nguyên trạng thái thiết lập mạch điện như trên (J1c-J3d-J4-J5-J6a, SW2 = Normal, SW3 = 24_bit, SW4 = 1200, SW6

= ASK, SW8 = BIT, ATT = min, NOISE = min, hình 3.6)

- Đặt chuỗi dữ liệu xen kẽ 00/11 và ấn START

- Việc tái tạo lại xung đồng hồ và tính toán lại thời gian (retiming) là cần thiết trong truyền dữ liệu đồng bộ Xung đồng hồ tách ra từ tín hiệu sẽ có mặt tại chốt 32 (CK600) Cũng xung đồng hồ này được dùng để sắp xếp lại thời gian, cũng sẽ có mặt tại chốt 31

- Quan sát tại chốt 4 (dữ liệu phát), chốt 31 (dữ liệu nhận, sau khi re-timing), chốt 32 (CK600, xung đồng hồ nhận), và chú ý rằng:

+ Tín hiệu clock (chốt 32) đồng bộ với dữ liệu nhận (chốt 31) Đây là chu kỳ clock cho các bit Các xung đồng hồ này được tách ra một cách chính xác vì chuỗi dữ liệu “0”,

“1” được sắp xếp xen kẽ, đủ khả năng để thực hiện chức năng của mạch tái tạo xung đồng hồ (sẽ không được nếu

có một chuỗi dài các giá trị hoặc “0”, hoặc “1”)

+ Tín hiệu dữ liệu thu nhận được (chốt 31) bằng (mặc dù

có trễ) với tín hiệu phát (chốt 4)

- Bây giờ đặt chuỗi dữ liệu ít có sự xen kẽ, có nghĩa là tất cả các bit là “1”, chỉ có duy nhất một bit “0”, ấn START

- Nhận thấy rằng xung clock tái tạo lại không ổn định và tương ứng dữ liệu nhận tại chốt 31 cũng có khác với dữ liệu phát tại chốt 4 Đó là do mạch PLL làm sai chức năng của nó trong việc phát lại tín hiệu clock

- Vì vậy việc mã hóa Manchester dữ liệu phát sẽ đảm bảo là luôn có sự xen kẽ giữa các bit “0” và “1”, làm thuận tiện cho việc lấy xung clock từ PLL

- Đưa tín hiệu mã Manchester vào khối điều chế ASK (xóa trạng thái J1c, đặt J1d)

- Tín hiệu thu nhận và clock thu nhận sau khối giải mã Manchester sẽ có mặt tại chốt 9 và 10

- Giữ nguyên chuỗi dữ liệu trước, thấy rằng:

+ Clock được phát lại tốt

+ Dữ liệu thu nhận được bằng dữ liệu phát

- Đặt trạng thái thiết lập mạch điện cho mode ASK với dữ liệu giả ngẫu nhiên 64 bit và mã hóa dữ liệu Manchester (J1c-J3d-J4-J5-J6a, SW2 = Normal, SW3 = 64_bit, SW4 = 1200, SW6 = ASK, SW8 = BIT, SW9 = READ, ATT = min, NOISE = min)

- Việc đo lường chất lượng đường truyền dữ liệu được đánh giá bằng đại lượng lỉ lệ lỗi bit BER (Bit Error Rate), là tỉ số giữa các bit lỗi/tổng số các bit nhận được BER thường được biểu diễn dưới dạng mũ, ví dụ BER = 3.10-5, có nghĩa là sẽ có 5 bit lỗi trên mỗi lần

10000 bit nhận được

- Để thực hiện việc xác định BER, bạn làm các bước như sau: + Đặt SW9 = READ và reset counter bằng cách ấn RESET + Giữ việc đếm trong một khoảng thời gian là 60 giây Với mode Manchester, tốc độ truyền là 300 bit/s, vậy trong

60 giây sẽ có 300*60 = 18000 bit được truyền đi (và sẽ cũng có 18000 bit được nhận)

+ Sau khi kết thúc 60 giây, gạt SW9 = STOP, đọc số các bit lỗi + Tỉ số giữa số bit lỗi và số bit nhận được chính là BER

Q4 Những mô tả dưới đây dành cho điều chế ASK Câu nào đúng?

a Sóng mang dạng sin, phát đi với hai tần số khác biệt là hàm của các bit lối vào

Việc điều chế được thực hiện qua bộ điều chế cân bằng; sóng mang phải được tái tạo bên khối thu nếu khối giải

điều chế phát hiện biên (envelope detector demodulator)

điều chế kết hợp (coherent demodulator) được sử dụng

Điều chế này được thực hiện với các hệ thống truyền dữ liệu tốc độ thấp

c Sóng mang dạng sin, phát đi với hai tần số khác biệt là hàm của các bit lối vào

Khối điều chế có thể được thực hiện với khối VCO (voltage controlled oscillator)

Khối giải điều chế được thực hiện với vòng khóa pha PLL

Điều chế này không được dùng nhiều với các hệ thống truyền dữ liệu tốc độ thấp

d Sóng mang dạng sin, phát đi với hai tần số khác biệt là hàm của các bit lối vào

Việc điều chế được thực hiện qua bộ điều chế cân bằng; không nhất thiết phải tái tạo lại sóng mang trong khối thu

Điều chế này dùng nhiều với các hệ thống truyền dữ liệu tốc độ trung bình

e Sóng mang dạng sin, phát đi với hai tần số khác biệt là hàm của các bit lối vào

Việc điều chế được thực hiện qua bộ điều chế cân bằng; sóng mang phải được tái tạo lại tại khối thu;

Điều chế này dùng nhiều với các hệ thống truyền dữ liệu tốc độ trung bình

Q5 Những mô tả dưới đây dành cho điều chế ASK Câu nào sai?

a Sóng mang dạng xung vuông có 2 hoặc nhiều giá trị biên

độ Việc giải điều chế có thể theo phương pháp vi sai hoặc tuyệt đối; nó được sử dụng cho các hệ thống truyền dữ liệu tốc độ lớn hơn 9600 bit/s; ít bị ảnh hưởng của nhiễu

b Sóng mang dạng sin có hai hoặc nhiều giá trị biên độ; việc giải điều chế có thể theo phương pháp coherent hoặc non-coherent; dùng cho các hệ truyền tin tốc độ thấp

c Sóng mang dạng sin có hai hoặc nhiều giá trị tần số; việc giải điều chế có thể theo phương pháp coherent hoặc non-coherent; rất nhạy với nhiễu

d Việc giải điều chế có thể theo phương pháp coherent hoặc non-coherent; sóng mang dạng sin có hai hoặc nhiều giá trị biên độ; điều chế được thực hiện với khối

b Dễ dàng khôi phục lại nhịp clock

c Để khuếch đại tín hiệu số trước khi truyền; để dịch phổ tín hiệu số vào trong băng thông kênh truyền

d Trong các hệ thống truyền dị bộ; dễ dàng khôi phục lại nhịp clock

e Trong các hệ thống truyền đồng bộ; dễ dàng khôi phục lại nhịp clock

Bài 2.4 - Điều chế FSK

Nội dung:

- Miêu tả điều chế và giải điều chế khóa dịch tần FSK

- Thực hiện kết nối FSK, có và không có mã hóa dữ liệu Manchester

- Kiểm tra ảnh hưởng của nhiễu trên kết nối

4.1.1 Khóa dịch tần FSK (Frequency Shift Keying)

Trong phương pháp điều chế này, sóng mang hình sin có hai giá trị tần số, xác định theo các giá trị của tín hiệu nhị phân (hình 4.1) Khối điều chế có thể được thực hiện theo nhiều cách khác nhau; một trong số các cách được dùng nhất chúng ta sẽ đề cập

đến là:

- VCO (Voltage Controlled Oscillator)

- Hệ thống phát đi một trong hai tần số như là hàm của tín hiệu dữ liệu

- Bộ chia tần số điều khiển bởi tín hiệu dữ liệu

Hình 4.1- Điều chế FSK

Hình 4.2- Giải điều chế FSK với kỹ thuật PLL

Một trong các kỹ thuật giải điều chế là mạch vòng khóa pha PLL (hình 4.2) Tín hiệu FSK đi đến đầu vào của khối PLL có hai tần số Hiệu điện thế sai khác thu được từ khối so sánh pha (phase comparator) sẽ tạo ra được các giá trị nhị phân NRZ của chính tín hiệu FSK Tiếp theo khối giải điều chế PLL là khối lọc thông thấp, tác dụng để lọc bỏ các thành phần sóng mang Cuối cùng là mạch nắn xung vuông để thu được tín hiệu dữ liệu cuối cùng

Các đặc điểm chính của FSK:

- ứng dụng trong các kỹ thuật modem (ITU-T V21, ITU_T V23, BELL 103, BELL 113, BELL 202), trong các kỹ thuật phát thanh radio số, trong các hệ thống điện thoại tổ ong ETACS (truyền thông tin trên kênh điều khiển)

- Mạch điện không phức tạp lắm

- Sai số cao, nhưng không bằng ASK

- Fb là tốc độ truyền bit, độ rộng phổ thấp nhất Bw của tín hiệu điều chế lớn hơn Fb

- Hiệu suất truyền (transmission efficiency), xác định là tỉ số

Hai sóng mang sin tần số 1200 và 1800Hz được đưa một cách tách biệt vào hai bộ điều chế Dữ liệu vào một bộ điều chế ASK giữ nguyên dạng, vào bộ điều chế còn lại dưới dạng âm

Hình 4.3- Khối điều chế FSK

Theo phương pháp này, khối điều chế phát tín hiệu sin khi dữ liệu bằng “1”, bộ điều chế kia phát sin khi dữ liệu bằng “0” Tín hiệu FSK chính là kết quả cộng của hai tín hiệu này

Khối suy giảm 6dB chia nửa biên độ tín hiệu, nhưng chỉ chuẩn bị cho QAM

4.1.3 Khối giải điều chế FSK

Sơ đồ khối của bộ giải điều chế FSK được chỉ ra trên hình 4.4

Hình 4.4- Khối giải điều chế FSK

- Khối phát hiện FM cung cấp mạch PLL

4.2.1 Dạng sóng của khối điều chế FSK

- Cấp nguồn cho module

- Thiết lập mạch điện cho FSK mode, với nguồn phát dữ liệu

24 bit và không có dữ liệu mã hóa (nối J1c-J3a-J4-J5-J6b, SW2 = Normal, SW3 = 24_bit, SW4 = 1800, SW5 = 1200/00, SW6 = FSK, SW8 = BIT, ATT = min, NOISE = min, hình 4.6)

- Đặt chuỗi dữ liệu xen kẽ 00/11 và ấn START

- Quan sát dạng sóng lối vào (chốt 6) và tín hiệu điều chế ASK (chốt 16) Điều chỉnh pha của sóng mang (PHASE) của sóng mang 1200Hz để có được sự liên tục của tín hiệu FSK tại những

điểm chuyển giữa hai tần số (loại điều chế này gọi là khóa dịch tần tối thiểu) Dạng sóng tương tự như trên hình 4.5

- Chú ý rằng hai tần số khác nhau này, 1800Hz phát ra bit

“1”, 1200Hz phát bit “0”

Hình 4.5

Q1 Bạn quan sát thấy gì tại chốt 14?

a Tín hiệu tần số 1200Hz khi dữ liệu đầu vào là “1”

b Tín hiệu FSK tần số 1800Hz khi dữ liệu đầu vào là “0”

c TÝn hiÖu ASK tÇn sè 1800Hz khi d÷ liÖu ®Çu vµo lµ “0” TÝn hiÖu nµy ®−îc céng thªm tÝn hiÖu cung cÊp bëi khèi

Q2 Tín hiệu FSK thu được bằng cách nào?

a Từ Modulator 1 (1800Hz) và từ Attenuator 6dB (1200Hz)

b Từ Modulator 1 (chốt 14, 1800Hz) và từ Modulator 2 (chốt 15, 1200Hz) Hai tín hiệu, có mặt khi tín hiệu dữ liệu (chốt 6) là “1”, sau đó được cộng, kết quả có được tại chốt 16

c Từ Modulator 1 (chốt 14, 1800Hz) và từ Modulator 2 (chốt 15, 1200Hz) Tín hiệu thứ nhất xuất hiện khi tín hiệu dữ liệu (chốt 6) là “1”, tín hiệu thứ hai khi dữ liệu là

“0” Hai tín hiệu được cộng và kết quả tại chốt 16

d Từ Modulator 1 (chốt 14, 1800Hz) và từ Modulator 2 (chốt 15, 1200Hz) Tín hiệu thứ nhất xuất hiện khi tín hiệu dữ liệu (chốt 6) là “0”, tín hiệu thứ hai khi dữ liệu là

“1” Hai tín hiệu được cộng và kết quả tại chốt 16

4.2.2 Dạng sóng của khối giải điều chế FSK

- Thiết lập mạch điện như trạng thái trước (J1c-J3a-J4-J5-J6b, SW2 = Normal, SW3 = 24_bit, SW4 = 1800, SW5 = 1200/00, SW6 = FSK, SW8 = BIT, ATT = min, NOISE = min, hình 4.6)

- Đặt chuỗi dữ liệu xen kẽ 00/11 và ấn START

- Quan sát dạng sóng tại chốt 16 và 20, kiểm tra dạng sóng trước và sau kênh truyền

- Chú ý ảnh hưởng của kênh truyền đối với tín hiệu FSK Khi kênh truyền băng thông giới hạn (đặc tuyến tần số giả sử là lọc thông thấp), tín hiệu FSK bị suy giảm đi một chút bởi thành phần tần số cao (1800Hz)

Q3 Bạn thấy tín hiệu gì tại chốt 23?

a Tín hiệu FSK bị chỉnh lưu cả hai nửa sóng

b Tín hiệu clock thu được từ khối giải điều chế

c Sóng mang, tần số 1800Hz

d Tín hiệu thu được bởi khối giải điều chế PLL Nó có dạng tương tự tín hiệu tại chốt 6, nhưng có thêm hai thành phần tần số dư thừa 1200Hz và 1800Hz

- Tín hiệu cung cấp bởi khối giải điều chế FSK được lọc bởi khối lọc thông thấp để lọc đi các thành phần sóng mang FSK Đầu

ra khối lọc (chốt 24, hình 4.7)

- Trong truyền dữ liệu không đồng bộ, có nghĩa là không có phần tái tạo clock và re-timing, khối lọc là đủ để nắn vuông lại tín hiệu Đầu ra của mạch tạo xung vuông (mạch phát hiện ngưỡng)

có thể quan sát tại chốt 29 Chú ý tính tương đương của tín hiệu lối vào tại chốt 6 và tín hiệu thu nhận được tại chốt 29

- Đưa vào suy giảm đường truyền (ATT), sẽ thấy dữ liệu thu nhận được không bị ảnh hưởng bởi sự biến thiên biên độ của tín hiệu FSK Nhiễu (noise) thêm vào, bạn quan sát mọi sự thay đổi của dữ liệu thu nhận

b Bởi vì thông tin kết hợp trong pha sóng mang

c Bởi vì kênh truyền có băng thông giới hạn

d Bởi vì thông tin kết hợp trong biên độ sóng mang

- Đưa ATT và NOISE về mức thấp nhất

4.2.3 FSK với dữ liệu mã hóa Manchester

Trong trường hợp kết nối đồng bộ, bộ thu nhận cần có thông tin về xung nhịp clock, có nghĩa là xung vuông thu nhận được cần

có sự đồng bộ với dữ liệu thu nhận được Việc tách thông tin clock

ra khỏi tín hiệu thu nhận sẽ trở nên khó khăn hoặc gần như không thể nếu tín hiệu dữ liệu chứa các chuỗi dài “0” hoặc “1” Lúc này, các thành phần xen kẽ “0”, “1” sẽ là các thành phần thiếu mà sẽ rất cần cho mạch hồi phục (thường dựa trên kỹ thuật PLL)

- Giữ nguyên trạng thái thiết lập mạch điện như trên J4-J5-J6b, SW2 = Normal, SW3 = 24_bit, SW4 = 1800, SW5 = 1200/00, SW6 = FSK, SW8 = BIT, ATT = min, NOISE = min, hình 4.6)

(J1c-J3a Đặt chuỗi dữ liệu xen kẽ 00/11 và ấn START

- Việc tái tạo lại xung đồng hồ và tính toán lại thời gian (re-timing) là cần thiết trong truyền dữ liệu đồng bộ Xung đồng hồ tách ra từ tín hiệu sẽ có mặt tại chốt 32 (CK600) Cũng xung đồng hồ này được dùng để sắp xếp lại thời gian, cũng sẽ có mặt tại chốt 31

- Quan sát tại chốt 4 (dữ liệu phát), chốt 31 (dữ liệu nhận, sau khi re-timing), chốt 32 (CK600, xung đồng hồ nhận), và chú ý rằng:

+ Tín hiệu clock (chốt 32) đồng bộ với dữ liệu nhận (chốt 31) Đây là chu kỳ clock cho các bit Các xung đồng hồ này được tách ra một cách chính xác vì chuỗi dữ liệu “0”,

“1” được sắp xếp xen kẽ, đủ khả năng để thực hiện chức năng của mạch tái tạo xung đồng hồ (sẽ không được nếu

có một chuỗi dài các giá trị hoặc “0”, hoặc “1”)

+ Tín hiệu dữ liệu thu nhận được (chốt 31) bằng (mặc dù

có trễ) với tín hiệu phát (chốt 4)

- Bây giờ đặt chuỗi dữ liệu ít có sự xen kẽ, có nghĩa là tất cả các bit là “1”, chỉ có duy nhất một bit “0”, ấn START

- Nhận thấy rằng xung clock tái tạo lại không ổn định và tương ứng dữ liệu nhận tại chốt 31 cũng có khác với dữ liệu phát tại chốt 4 Đó là do mạch PLL làm sai chức năng của nó trong việc phát lại tín hiệu clock

- Vì vậy việc mã hóa Manchester dữ liệu phát sẽ đảm bảo là luôn có sự xen kẽ giữa các bit “0” và “1”, làm thuận tiện cho việc lấy xung clock từ PLL

- Đưa tín hiệu mã Manchester vào khối điều chế FSK (xóa trạng thái J1c, đặt J1d)

- Tín hiệu thu nhận và clock thu nhận sau khối giải mã Manchester sẽ có mặt tại chốt 9 và 10

- Giữ nguyên chuỗi dữ liệu trước, thấy rằng:

+ Clock được phát lại tốt

+ Dữ liệu thu nhận được bằng dữ liệu phát

4.2.4 ảnh hưởng của nhiễu Đo lường bit sai số

- Đặt trạng thái thiết lập mạch điện cho mode FSK với dữ liệu giả ngẫu nhiên 64 bit và mã hóa dữ liệu Manchester (J1d-J3a-J4-J5-J6b, SW2 = Normal, SW3 = 64_bit, SW4 = 1800, SW5 = 1200/00, SW6 = FSK, SW8 = BIT, SW9 = READ, ATT = min, NOISE = min)

- Việc đo lường chất lượng đường truyền dữ liệu được đánh giá bằng đại lượng lỉ lệ lỗi bit BER (Bit Error Rate), là tỉ số giữa các bit lỗi/tổng số các bit nhận được BER thường được biểu diễn dưới dạng mũ, ví dụ BER = 3.10-5, có nghĩa là sẽ có 5 bit lỗi trên mỗi lần

10000 bit nhận được

- Để thực hiện việc xác định BER, bạn làm các bước như sau: + Đặt SW9 = READ và reset counter bằng cách ấn RESET + Giữ việc đếm trong một khoảng thời gian là 60 giây Với mode Manchester, tốc độ truyền là 300 bit/s, vậy trong

60 giây sẽ có 300*60 = 18000 bit được truyền đi (và sẽ cũng có 18000 bit được nhận)

+ Sau khi kết thúc 60 giây, gạt SW9 = STOP, đọc số các bit lỗi + Tỉ số giữa số bit lỗi và số bit nhận được chính là BER

Q4 Những mô tả dưới đây dành cho điều chế FSK Câu nào đúng?

a Sóng mang dạng sin, phát đi với hai tần số khác biệt là hàm của các bit lối vào

Việc điều chế được thực hiện qua bộ điều chế cân bằng; sóng mang phải được tái tạo bên khối thu nếu khối giải

điều chế phát hiện biên (envelope detector demodulator)

điều chế phát hiện biên được sử dụng

Điều chế này được thực hiện với các hệ thống truyền dữ liệu tốc độ thấp

c Sóng mang dạng sin, phát đi với hai tần số khác biệt là hàm của các bit lối vào

Khối điều chế có thể được thực hiện với khối VCO (voltage controlled oscillator)

Khối giải điều chế được thực hiện với vòng khóa pha PLL

Điều chế này không được dùng nhiều với các hệ thống truyền dữ liệu tốc độ thấp

d Sóng mang dạng sin, phát đi với hai tần số khác biệt là hàm của các bit lối vào

Việc điều chế được thực hiện qua bộ điều chế cân bằng; không nhất thiết phải tái tạo lại sóng mang trong khối thu

Điều chế này dùng nhiều với các hệ thống truyền dữ liệu tốc độ trung bình

e Sóng mang dạng sin, phát đi với hai tần số khác biệt là hàm của các bit lối vào

Việc điều chế được thực hiện qua bộ điều chế cân bằng; sóng mang phải được tái tạo lại tại khối thu;

Điều chế này dùng nhiều với các hệ thống truyền dữ liệu tốc độ trung bình

Q5 Những modem truyền dữ liệu nào dưới đây sử dụng

điều chế FSK?

a ITU-T V21, ITU-T V34, BELL 103, BELL 113, BELL 209

b ITU-T V22bis, ITU-T V32, BELL 103, BELL 113, BELL 202

c ITU-T V21, ITU-T V23, BELL 103, BELL 113, BELL 202

d BELL V21, BELL V23, ITU-T 103, ITU-T 113, ITU-T 202

e ITU-T V22bis, ITU-T V22, ITU-T V32, ITU-T V33, ITU-T V34

Q6 Nh÷ng hÖ truyÒn th«ng nµo sö dông ®iÒu chÕ FSK?

a TruyÒn h×nh vÖ tinh

b HÖ thèng ®iÖn tho¹i tæ ong sè GSM

c Ph¸t thanh FM

d HÖ thèng ®iÖn tho¹i tæ ong ETACS (truyÒn tiÕng nãi)

e HÖ thèng ®iÖn tho¹i tæ ong ETACS (truyÒn d÷ liÖu trªn kªnh ®iÒu khiÓn)

Bài 2.5 - Điều chế PSK

Nội dung:

- Miêu tả điều chế và giải điều chế khóa dịch pha PSK

- Thực hiện kết nối PSK, tuyệt đối và vi sai

5.1.1 Khóa dịch pha PSK (Phase Shift Keying)

Trong phương pháp điều chế này, sóng mang hình sin có hai hoặc nhiều hơn giá trị pha, xác định trực tiếp theo tín hiệu dữ liệu nhị phân (điều chế 2-phase) hoặc tổ hợp một số bit nhất định (điều chế N-phase) Trong bài này, chúng ta tìm hiểu về điều chế PSK 2-pha, các loại khác sẽ trình bày trong các bài tiếp theo Trong điều chế PSK 2-pha, gọi là 2-PSK, hoặc Binary-PSK (BPSK), hoặc Phase Reversal Keying (PRK), sóng mang sin chứa hai giá trị pha (hình 5.1) Một kỹ thuật điều chế được sử dụng là điều chế cân bằng Đầu ra sóng sin của bộ điều chế là dạng trực tiếp hoặc đảo (dịch 1800) của sóng mang đầu vào, như là một hàm của tín hiệu dữ liệu

Hình 5.1- Điều chế PSK

Constellation diagram

Các trạng thái điều chế của khối điều chế PSK được diễn tả dưới dạng các điểm trên sơ đồ vectơ Mỗi điểm là một trạng thái, xác định bởi pha và biên độ Sơ đồ này được gọi là sơ đồ sao (constellation diagram)