Điều Khiển Logic

MỤC TIÊU HỌC PHẦN + Phân tích, tổng hợp, thiết kế các mạch điều khiển tuần tự trong thực tế nhƣ mạch cầu trục, băng tải, vv… + Đọc hiểu các bản vẽ điều khiển các thiết bị điện, các m

TRƯỜNG ĐẠI HỌC KT-KT HẢI DƯƠNG

KHOA ĐIỆN TỬ - TRUYỀN THÔNG

Học phần : Điều khiển logic

Giảng viên: Lê Tấn Dục

Giới thiệu môn học

5/12/2013

2

- Số ĐVHT: 3 (2:1)

- Đối tượng: SV ngành Điện tử truyền thông,

chuyên ngành Điện Công Nghiệp

- Tài liệu học tập: Bài giảng Điều khiển logic

- Tài liệu tham khảo:

1 Giáo trình Điều khiển lôgíc và ứng dụng Nhà

xuất bản khoa học và Kỹ thuật-PGS.TS Nguyễn Trọng Thuần;

2 Các loại cảm biến trong kỹ thuật và đo lường

MỤC TIÊU HỌC PHẦN

+ Phân tích, tổng hợp, thiết kế các mạch điều khiển tuần tự trong thực tế nhƣ mạch cầu trục, băng tải, vv…

+ Đọc hiểu các bản vẽ điều khiển các thiết bị

điện, các máy công cụ trong công nghiệp

Nội dung môn học

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

- Trong điều kiện KT-XH: thường gặp bài toán mà

dữ liệu vào chỉ có thể nằm ở 1 trong 2 trạng thái đối kháng nhau VD: Đúng – sai; Tốt - xấu; Đắt - rẻ

- Trong kỹ thuật (đặc biệt là kỹ thuật điện và điều khiển) các phần tử điều khiển luôn ở một trong hai trạng thái tác động hoặc không tác động, đóng hoặc cắt, … VD: Rơle, công tắc tơ, vv…

- Trong toán học, để lượng hóa hai trạng thái đối lập của một sự vật hiện tượng người ta dùng hai giá trị 0 và 1; ON – OFF; TRUE – FALSE; Cắt – Đóng

Đại số lôgíc = đại số Boole

mở

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

ABC

Q1Q2

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

+ Thiết bị logic là các thiết bị có hai trạng thái

và thực hiện nhiệm vụ biến đổi tín hiệu

VD: Rơle, Công tắc tơ có tiếp điểm và các loại rơle không tiếp điểm là các phần tử gián đoạn

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

đối với biến Logic

a Phép nhân logic (hội, và, giao)

+ Định nghĩa: thực hiện phép tính hội (gọi là phép nhân logic) giữa các biến A, B, C ở đầu vào Biến ra là: Q = A.B.C

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

b Phép cộng logic (tuyển, hợp, hoặc)

+ Định nghĩa: Thực hiện phép tính tuyển (còn gọi

là phép cộng lôgíc) giữa các biến vào A, B, C, … Biến ra Q = A + B+ C + …

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

c Phép nghịch đảo

d Phép Và đảo

B A

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

đối với biến Logic

1.2.3 Các tính chất của phép toán lôgíc

c Tính phân phối

(x1 + x2) x3 = x1 x3 + x3 x2

x1 x2 + x3 = (x1 +x3).(x2 + x3) (*) Chứng minh (*) bằng bảng sau

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

A 

B A B

A  

Ta chứng minh tính đúng đắn của biểu thức trên bằng cách thành lập bảng dưới đây

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

Ví dụ:

)).(

( 1 2 1 22

1 2

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

của phép toán lôgíc

e Một số biểu thức thường dùng trong đại số logic

B B

A A

A

A

A

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

*) Biểu thức cấu trúc (hàm cấu trúc)

Định nghĩa: Biểu thức cấu trúc là biểu thức cho biết cấu trúc bên trong của hệ đang xét

Ví dụ:

*) Sơ đồ cấu trúc

- Là một dạng biểu diễn của biểu thức cấu trúc Nhìn vào đó có thể thấy ngay sự nối tiếp hay song song của các biến lôgíc

Từ biểu thức cấu trúc  sơ đồ cấu trúc

Chú ý: Nhân là nối tiếp Cộng là song song

ab b

a ab

b a

f ( , )   

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

a ab

b a

f ( , )   

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

A B

 C

y = (A+B)(A+B+C)C

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

1.1 Lý thuyết

đại số boole

1.2 Các hàm cơ bản

Của đại số Logic

1.3 Một số khái niệm về lý thuyết ôtômát hữu hạn

1.3.1 Đặt vấn đề

Đối với người thiết kế, hệ thống điều khiển (HTĐK) được coi như hộp đen Trong điều khiển học, hộp đen được coi như là đối tượng nghiên cứu: Cần phải xác định cấu trúc của hộp đen khi

đã biết được các tín hiệu vào/ra

HTĐK

A B C

Q1

Q2

Thiết bị điều khiển làm việc theo nguyên tắc gián đoạn thì hộp đen với đầu vào/ra xác định sẽ được gọi là một Ôtômát hữu hạn

CHƯƠNG 1: CƠ SỞ TOÁN HỌC

*) Mạch kép (hay hệ dãy):

Mạch kép là một Ôtômát hữu hạn mà tín hiệu

ra không chỉ phụ thuộc vào tín hiệu vào mà còn phụ thuộc vào trạng thái trước của hệ thống đó

Số cột = n +1

Số hàng = 2n + 1

Đặc điểm của cách biểu diễn này:

- Rõ ràng, dễ nhìn, ít nhầm lẫn

- Dài dòng, cồng kềnh khi biến số lớn

Ví dụ 1: Một mạch đơn có 3 biến vào là a, b, c một

biến ra là Q Quan hệ giữa đầu vào và đầu ra như sau:

CHƯƠNG 2 TỔNG HỢP MẠCH ĐƠN

Mạch có 1 biến ra

và 4 biến vào, vậy bảng chân lý có 5 cột và 17 hàng như sau:

C B A D

C B A D

C B A

Ví dụ 3: Một đơn đặt hàng có yêu cầu sau: Một

quạt điện chỉ quay khi có đủ dầu bôi trơn và lồng bảo hiểm Hãy viết bảng chân lý?

Bài giải

Nhận xét: Có 3 biến vào: a, b, c và một biến ra: Q

Tín hiệu vào Tín hiệu ra

Từ yêu cầu công nghệ rút ra nhận xét Q = 1 khi tất

cả các tín hiệu vào a, b, c đều có tín hiệu là 1

2.1.1 Biểu diễn bằng

bảng chân lý

- Nếu 2 trong 3 loa cùng hoạt động thì đưa vào S4

- Nếu có 1 loa thì đưa vào S8

- Cả 3 loa cùng hoạt động thì không đưa vào

Hãy phân tích tín hiệu vào ra và lập bảng chân lý ?

2.1.1 Biểu diễn bằng

bảng chân lý

*) Cách viết hàm dạng Tuyển chuẩn toàn phần:

- Chỉ quan tâm đến tổ hợp biến mà hàm có giá trị bằng 1 Số lần hàm bằng 1 cũng chính là số tích của các tổ hợp biến (hay còn gọi là hội cơ bản)

- Trong mỗi hội cơ bản, các biến có giá trị bằng 1 được giữ nguyên, còn các biến có giá trị bằng 0 thì được lấy giá trị đảo: nghĩa là x = 1 thì trong biểu thức hội cơ bản sẽ được viết là x và ngược lại

- Hàm tuyển chuẩn toàn phần sẽ là tổng các hội cơ bản đó (Toàn phần vì trong các hội cơ bản sẽ có mặt của tất cả các biến vào)

Ví dụ 5: Cho mạch đơn được biểu diễn dưới dạng

bảng chân lý Hãy xác định hàm tuyển chuẩn toàn phần?

b a bc

a c

b a c

b a

*) Cách viết hàm dưới dạng Hội chuẩn toàn phần

- Chỉ quan tâm đến tổ hợp biến mà hàm có giá trị bằng 0 Số lần hàm bằng 0 sẽ là tổng của các tổ hợp biến (hay còn gọi là Tuyển cơ bản)

- Trong mỗi tuyển cơ bản, các biến có giá trị bằng

0 thì được giữ nguyên, còn các biến có giá trị bằng 1 được lấy đảo

- Hàm hội chuẩn toàn phần sẽ là tích của các Tuyển cơ bản đó

Áp dụng cho VD5: Xác định hàm hội chuẩn toàn phần?

) ).(

).(

).(

( ) , , ( a b c a b c a b c a b c a b c

2.2 Tổng hợp

mạch đơn

2.2.1 Tối giản hàm tổ hợp bằng phương pháp giải tích

*) Việc rút gọn hàm thường áp dụng một số định lý sau

Ví dụ 6: Tối giản hàm tổ hợp sau:

Bài giải

C B A D

C B A BD

A C A

) (

) (

) (

) (

B C

D A B

C Y

C B C

D A C

B A B

C A Y

C B A D

C B A D

C A B

C A CA

A Y

C B A D

C B A D

B A

C A Y

C B A

B A

Y

C C B

A B

A Y

(

) )(

 C

y = (A+B)(A+B+C)C

2.2 Tổng hợp mạch

đơn

Ví dụ 8: Một công ty cần tuyển nhân viên phải

thoả mãn một trong các điều kiện sau:

1 Dưới 30 tuổi, trình độ văn hoá đại học trở lên, sức khoẻ tốt

2 Trên 30 tuổi, chưa cần tốt nghiệp đại học, sức khoẻ tốt

3 Dưới 30 tuổi, sức khoẻ tốt, biết một ngoại ngữ

4 Tốt nghiệp đại học, biết một ngoại ngữ

5 Có sức khoẻ tốt

2.2.1 Tối giản hàm

tổ hợp bằng phương

pháp giải tích

2.2 Tổng hợp mạch

đơn

Ví dụ 9: Để một động cơ bơm nước hoạt động

được cần phải thỏa mãn một trong số các điều kiện như sau:

1/ Có điện, ấn công tắc Start, Rơle nhiệt không bị tác động

2/ Có điện, điện áp không vượt quá 220V 3/ Ân công tắc Start, Rơle nhiệt không bị tác động, điện áp không vượt quá 220V

4/ Điện áp không vượt quá 220V

2.2.1 Tối giản hàm

tổ hợp bằng phương

pháp giải tích

*) Quy luật gộp (dán) các ô

- Các ô trong một vòng gộp nhận cùng một giá trị

- Số ô trong một vòng gộp phải là 2k (với k = 1,2,3, càng lớn càng tốt vì k chính là biến đổi trị trong vòng sẽ mất đi)

- Vòng gộp này phải khác vòng gộp kia ít nhất một ô

2.2.1 Tối giản hàm

tổ hợp bằng phương

pháp giải tích

2.2 Tổng hợp mạch

đơn

2.2.2 Phương pháp

tối thiểu hoá hàm

lôgíc theo thuật

toán

*) Cách thực hiện tối giản

Muốn dạng tối giản là dạng tổng của các tích:

- Lập vòng liên kết chứa 2k ô liền kề nhau có cùng giá trị lôgíc 1

- Viết biểu thức Lôgic cho mỗi vòng liên kết vừa thành lập, biểu thức là tích của chỉ các biến vào có giá trị không thay đổi trong vòng, các biến trong biểu thức có thể là chính nó, nếu giá trị của biến vòng bằng 1, hoặc phải ở dạng phủ định, nếu biến

a c

ab c

b a c

b a c

b a

f ( , , )     

2.2.2 Phương pháp

tối thiểu hoá hàm

lôgíc theo thuật

tối thiểu hoá hàm

lôgíc theo thuật

toán

a Tổng hợp mạch đơn bằng phương pháp dùng bảng Karnaugh

*) Chú ý: PP này dùng rất thuận tiện để tối giản hoá các hàm

Lôgic có số biến từ 5 trở xuống

Bảng gán tổ hợp biến vào cho các ô của bảng Karnaugh

- Hàm tuyển chuẩn thu gọn là tuyển các NTCY

- Hàm tuyển chuẩn tối thiểu là tuyển của các NTCY

mà nó có khả năng bao phủ hết các HSCCB Nó là hàm có độ dài ngắn nhất và độ phức tạp bé nhất

+ Độ dài D thể hiện bằng số nguyên tố cốt yếu

+ Độ phức tạp F là số ký hiệu của biến

CHƯƠNG 2 TỔNG HỢP MẠCH ĐƠN

2.1 Biểu diễn mạch

đơn

, ,

Bước 1: Mã hóa các hội sơ cấp cơ bản

Quy ước: - Biến nào nghịch đảo thì thay bằng 0

- Biến nào không nghịch đảo thì thay bằng 1

Bước 2: Lập hàm tuyển chuẩn thu gọn:

- Sắp xếp các tổ hợp theo mã nhị phân theo thứ tự các chữ số 1 trong tổ hợp tăng dần từ 0,1,2, (Bảng B)

- Lập bảng biểu diễn các giá trị hàm bằng 1 và các giá trị không xác định(Bảng A)

- So sánh mỗi tổ hợp thứ i với tổ hợp thứ i+1, nếu 2

tổ hợp chỉ khác nhau ở một cột, thì kết hợp hai tổ hợp

đó thành một tổ hợp mới, đồng thời thay cột số khác

CHƯƠNG 2 TỔNG HỢP MẠCH ĐƠN

2.1 Biểu diễn mạch

đơn

, ,

Bước 3: Lập hàm tuyển chuẩn tối thiểu: Bằng cách Lập bảng

- Mỗi hàng sẽ tương ứng với 1 NTCY

- Mỗi cột tương ứng với một HSCCB (bỏ qua các hội có giá trị không xác định)

- Đánh dấu “*” hoặc “x” vào các ô trong bảng ứng với các NTCY bằng 1

- Xét từng cột, cột nào chỉ có một dấu * thì NTCY ứng với nó

là NTCY quan trọng

- Hàm tuyển chuẩn tối thiểu là tuyển các NTCY quan trọng

CHƯƠNG 2 TỔNG HỢP MẠCH ĐƠN

2.1 Biểu diễn mạch

đơn

, ,

ab c

b a c

b a c b a c

b a c

b a

Bài giải

Bước 1: Mã hóa các hội sơ cấp cơ bản

abc c

ab c

b a c b a c b a c b a c

b a

Số nhị phân (abc)

Số chữ

số 1

Số thập phân

Số nhị phân

Liên kết

Tổ hợp

Liên kết

Tổ hợp

theo thuật toán

Bước 3: Lập hàm tuyển chuẩn tối thiểu

c ab c

b a

c b a

c b a

c b

c

b a

ab

ab c

b a c

b a

Từ bảng D, ta có biểu thức của hàm tuyển chuẩn thu gọn là:

ab c

b a c

b a Ftg ( , , )   

CHƯƠNG 2 TỔNG HỢP MẠCH ĐƠN

2.1 Biểu diễn mạch

đơn

, ,

Bài giải Bước 1 và 2: Lập bảng và xác định hàm tuyển chuẩn thu gọn như sau:

theo thuật toán

b) Tối thiểu hóa hàm

logic bằng PP

Quine – Cluskey

Bảng A Bảng B Bảng C Bảng D

Số thập phân

Số nhị phân (abcd)

Số chữ

số 1

Số thập phân

Số nhị phân (abcd)

Liên kết

Tổ hợp Liên kết

Tổ hợp

ab bc

c a d

c b a

Hàm tuyển chuẩn thu gọn là:

theo thuật toán

b) Tối thiểu hóa hàm

d c b

a a b cd a bcd ab c d abc d abcd

Nhìn vào bảng ta có hàm tuyển chuẩn tối thiểu là:

c a ab

d c b a

theo thuật toán

* Ví dụ 3: Tổng hợp mạch đơn sau theo phương

pháp Quine - Cluskey:

y z x z

y x xyz z

y x z

y x

f ( , , )     (  )

z xy z

y x xyz

z y x z

y x

* Ví dụ 4: Hãy tổng hợp mạch sau bằng 3 PP: giải

tích, cácnô, và Quine – Cluskey

yz x z y x z y x z y x xyz z

y x

KIỂM TRA

, ,

Câu 1:

Tổng hợp mạch đơn sau theo phương pháp Quine - Cluskey:

z xy z

y x xyz

z y x z

y x

Câu 2:

Hãy tổng hợp mạch sau bằng 3 PP: giải tích, cácnô, và Quine

yz x z y x z y x z y x xyz z

y x

CHƯƠNG 3 TỔNG HỢP MẠCH KÉP

, ,

là, ở những thời điểm khác nhau với cùng một tổ hợp biến vào, hàm logic có thể cho những giá trị khác nhau)

Do đó, thời gian cũng là một biến tác động vào hệ điều khiển và tổ hợp biến vào X có thể coi là tập các tín hiệu vào xi và thời gian t:

X = { x1, x2, …, t}

Khi đó: y = f(x1, x2, …, t) được gọi hàm Boole thời gian

Để khảo sát nó ta chỉ cần khảo sát trong khoảng thời gian mà hệ không thay đổi trạng thái (t=1)

y = f(x1, x2, …, 1)

CHƯƠNG 3 TỔNG HỢP MẠCH KÉP

, ,

3.1 Phương pháp

giải tích

3.1.1 Khái niệm

- Mạch kép là mạch mà tín hiệu ra không chỉ phụ thuộc tín hiệu vào mà còn phụ thuộc vào trạng thái trước của chính hệ thống đó

- Nếu số khoảng thời gian gây ra chuyển trạng thái của

hệ là K thì tổ hợp biến của hệ tới K.2n (n –số biến vào không phụ thuộc vào thời gian)

- Nếu gọi khoảng thời gian là  với (K – 1) ≥  ≥ 0 thì khi đó:

y = f(x1, x2, …,  )

KL: Những hàm logic biểu diễn dưới quan hệ thời gian

và quan hệ thứ tự được gọi mạch kép

CHƯƠNG 3 TỔNG HỢP MẠCH KÉP

, ,

3.1.2 Các bước thực hiện

Biểu thức (3.1) trên fi là biểu thức logic của hàm f(x1, x2,

…, xn) trong khoảng thời gian i với 0 ≤ i ≤ (k -1)

Ví dụ 3.1: Tổng hợp hàm logic cho bảng sau:

t 0 0 0 0 1 1 1 1

CHƯƠNG 3 TỔNG HỢP MẠCH KÉP

, ,

Vậy hàm logic đã cho trong bảng được biểu diễn chung cho toàn

bộ miền thời gian đang xét là:

f = ( x .x  x) x + x .x 

CHƯƠNG 3 TỔNG HỢP MẠCH KÉP

5/12/2013

58

, ,

3.2 Phương pháp

bảng trạng thái

3.2.1 Biểu diễn mạch kép bằng bảng chuyển trạng thái

- Bảng chuyển trạng thái là bảng mô tả quá trình

chuyển đổi trạng thái, bao gồm : Giả sử hệ điều khiển có:

+ n : biến vào (là các tín hiệu điều khiển từ người vận

hành, của thiết bị chương trình hoặc các tín hiệu phát ra của các thiết bị công nghệ)

+ m : biến ra (là tín hiệu kết quả của quá trình điều

khiển và được ghi ở cột đầu ra) + k : số trạng thái trong cần có của hệ Thì bảng chuyển trạng thái có: (k+1) số hàng

và (2n + m + 1) số cột

3.1 Phương pháp

giải tích

CHƯƠNG 3 TỔNG HỢP MẠCH KÉP

, ,

Chú ý: - Các ô giao nhau của một biến vào và các

hàng trạng thái sẽ ghi trạng thái của mạch

- Nếu một trạng thái có tên trạng thái mạch trùng với tên hàng thì đó là trạng thái ổn định (trạng thái bền vững) Nếu trạng thái không trùng với tên hàng thì đó là trạng thái không ổn định (không bền vững)

CHƯƠNG 3 TỔNG HỢP MẠCH KÉP

, ,

Bước1: Phân tích tín hiệu vào/ra và lập Graph

chuyển trạng thái của hệ Bước2: Thành lập bảng chuyển trạng thái (Diễn đạt các

yêu cầu công nghệ thành ký hiệu kiểu bảng)

Bước 3: Thành lập bảng trạng thái rút gọn Bước 4: Xác định biến trung gian và tìm hàm lôgíc Bước 5: Tìm hàm lôgíc của các biến ra khi có mặt

của các biến trung gian Bước 6: Lập sơ đồ điều khiển và sơ đồ động lực Bước 7: Thuyết minh hệ sơ đồ điều khiển công nghệ

đã cho

CHƯƠNG 3 TỔNG HỢP MẠCH KÉP

, ,

a 1

a o

CHƯƠNG 3 TỔNG HỢP MẠCH KÉP

, ,

a 1

a o

b o b 1

Bài giải

Bước 1: Phân tích tín hiệu vào/ra

a0 : là tín hiệu báo trạng thái chuyển động đi xuống

a1 : Là tín hiệu báo trạng thái chuyển động đi lên

b0 : là tín hiệu báo trạng thái chuyển động sang phải

b1 : Là tín hiệu báo trạng thái chuyển động sang trái

nhau Tức là nếu có X thì không có L, nếu có P thì không

có T và ngược lại

Để đơn giản chúng ta có thể coi:

a = 0 ứng với a0 a = 1 ứng với a1

b = 0 ứng với b0 b = 1 ứng với b1 Vậy tín hiệu vào chỉ còn là a và b

- Có 4 tín hiệu vào là :