Luận văn, đồ án tốt nghiệp, đề tài tốt nghiệp, đồ án, thực tập tốt nghiệp, đề tài
Trang 1
ĐỀ TÀI:
BỘ GIÁO DỤC & ĐÀO TẠO
G ĐẠI HỌC KỸ THUẬT CÔNG NGHỆ TPHCM
KHOA ĐIỆN - ĐIỆN TỬ
NGÀNH ĐIỆN TỬ VIỄN THÔNG
LUẬN VĂN TỐT NGHIỆP
THIẾT KẾ HỆ THỐNG TIẾT KIỆM
ĐIỆN GIAO TIẾP VỚI MÁY TÍNH
THƯ VIÊN
|1 “ƯỞNG ĐHDL=K TÊN |
fb VHD : Th.S Nguyén Thi Ngoc Anh
“2m : Võ Long MSSV : 02DHDT106
LỚP_ : 02DT02
TP Hồ Chí Minh, 07 - 2007
Trang 2
Đề tài : Thiết Kế Hệ Thng Tiết Kiệm GVHD : Th.S Nguyễn Thị Ngọc Anh Điện Giao Tiếp Với Máy Tính
LỜI MỞ ĐẦU
Ngày nay năng lượng đang là vấn để cấp thiết đối với cuộc sống của chúng ta
Vấn để thiếu hụt năng lượng dự trữ cũng như chưa tìm ra nguôn năng lượng mới thay thế cho các nguồn năng lượng sắp cạn kiệt, buộc chúng ta phải sử dụng năng lượng một cách hiệu quả và tiết kiệm
Các hệ vi xử lý đã góp phần quan trọng trong việc chương trình hoá các hoạt
động của máy móc trong công nghiệp cũng như trong đời sống nhờ vào các phần mềm
ứng dụng Một khi các
không bỏ lỡ cơ hội cho
ứng dụng rộng rãi hơn
nhiễu trong các thiết bị
hệ thống vi xử lý được ứng dụng rộng rãi thì các nhà chế tạo
a đời các họ vi điều khiển ngày càng tiến bộ hơn, có phạm vi
í dụ : họ 89C, họ AVR, họ PIC Vi điều khiển được sử dụng công nghiệp, trong máy giặt, trong điều khiển đèn giao thông, trong các đồ chơi giải trí
Và để tránh sự
điện nhằm tạo thêm lợ
tiết kiệm điện giao tiế
tránh lãng phí năng lượ
Nội dung để tà
cặp thu phát hồng ng
AT89C2051 ( bộ xử lý
Slave sé kiém tra , nề
nhằm tiết kiệm điện
Phần trung tâm
phần trung tâm cũng g8
hiếu hụt năng lượng thì các doanh nhiệp cũng phải tiết kiệm
nhuận, sau đây em xin giới thiệu để tài : Thiết kế hệ thống
ip với máy tính, đê tài này được ứng dụng cho các Resort nhằm
hg khi không có người sử dụng
bao gồm các phần : nhận biết số người bằng cách dùng các
bại, sau đó tín hiệu cảm biến được gửi về bộ xử lý Slave này làm nhiệm vụ đếm số người có trong phòng ), bộ xử lý
u không còn người trong phòng sẽ ngắt hết các thiết bị điện
giao tiếp với bộ xử lý Slave thông qua SN75176 Đồng thời iao tiếp với máy tính để truyền số người trong phòng và trạng thái các thiết bị điện khi máy tính yêu cầu thong qua SN75176
Svth : Võ Long
Trang 31 Giao tiếp máy tính
2 Giao tiếp nối tiếp qua RS232
CHƯƠNG II: TÍNH TOÁN THIẾT KẾ
ều khiển trung tâm
3.Khối đ 4.Khối g
Trang 4
Đề tài : Thiết Kế Hệ THống Tiết Kiệm GVHD : Th.S Nguyễn Thị Ngọc Anh
Điện Giao Tiếp Với Máy T inh
Chương I : CƠ SỞ LÝ THUYẾT
L Sơ lược về cảm biến:
Phần cảm biến bào gồm mạch phát và mạch thu Mạch phat phát một tia hồng
ngoại với một tân số nhất định, khi tia hồng ngoại tới mạch thu sẽ được mạch thu nhận
biết và xử lý
Để có thể hiểu 1õ hơn về bộ thu phát hổng ngoại, ta hãy xem 2 hình dưới đây nhằm minh họa cách thức hoạt động của bộ thu phát hồng ngoại
Để nhận biết người ra hay vào phòng ta cần có 2 cảm biến, một cắm biến vào
và một cẩm biến ra, mỗi một cảm biến là một bộ thu phát hồng ngoại Hình dưới là một cửa ra vào có sử dúng 2 bộ cảm biến như trên
Ở hình 1, khi có| người từ ngoài vào thì cảm biến vào sẽ tác động lên trước (tia
hồng ngoại giữa mạch phát và mạch thu bị cơ thể người che khuất) rồi sau đó mới tới cảm biến ra được tác động Việc tác động tuân tự các cảm biến sẽ giúp cho IC xử lý
cầm biến (AT9C2051) nhận biết được người đi vào
Tương tự như tường hợp trên, ở hình 2 khi có người từ trong ra, cảm biến ra
được tác động lên trước rồi mới tới cảm biến vào, giúp cho IC xử lý cẩm biến
(AT89C2051) nhận bi Ết được người đi ra
Trang 5Đề tài : Thiết Kế Hệ THống Tiết Kiệm GVHD : Th.S Nguyễn Thị Ngọc Anh
Điện Giao Tiếp Với Máy Tính
Trang 6Đề tài : Thiết Kế Hệ Thống Tiết Kiệm GVHD : Th.S Nguyễn Thị Ngọc Anh
Điện Giao Tiếp Với Máy Tính
1 Mạch phát: sử dụng mắt phát bằng hồng ngoại với mạch phát có tần số phát
xung vuông 10Khz val dé tao ra tia hồng ngoại với tần số như trên ta sử dụng
1C74HCO00, IC này là các cổng logic NAND thuộc họ CMOS
Thời gian trễ giữa tín hiệu ngõ ra so với tín hiệu ngõ vào là 23ns với nguồn Vcc
= 5V Bên trong IC là những cổng NAND kết hợp với điện trở và tụ điện tạo thành
mạch dao động xung viông, tuỳ thuộc vào giá trị của điện trở và tụ điện mà thời gian
nạp xả khác nhau tạo rả những tần số khác nhau
2 Mach thu: để thu tín hiệu hổng ngoại phát ra từ mạch phát ta sử dụng mạch thu với mạch khuếch đhi tương tự ở phần tiên khuếch đại làm cho tín hiệu hồng ngoại
thu được rõ ràng hơn, |đồng thời kết hợp mạch khuếch đại có lọc nhiễu dùng ïC số
CD4069 để biên độ tín|hiệu được khuếch đại lên gần bằng với biên độ nguồn cung cấp (với biên độ tín hiệu lớn thì việc sử lý mức tín hiệu ở ngõ ra [0] [1] sẽ đễ dàng hơn)
IC số CD4069 hoạt động ở điện áp từ 3 đến 18V, có 6 cổng logic đảo, tuỳ thuộc vào trạng thái kết hợp ngõ vào ra mà có thể sử dụng như một mạch dao động, mạch
khuếch đại (có kết hợp điện trở và tụ điện), hay mạch tạo xung
Trang 7e |128 Byte RAM nội
e |4 Port xuất /nhập VO 8 bit
e |Giao tiếp nối tiếp
CŸy | P0.1/AD1 P2.1/A9 23
-3+ | EAvPP
AT89C51
Chức năng các| chân của 8951:
8951 có tất cả #0 chân có chức năng như các đường xuất nhập Trong đó có 24 chân có tác dụng kép (có nghĩa là 1 chân có 2 chức năng), mỗi đường có thể hoạt động
a
Trang 8“ Port 0 (cổng Ð): Port 0 là port có 2 chức năng ở các chân 32 - 39 của 8951
Trong các thiết kế cỡ nHỏ không dùng bộ nhớ mở rộng nó có chức năng như các đường
LO Đối với các thiết kế cỡ lớn có bộ nhớ mở rộng, nó được kết hợp giữa bus địa chỉ
và bus dữ liệu
¢ Port 1 (cổng |L): Port 1 là port I/O trên các chân 1-8 Các chân được ký hiệu
P1.0, P1.1, P1.2, , PI.ÿ có thể dùng cho giao tiếp với các thiết bị ngoài nếu cần Port
1 không có chức năng khác, vì vậy chúng chỉ được dùng cho giao tiếp với các thiết bị bên ngoài
s* Port 2 (céng|2): Port 2 1a 1 port cé tac dụng kép trên các chân 21- 28 được dùng như các đường xuất nhập hoặc là byte cao của bus địa chí đối với các thiết bị dùng bộ nhớ mở rộng
“ Port 3 (cổng 3): Port 3 là port có tác dụng kép trên các chân 10-17 Các
chân của port này có nhiều chức năng, các công dụng chuyển đổi có liên hệ với các
đặc tính đặc biệt của 8951 như ở bảng sau:
P3.0 RXD Ngõ vào dữ liệu nối tiếp
P3.1 TXD Ngõ xuất dữ liệu nối tiếp
P3.2 INT0 Ngõ vào ngắt cứng thứ 0
P34 T0 Ngõ vào củaTIMER/COUNTER thứ 0
P3.5 TI Ngõ vào củaTIMER/COUNTER thứ 1
P3.6 WR Tín hiệu ghi dữ liệu lên bộ nhớ ngoài
P3.7 RD Tín hiệu đọc bộ nhớ dữ liệu ngoài
ee
Trang 9Đề tài : Thiết Kế Hệ TH GVHD : Th.S Nguyễn Thị Ngọc Anh
Điện Giao Tiếp Với Má
ống Tiết Kiệm
Iy Tính Ngõ tín hiệu PSEN (Program store enable)
PSEN là tín hiệu ngõ ra ở chân 29 có tác dụng cho phép đọc bộ nhớ chương trình mở rộng thường du sc noi đến chân OF (output enable) của Eprom cho phép đọc
các byte mã lệnh PSEN ở mức thấp trong thời gian Microcontroller 8951 lấy lệnh Các mã lệnh của chươi
thanh ghi lệnh bên tron
g trình được đọc từ Eprom qua bus dữ liệu và được chốt vào
lz 8951 để giải mã lệnh Khi 8951 thi hành chương trình trong mức logic 1
điều khiển ALE (Address Latch Enable)
ất bộ nhớ bên ngoài, port 0 có chức năng là bus địa chỉ và bus
các đường dữ liệu và địa chỉ Tín hiệu ra ALE ở chân thứ 30 khiển để giải đa hợp các đường địa chỉ và dữ liệu khi kết nối
Tín hiệu ra ở chân ALE là một xung trong khoảng thời gian port 0 đóng vai trò
là địa chỉ thấp nên chất địa chỉ hoàn toàn tự động Các xung tín hiệu ALE có tốc độ
chương trình từ EPROM nội trong khoảng địa chỉ thấp 4 Kbyte
thi hành chương trình từ bộ nhớ mở rộng Chân EA được lấy
PV khi lập trình cho Eprom trong 8951
RST (Reset) Khởi động lại
mức thấp.Khi có xung
động hiện tại và tiến
bat nguén.Khi Reset,
máy bằng 12 chu kỳ dao động đồng hỗ )
Trang 10Đề tài : Thiết Kế Hệ THống Tiết Kiệm GVHD : Th.S Nguyễn Thị Ngọc Anh
Điện Giao Tiếp Với Máy Tính + Các ngõ vào bộ dao động X1,X2
Bộ dao động được được tích hợp bên trong 8951, khi sử dụng 8951 người thiết
kế chỉ cần kết nối thêm |thạch anh và các tụ như hình vế trong so đỗ Tần số thạch anh thường sử dụng cho 895{ là 12Mhz
+* Các chân nghôồn: 8951 làm việc với nguồn đơn +5V Vẹc (= 5V) được nối vao chan 40 va Vss (GND = 0V) được nối vào chân 20
2, Cấu tric bén trong vi điều khiển:
00 Enable via Enable via
On -Chip PSEN RD&WR
và các thanh ghi chức năng đặc biệt
8951 có bộ nhđ theo cấu trúc Harvard: có những vùng bộ nhớ riêng biệt cho chương trình và dữ liệu Chương trình và đữ liệu có thể chứa bên trong 8951 nhưng
8951 vẫn có thể kết nổi với 64K byte bộ nhớ chương trình và 64K byte đữ liệu
Hai đặc tính cần chú ý là:
e_ Các thanh ghi và các port xuất nhập đã được định vị (xác định) trong bộ nhớ
và có thể truy xuất trự tiếp giống như các địa chỉ bộ nhớ khác
e Ngan xếp lên trong Ram nội nhỏ hơn so với Ram ngoại như trong các bộ
Microcontroller khac
a
Trang 11Đê tài : Thiết Kế Hệ THống Tiết Kiệm GVHD : Th.S Nguyễn Thị Ngọc Anh Điện Giao Tiếp Với Máy Tính
RAM bên trong B951 được phân chia như sau:
⁄_ Các bank thanh ghi có địa chỉ từ 00H đến 1FH
⁄ RAM địa Chỉ hóa từng bit có địa chỉ từ 20H đến 2FH
⁄_ RAM đa dụng từ 30H đến 7FH
⁄_ Các thanh ghi chức năng đặc biệt từ 80H đến FFH
Bản đô bộ nhớ Data trên Chỉp như sau:
Trang 12
21 OF OE OD 0C ĐB [0A 09 08 8B không được địa chỉ hoá bịt L1
20 07 06 5 04 O3 |02 01 00 8A không được địa chỉ hoá bít [TL0 1E |Bank3 89 không được địa chỉ hod bit TMOD
is | 88 I8F \8E 8D SC 8B 8A 89 88 [TCON
17 [Bank 2 §7 không được địa chỉ hoá bít IPCON
10
OF [Bank 1 §3 \khong dudc dia chi hoá bit IDPH
08 82 không được địa chỉ hoá bit IDPL Ø7 |Bank thanh ghi 0 S1 |không được địa chi hoa bit SP
0 (mac dinh cho RO 4R7) Pe S6 185 184 |§3 [82 [81 )80 PO |
Mọi địa chỉ tro
chỉ trực tiếp hoặc gián tiếp
Svth : Võ Long hỉ từ 30H đến
D0H đến 1FH cũng có thể dùng với mục đích tương tự (mặc dù
hg vùng RAM đa dụng đều có thể truy xuất tự do dùng kiểu địa
Trang 14
Trang 13Dé tài : Thiết Kế Hệ Thống Tiết Kiệm GVHD : Th.S Nguyễn Thị Ngọc Anh
Điện Giao Tiếp Với Máy Tính
RAM có thể truy xuất từng bit:
8951 chứa 210 bi
các địa chỉ từ 20H đến 2
đặc biệt
được địa chỉ hóa, trong đó có 128 bit có chứa các byte chứa
FH và các bit còn lại chứa trong nhóm thanh ghi có chức nang
Ý tưởng truy xhất từng bit bằng phần mềm là các đặc tinh mạnh của microcontroller xử lý chung Các bit có thể được đặt, xóa, AND, OR, , với 1 lệnh đơn, Đa số các microcor
mục đích tương tự Ngoà
128 bit có chứa
byte hoặc các bit phụ th
troller xử lý đòi hỏi một chuỗi lệnh đọc - sửa - ghi để đạt được
¡ ra các port cũng có thể truy xuất được từng bit
ác byte có địa chỉ từ 00H -1FH cũng có thể truy xuất như các uộc vào lệnh được dùng
Các bank thanh ghi:
32 byte thấp của|bộ nhớ nội được đành cho các bank thanh ghi Bộ lệnh 8951 hổ trợ 8 thanh ghi có tên là RO -R7 và theo mặc định sau khi reset hệ thống, các thanh ghi này có các địa chỉ từ 00H - 07H
Các lệnh dùng các thanh ghi RO - R7 sẽ ngắn hơn và nhanh hơn so với các lệnh
có chức năng tương ứng dùng kiểu địa chỉ trực tiếp Các dữ liệu được dùng thường xuyên nên dùng một trbng các thanh ghi này
Do có 4 bank tanh ghi nên tại một thời điểm chỉ có một bank thanh ghi được
truy xuất bởi các thanh ghi RO - R7 để chuyển đổi việc truy xuất các bank thanh ghỉ ta
phải thay đổi các bit clọn bank trong thanh ghi trạng thái
Các thanh ghỉ dó chức năng đặc biệt:
Các thanh ghi nội của 8951 được truy xuất ngầm định bởi bộ lệnh
Các thanh ghi trong 8951 được định dạng như một phần của RAM trên chip vì vậy mỗi thanh ghỉ sẽ ó một địa chỉ (ngoại trừ thanh ghi bộ đếm chương trình và thanh
ghi lệnh vì các thanh [ghi này hiếm khi bị tác động trực tiếp) Cũng như RO đến R7,
8951 có 21 thanh ghi |có chức năng đặc biét (SFR: Special Function Register) 6 ving
trên của RAM nội từ địa chi 80H - FFH
Chú ý: tất cả
thanh ghi có chức nă
|28 địa chỉ từ 80H đến FFH không được định nghĩa, chỉ có 21
lg đặc biệt được định nghĩa sẵn các địa chỉ Ngoại trừ thanh ghi À
ae ee
Trang 14Đề tài : Thiết Kế Hệ Thống Tiết Kiệm GVHD : Th.S Nguyễn Thị Ngọc Anh
Điện Giao Tiếp Với Máy Tính
có thể được truy xuất ngầm như đã nói, đa số các thanh ghi có chức năng điệt biệt SFR
có thể địa chỉ hóa từng bịt hoặc byte
Thanh ghỉ trạng thái chương trình (PSW: Program Status Word):
Từ trạng thái chung trình ở địa chỉ D0H được tóm tắt như sau:
00 = bank 0; địa chỉ 00H - 07H PSW.3 | RSO D3H
01 = bank 1; dia chi 08H - OFH
10 = bank 2; dia chi 10H - 17H
11 = bank 3; dia chi 18H - 1FH
PSW.2 | OV D2H Cz bdo tran (Overflow Flag)
PSW.I | - DIH Dự trữ (Reserved)
PSW.0 | P DOH Cờ kiểm tra chấn (Even Parity Flag)
pe
Trang 15
Đề tài : Thiết Kế Hệ Thống Tiết Kiệm GVHD : Th.S Nguyễn Thị Ngọc Anh
Điện Giao Tiếp Với Má
Chúc năng từng hit trang thdi chương trình
Cờ Carry CY (Catry Flag):
Cờ nhớ có tác dụhg kép Thông thường nó được dùng cho các lệnh toán học: C
= 1 nếu phép toán cộng kó sự tràn hoặc phép trừ có mượn và ngược lại C = 0 nếu phép toán cộng không tràn vài phép trừ không có mượn
Cờ Carry phụ AC (Auxiliary Carry FÏnag):
Khi cong nhiing gid tri BCD (Binary Code Decimal), c3 nhé phu AC được set
nếu kết quả 4 bit thấp nằm trong phạm vi điều khiển 0AH - 0FH Ngược lại AC = 0
Cờ 0 (Flag 0):
Cờ 0 (F0) là 1 bi{ cờ đa dụng dùng cho các ứng dụng của người dùng
Những bịt chọn bank thanh ghỉ truy xuất:
RS1 va RSO quyết định dãy thanh ghi tích cực Chúng được xóa sau khi reset hệ thống và được thay đổi|bởi phan mềm khi cân thiết Tùy theo RS1, RSO = 00, 01, 10,
11 sẽ được chọn Bank tÍch cực tương ứng là Bank 0, Bank1, Bank2, Bank3
Cờ tràn được set sau một hoạt động cộng hoặc trừ nếu có sự tràn toán học Khi
các số có dấu được cộng hoặc trừ với nhau, phần mễm có thể kiểm tra bit này để xác định xem kết quả có hằm trong tầm xác định không Khi các số không có dấu được
cộng bitOV được bỏ qua Các kết quả lớn hơn +127 hoặc nhỏ hơn -128 thì bít OV =1
Trang 16Đề tài : Thiết Kế Hệ Th ống Tiết Kiệm GVHD : Th.S Nguyễn Thị Ngọc Anh
Điện Giao Tiếp Với Máy Tính
Bit Parity (P):
Bit tự động được
ghi A Sự đếm các bit 1
chứa 101011015 thì bịt }
Bit Parity thuéng
để tạo ra bit Parity trước
Thanh ghỉ B :
Thanh ghi B ở đ
set hay Clear ở mỗi chu kỳ máy để lập Parity chấn với thanh trong thanh ghi A cộng với bit Parity luôn luôn chan Vi du A
b set lên 1 để tổng số bit 1 trong A và P tạo thành số chấn
được dùng trong sự kết hợp với những thủ tục của Port nối tiếp
khi phát đi hoặc kiểm tra bịt Parity sau khi thu
a chỉ F0H được đùng cùng với thanh ghi A cho các phép toán nhân chia Lệnh MUL ẬB sẽ nhận những giá trị không dấu 8 bit trong hai thanh ghi
Con tré Ngăn xấp SP (Siack Pointer) :
Con trồ ngăn xếp là một thanh ghi 8 bit ở địa chỉ 81H Nó chứa địa chỉ của của byte dữ liệu hiện hành| trên đỉnh ngăn xếp Các lệnh trên ngăn xếp bao gồm các lệnh cất dữ liệu vào ngăn xẾp (PUSH) và lấy dữ liệu ra khỏi ngăn xếp (POP) Lệnh cất dữ
liệu vào ngăn xếp sẽ l
m tăng SP trước khi ghỉ dữ liệu và lệnh lấy ra khỏi ngăn xếp
xếp của 8031/8051 được giữ trong RAM nội và giới hạn các địa
hg địa chỉ gián tiếp, chúng là 128 byte đầu của 8951
P với ngăn xếp bắt đầu tại địa chỉ 60H, các lệnh sau đây được
hì ngăn xếp của 8951 chỉ có 32 byte vì địa chỉ cao nhất của RAM
lĩ giá trị 5FH được nạp vào SP vì SP tăng lên 1 là 60H trước khi
SP sẽ mang giá trị mặc định là 07H và dữ liệu đầu tiên sẽ
găn xếp có địa chỉ 08H Nếu phần mềm ứng dụng không khởi
Trang 18
Trang 17Đề tài : Thiết Kế Hệ Thống Tiết Kiệm GVHD : Th.S Nguyễn Thị Ngọc Anh
Điện Giao Tiếp Với Máy Tính
động SP một giá trị mổ
vùng RAM này đã được
Ï thì bank thanh ghi1 có thể cả 2 và 3 sẽ không dùng được vì dùng làm ngăn xếp Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH va POP} dé lưu trữ tạm thời và lấy lại dữ liệu, hoặc truy xuất ngầm
bằng lệnh gọi chương trình con (ACALL, LCALL) và các lệnh trở về (RET, RETD để
lưu trữ giá trị của bộ đếm chương trình khi bắt đâu thực hiện chương trình con và lấy
lại khi kết thúc chương trình con
Con tré dit ligu DPTR (Data Pointer):
Con trỏ dữ liệu ( DPTR) được dùng để truy xuất bộ nhớ ngoài là một thanh ghi
16 bit & dia chi 82H (DBPL: byte thấp) và 83H (DPH: byte cao) Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở địa chi 1000H:
MOVA, #55H MOV DPIIR, #1000H
MOVX GÌ
Lệnh đầu tiên đủ
chỉ của ô nhớ cần lưu g
DPTR, A
ng dé nap 55H vao thanh ghi A Lệnh thứ hai dùng để nạp địa
á trị 55H vào con trỏ dữ liệu DPTR Lệnh thứ ba sẽ di chuyển
nội dung thanh ghi A (là 55H) vào ô nhớ RAM bên ngoài có địa chỉ chứa trong DPTR (là 1000H)
Cac thanh ghi Port (Port Register):
Các Port của 8951 bao gdm Port 0 6 dia chi 80H, Portl ở địa chỉ 90H, Port2 ở địa chỉ AOH, va Port3
nên rất thuận tiện trong
địa chỉ B0H Tất cả các Port này đều có thể truy xuất từng bit
khả năng giao tiếp
Cée thanh ghi Timer (Timer Register):
8951 có chứa hai bộ định thời/bộ đếm 16 bịt được dùng cho việc định thời được đếm sự kiện Timer0 lở dia chi 8AH (TLO: byte thấp) và 8CH ( THO: byte cao) Timer1 ở địa chỉ 8BH (TLI: byte thấp) và 8DH (THỊ : byte cao) Việc khởi động timer được SET bởi Timer
Trang 18
Đê tài : Thiết Kế Hệ TÌ
Điện Giao Tiếp Với Má
Các thanh ghỉ Pd
8951 chứa một P
như máy tinh, modem hi
liệu nối tiếp (SBUF) ở
truyền dữ liệu ghi lên S
được lập trình qua thanh
Thanh ghi PCO
khién Thanh ghi PCO
Bộ nhớ ngoài (¡
8951 có khả nă
byte bộ nhớ dữ liệu ng
Khi dùng bộ n giữa bus địa chi (A0-4’
địa chỉ chỉ khi bắt đầu
Truy xuất bộ n Svth : V6 Long
ống Tiết Kiệm GVHD : Th.S Nguyén Thi Ngoc Anh
iy Tinh
rt nối tiếp (Serial Port Register):
brt nối tiếp cho việc trao đổi thông tin với các thiết bị nối tiếp oặc giao tiếp nối tiếp với các IC khác Một thanh ghi đệm dữ Hia chỉ 99H sẽ giữ cả hai dữ liệu truyền và đữ liệu nhập Khi BUE, khi nhận đữ liệu thì đọc SBUFE Các mode vận khác nhau ghi điều khiển Port nối tiếp (SCON) được địa chỉ hóa từng bít
bat (Interrupt Register):
t 5 ngudn ngat, 2 mic uu tiên Các ngắt bị cấm sau khi bị reset
ho phép bằng việc ghi thanh ghi cho phép ngắt (IE) ở địa chỉ
hỉ hóa từng bit
khién nguén PCON (Power Control Register):
N không có bit định vị Nó ở địa chỉ 87H chứa nhiễu bịt điều
N được tóm tắt như sau:
Bit có tốc độ Baud ở mode 1, 2, 3 ở Port nối tiếp khi set
lông có địa chỉ
it cờ đa năng 1
it cờ đa năng 2
Bet để khởi động mode Power Down và thoát để reset
Set để khởi động mode Idle và thoát khi ngắt mạch hoặc reset
én Power Down và Idle có tác dụng chính trong tất cả các IC họ
c thi hành trong sự biên dịch của CMOS
External Memory):
hg mở rộng bộ nhớ lên đến 64K byte bộ nhớ chương trình và 64k
oài Do đó có thể dùng thêm RAM và EPROM nếu cần
hớ ngoài, Port0 không còn chưc năng 1O nữa Nó được kết hợp 7) và bus đữ liệu (D0-D?7) với tín hiệu ALE để chốt byte của bus mỗi chu kỳ bộ nhớ Port2 được cho là byte cao của bus địa chỉ
bớ mã ngoài (Accessing External Code Memory):
Trang 20
Trang 19Đề tài : Thiết Kế Hệ THống Tiết Kiệm GVHD : Th.S Nguyễn Thị Ngọc Anh Điện Giao Tiếp Với Máy Tính
Bộ nhớ chương thình bên ngoài là bộ nhớ EPROM được cho phép của tín hiệu PSEN
hiện hành là lệnh 1 by{e thì CPU chỉ đọc Opcode, còn byte thứ hai bỏ đi
Sự kết nối phần|cứng của bộ nhớ EPROM như sau:
Accessing External Code Memory (Truy xuất bộ nhớ mã ngoài)
Truy xuất bộ nhớ dữ liệu ngoài (Accessing External Data Memory) :
Bộ nhớ đữ liệu hgoài là một bộ nhớ RAM được đọc hoặc ghi khi được cho phép
của tín hiệu RD và WR Hai tín hiệu này nằm ở chân P3.7 (RD) và P3.6 (WR) Lệnh MOVX được dùng để|truy xuất bộ nhớ dữ liệu ngoài và dùng một bộ đệm dữ liệu 16 bit (DPTR), R0 hoặc R1 như là một thanh ghi địa chỉ
Các RAM có thể giao tiếp với 8951 tương tự cách thức như EPROM ngoại trừ
chân RD của 8951 nổi với chân OE (Output Enable) của RAM và chân WR của 8951
¡ FUƠNG
Svth : V6 Long
Trang 20Đề tài : Thiết Kế Hệ TH
Điện Giao Tiếp Với Má
nối với chân WE của R
nối với những ngõ vào
Hình sau đây cho phé
ống Tiết Kiệm GVHD : Th.S Nguyén Thi Ngoc Anh
y Tính
AM Sự nối các bus địa chỉ và dữ liệu tương tự như cách nối
hl Data Memory (Truy xuất bộ nhớ dữ liệu ngoài)
(Address Decoding):
hi 1a một yêu câu tất yếu để chọn EPROM, RAM, 8279, Su
§951 để chọn các vùng nhớ ngoài Nếu các con EPROM hoặc
các bus địa chỉ phải được giải mã để chọn các IC nhớ nằm
Trang 21
W
A-At2 RAM 8KBytes
Trang 22
Đề tài : Thiết Kế Hệ TÌ
Điện Giao Tiếp Với Má
ống Tiết Kiệm GVHD : Th.S Nguyễn Thị Ngọc Anh
E trình là EPROM, nên nảy sinh một vấn để bất tiện khi phát
liều khiển Một nhược điểm chung của 8951 là các vùng nhớ
n nhau, vì tín hiệu PSEN được dùng để đọc bộ nhớ mã ngoài lùng để đọc bộ nhớ dữ liệu, nên một bộ nhớ RAM có thể chứa
liệu bằng cách nối đường OE của RAM đến ngõ ra một cổng
AND có hai ngõ vào P
có hai chức năng vừa là Overlapping the Extern|
Vậy một chương
SEN và RD Sơ để mạch như hình sau cho phép bộ nhớ RAM
bộ nhớ chương trình vừa là bộ nhớ đữ liệu:
lil code and data space
trình có thể được load vào RAM bằng cách xem nó như bộ nhớ
dữ liệu và thi hành chương trình bằng cách xem nó như bộ nhớ chương trình
Trang 23Đề tài : Thiết Kế Hệ THống Tiết Kiệm
Điện Giao Tiếp Với Máy Tính
Manual Reset (Reset bang tay)
tắt như sau:
Đếm chương trình PC | 0000H Thanh ghi tích liyA 00H Thanh ghi B 00H [hanh ghi thái PSW 00H
DPRT 0000H
Port 0 dén port 3 FFH
KP XXX0 0000 B (TE 0X0X 0000 B Các thanh ghi định thời | 00H
eset RST tác động ở mức cao trong khoảng thời gian 2 chu kỳ
mức thấp để 8951 bắt đầu làm việc RŠT có thể kích tay bằng
t cả các thanh ghi trong 8951 sau khi reset hệ thống được tóm
Thanh ghi quai trọng nhất là thanh ghi bộ đếm chương trình PC được reset tại địa chỉ 0000H Khi ngõ vào RST xuống mức thấp, chương trình luôn bắt đầu tại địa chỉ 0000H của bộ nhớ chứơng trình Nội dung của RAM trên chip không bị thay đổi bởi tác
động của ngõ vào resỆt
Trang 24Đề tài : Thiết Kế Hệ TÌ
Điện Giao Tiếp Với Má
II SƠ LƯỢC
SN75176 có thể
phát cho nhiều điểm trê
SN75176 có 3 tr
nhưng khi phát thì 2 ng
lại đường truyền
ống Tiết Kiệm GVHD : Th.S Nguyễn Thị Ngọc Anh
ly Tính
VÉ IC TRUYỀN DU LIỆU 75176
truyền nhận 2 chiểu, được thiết kế dùng cho những mạch cần
h đường truyền dài trên 1000 mét va trong 1 môi trường ôn ào
ng thái ngõ ra 2 chiểu, tức là khi nhận thì A, B là 2 ngõ vào
A, B này đóng vai trò là l ngõ vào và l ngõ ra ở phía ngược
4» Chính ưu điểm này mà SN75176 được sử dụng trong hệ thống em đang thực hiện, có chức năng truy|
dây dẫn và giữ vai trò
tùy thuộc vào yêu cầu d
Ên dữ liệu đi xa trong 1 môi trường nhiễu rất cao (do có nhiều
Hịnh hướng đi cho đữ liệu, dữ liệu đi theo chiéu gửi hay nhận tia hệ thống
chân cho phép, 1 cho ngõ vào và 1 cho ngõ ra
It dong trong phạm vi điện áp lớn lẫn 2 chiéu vào và ra, nhưng chiều phát chỉ khoảng 60mA, va IC nay có thể tự tắt khi nhiệt
