Hiện tượng phóng điện do tĩnh điện( ESD) Thiết kế vi mạch điện tử

Thiết kế vi mạch là 1 lĩnh vực mới và còn non trẻ ở Việt Nam. Bài viết giới thiệu chi tiết về Hiện tượng phóng điện do tĩnh điện (ESD) trong thiết kế vi mạch đó là những kiến thức, công cụ cần có mà những người theo đuổi lĩnh vực này cần biết. Hiện tượng phóng điện do tĩnh điện ( ESD) là nguyên nhân chủ yếu dẫn đến một con chip bán dẫn bị hỏng, trong quy trình thiết kế layout chip IC bán dẫn sẽ luôn luôn được ưu tiên tránh hiện tượng ESD nhờ các phần IO trong một con chip. Hiện tượng phóng điện do tĩnh điện được bắt gặp rất nhiều trong cuộc sống đời thường ví dụ như ma sát áo len trong mùa đông... Do có sự phóng điện cho nên điện áp và cường độ dòng điện được tăng lên rất cao trong khoảng thời gian rất ngắn dẫn đến đánh thủng hoặc làm hư hại cái lớp bán dẫn, dẫn đến chập hoặc hở mạch bên trong con chip IC. Do vậy, tránh hiện tượng phóng điện do tĩnh điện ESD là điều rất cần thiết khi thiết kế layout vi mạch bên trong chip bán dẫn.

Tài li u này s cung c p cho b n ki n th c chuyên sâu v hi n t ng phóng đi n do t nh

đi n(ESD) trong m t con chip IC bán d n bé nh Nh ng con chíp này chính là "b não" c a

b t kì m t thi t b đi n t thông minh hi n nay Tuy nhiên, t khi thi t k cho đ n khi thành

m t con chíp hoàn thi n s b t g p r t nhi u r c r i xoay quanh hi n t ng phóng đi n do

t nh đi n( ESD) gây ra Nó là nguyên nhân ch y u d n đ n chíp IC b h h ng, cho nên

trong quá trình thi t k chúng ta ph i tính toán tr c nh ng đi u có th x y ra v i m t con

chíp Bên trong con chip IC thì I/O chính là ph n b o v chip IC kh i hi n t ng ESD, b n

có th tìm hi u thêm v I/O và c u t o chip IC các tài li u ti p theo

Hi n t ng phóng đi n do t nh đi n (ESD) – Ph n 1: Á!

Nói theo ki u khoa h c k thu t thì hi n t ng phóng đi n do t nh đi n (Electrostatic

Discharge hay ESD) là s phóng đi n x y ra khi hai v t tích đi n có đi n th khác nhau

đ c đ a đ n g n ho c ch m vào nhau M t ví d v t nh đi n mà ch c ai t ng là h c sinh

đ u đã th qua là dùng m t cây bút có v nh a c xát m nh vào qu n hay áo (th ng là

c a th ng b n ng i bên c nh) đ hút các m nh gi y v n bay lên hay th m chí dính vào cây

bút.T t nhiên là trong trò ch i h c sinh nói trên không có s phóng đi n b i vì l ng đi n

tích khá nh và các m nh gi y c ng nh cây bút đ u không d n đi n t t Trong th c t , hi n

t ng phóng đi n do t nh đi n có th gây ra cho chúng ta c m giác nh b đi n gi t trong

kho ng th i gian m t cái ch p m t và th m chí còn gây h h ng các thi t b đi n t

N u b n ch a xem ESD là m t v n đ đáng quan tâm trong l nh v c đi n t thì c ng

không có gì là l Th c s mà nói, tôi đã t ng ngh r ng ESD không ph i là cái gì nghiêm

tr ng l m T t nhiên không ph i là vì lúc đó tôi ch a bi t ESD là gì (ki u nh “ch ng bi t gì

v đi n” mà v n “đi c không s súng”) mà k c vào lúc này khi c g ng nh l i v th i k

đi h c và đi làm Vi t Nam tôi c ng không tìm th y m t đi u gì cho th y tôi đã t ng ti p xúc

v i hi n t ng ESD, ngo i tr cây bút và nh ng m nh gi y v n

Tôi b t đ u bi t v ESD nh m t ph n công vi c c a mình và có nh ng ki n th c

chuyên môn đ u tiên v ESD khi tôi b c chân vào l nh v c thi t k vi m ch Nh ng tôi v n

ch a nh n ra ESD có th gây ra đi u gì nguy h i R i tôi chuy n n i làm và v n ti p t c

thi t k vi m ch Và r i cu i cùng tôi c ng đ c “n m mùi” ESD, n u không ph i là h ng

ngày thì c ng khá là th ng xuyên.Và tôi không còn xem nh ESD n a

Tôi ngh có 2 lý do làm cho tôi không nh n ra t m quan tr ng c a ESD ngay t đ u:

- Lý do th nh t là th i ti t Vi t Nam và n i mà tôi b t đ u làm v vi m ch đ u là nh ng

n c nhi t đ i V i nhi t đ luôn trên 30 đ C thì tôi có th t n t i ch v i m t cái áo và m t

cái qu n Nh ng n i tôi làm vi c hi n gi , và c ng là n i tôi b t đ u đ c ti p xúc v i ESD

th ng xuyên, thì khác Tôi b t bu c ph i khoác lên mình ít nh t 2 l p áo, trong đó có m t

l p áo b ng len hay d , khi tr i l nh Và v n đ b t đ u t đây Khi tôi di chuy n hay c

đ ng, các l p áo c xát vào nhau và t o ra t nh đi n – gi ng nh cái cách mà tôi t o ra t nh

đi n trên cây bút th i h c sinh Khi tôi c i cái áo khoác bên ngoài ra, s c xát còn t o ra

nhi u t nh đi n h n (đôi khi t nh đi n làm cho lông tóc trên ng i tôi d ng đ ng nh

Sôn-gô-ku) N u nh lúc này tôi vô tình ti p xúc v i m t v t d n b ng kim lo i (th ng là cái

n m đ m c a) thì tôi ch c ch n s gi t b n ng i cùng lúc v i m t ti ng “t ch” rõ to vang

lên do l ng đi n tích trên ng i tôi phóng ra (và ti p theo sau là m t ti ng gì đó t mi ng

tôi phát ra)

- Nói lý do đ u tiên là th i ti t có v th t là bu n c i vì th i ti t thì liên quan quái gì đ n

ESD nh C ng nh n u tôi nói lý do th hai là vì Vi t Nam tôi đi xe hai bánh, sau đó tôi đi

xe “hai c ng”, còn bây gi tôi đi xe b n bánh thì li u có ai tin Th c t là khi đi b thì qu n áo

tôi ch ng c xát vào đâu đ c đ mà t o ra t nh đi n Khi đi xe hai bánh Vi t Nam thì cái

qu n c a tôi b k p gi a hai l p da (c a tôi và c a cái yên xe) nên c ng ch ng tích t đ c

cái gì Khi lái xe b n bánh thì khác, nh t là v i cái xe h i c c a tôi, v i l p b c gh b ng n

Ch kho ng n a ti ng đ ng h ng i trên cái gh đó kèm theo các đ ng tác xoay qua xoay l i

khi ôm cua, l c l theo ti ng nh c khi xe ch y th ng, là đ đ t o ra m t l ng t nh đi n có

th gi t tê c tay tôi ngay tr c khi tôi k p ch m vào tay n m c a xe đ đóng c a

Tóm l i, tôi ch m “giác ng ” v ESD l b i vì nó là chuy n c a … x Tây: m y cái

n i l nh ng t, nhà c a thì lót th m, đi l i thì tàu v i xe h i Ch Vi t Nam ch i toàn qu n

đùi áo ba l , n n nhà g ch đ t, may m n l m thì c i xe có ch d a l ng b ng … th t thì

đào đâu ra ESD

Nh ng sau khi đã b gi t đi n vì ESD vài l n thì tôi tin r ng ESD là v n đ đáng ph i quan

tâm Ai dám ch c r ng l ng t nh đi n đ làm cho m t ng i n ng vài ch c ký ph i nh y

d ng lên l i không gây h h n gì cho m t con chíp đi n t n ng vài gam?

Hi n t ng phóng đi n do t nh đi n (ESD) – Ph n 2: Các mô hình ESD

Trong l nh v c bán d n, hi n t ng phóng đi n do t nh đi n có th x y ra đ i v i các

con chíp trong su t vòng đ i c a nó b t k là nó đang trong dây chuy n s n xu t bán d n

hay đã đ c đóng gói (package), đang đ c c t trong kho hay đã đ c l p ráp vào s n

ph m và đ a vào s d ng Các d li u th ng kê cho th y h h ng do ESD tr c ti p gây ra

chi m đ n h n 10% trong các IC b h ng Th c t , h u h t các h h ng do quá áp

(electrical overstress hay EOS), chi m 50% s l ng IC b h ng, đ u có ngu n g c ban đ u

là ESD [1]

Khi hi n t ng phóng đi n x y ra s có m t xung dòng đi n ch y qua chíp bán d n

Xung dòng đi n này có đ c tính là t ng r t nhanh (trong kho ng vài ph n t giây –

nanosecond) đ n giá tr c c đ i và dòng đi n c c đ i có th lên đ n hàng ampere Dòng

đi n quá l n này s t o ra m t đi n áp l n có th đánh th ng các l p cách đi n c ng nh

các l p ô-xít c c gate c a các transistor Dòng đi n ESD v i n ng l ng r t cao c ng có

th t o ra m t l ng nhi t r t l n t i m t vùng c c b và phá hu các thành ph n m ch

c ng nh các l p dây d n kim lo i t i vùng đó Dòng đi n ESD v i c ng đ l n còn gây ra

hi n t ng electromigration làm gi m đ tin c y (reliability) c a chíp bán d n

(Electromigration là hi n t ng các phân t v t ch t c u thành nên dây d n và via trong

chíp bán d n b tác đ ng và di chuy n ra kh i v trí ban đ u do va ch m v i các electron

trong dòng đi n Electromigration có th làm cho các dây d n và via b đ t hay không còn

k t n i t t.)

Các mô hình ESD (ESD model)

Nh ng gì x y ra trong kho ng th i gian ng n ng i tính b ng nanosecond c a hi n

t ng ESD có l khá ph c t p vì nó liên quan đ n nhi u đ c tính v t lý (nhi t, đi n, vv) c a

các đ i t ng tham gia vào quá trình Vi c xây d ng các mô hình ESD là c n thi t đ mô

ph ng ho t đ ng c a chip bán d n trong đi u ki n có ESD.V m t đi n, có 3 mô hình ESD

đ c s d ng ph bi n trong l nh v c bán d n đ đ c t hi n t ng ESD:

- Mô hình HBM (Human Body Model – mô hình phóng đi n t c th ng i)

- Mô hình MM (Machine Model – mô hình phóng đi n t máy móc)

- Mô hình CDM (Charged Device Model – mô hình phóng đi n do chíp bán d n b tích đi n)

Có l tên c a các mô hình c ng đã cho ta khái ni m nào đó v ngu n g c và m c

đích c a chúng C 3 mô hình đ u có chung m t m ch đi n mô t là m t m ch RLC n i ti p

nh trong Hình 1 nh ng có các giá tr khác nhau cho các thành ph n trong mô hình nh

đ c trình bày trong B ng 1

Hình 1: M ch đi n t ng đ ng c a quá trình phóng đi n do t nh đi n theo các mô hình

HBM, MM, và CDM

B ng 1: Giá tr c a các thành ph n m ch ơi n trong các mô hình ESD HBM, MM và CDM

Mô hình ESD Hình 1 có b n thông s : CESD, RESD, LESD, và VESD Các thông

s có th đ c hi u nh sau:

- CESD mô t kh n ng tích đi n (b i vì t đi n đ n gi n là m t v t l u tr đi n tích) c a đ i

t ng phóng đi n Các giá tr c a CESD trong B ng 1 đ c ch n b i vì v m t tích đi n, c

th ng i, gi ng nh m t cái t đi n có đi n dung 100 pF, máy móc có th xem nh t đi n

200 pF, chíp bán d n, vì khá nh , có th xem nh m t t đi n 10 pF Ta có th h i: nh ng

mà giá tr c a CESD còn tu thu c vào ng i, hay máy, hay thi t b tích đi n c th n a

ch ? Có l là th V y nên giá tr c a CESD (c ng nh RESD và LESD) trình bày trong

B ng 1 ch là giá tr trung bình Nh ng, đi u quan tr ng là nh ng giá tr này đ c c ng đ ng

làm v ESD ch n làm giá tr chu n đ mô t hi n t ng ESD Nói cách khác, n u ta bàn v

HBM thì có ngh a là ta đang nói v m ch đi n v i CESD = 100pF ch không ph i b t k m t

giá tr nào khác, b t ch p trong th c t c th ng i có đi n dung là bao nhiêu đi n a

RESD và LESD mô t đ c tính c a đ ng d n dòng đi n ESD (không k ph n đ ng d n

n m bên trong “M ch đi n ch u tác đ ng c a ESD”) Trong mô hình HBM, c th ng i có

đi n tr kOhm và đ t c m (inductance) 7500nH N u tôi nh không l m thì giá tr

1.5-kOhm này đ c d y trong môn h c An Toàn i n HBK TP.HCM v y nên m y cái mô

hình ESD mà tôi copy t sách n c ngoài này ch c c ng đáng tin Máy móc và chíp bán

d n có kh n ng d n đi n t t h n c th ng i nên có đi n tr quy c đ c ch n là

20-Ohm Máy móc có đ t c m, 750nH, l n h n đ t c m quy c c a chíp bán d n, 5nH,

do có kích th c l n h n

Ý ngh a c a VESD thì h i khác m t chút VESD không ph i là m t thông s c đ nh

trong các mô hình ESD và các giá tr VESD trình bày trong B ng 1 c ng không ph i là giá tr

quy c trong các mô hình ESD VESD là m t thông s đ c dùng đ đánh giá kh n ng

ch u đ ng ESD (ESD tolerance hay ESD robustness) c a chíp bán d n Chíp có giá tr

VESD càng cao thì kh n ng t n t i d i tác đ ng c a ESD càng l n Các giá tr VESD

trình bày trong B ng 1 là các giá tr t i thi u mà các chíp bán d n th ng m i th ng c

g ng đ t đ c Khi ta đ c các báo cáo chi ti t v thông s k thu t (specifications hay

specs) c a các chíp bán d n ta có th g p các dòng nh : “HBM = 1.5kV” hay “CDM = 500V”

thì các giá tr 1.5kV và 500V là giá tr VESD t i đa mà con chíp đ c đ m b o là có kh

n ng ch u đ ng

CESD cùng v i VESD xác đ nh l ng đi n tích t nh đi n đ c tích lu tr c khi có ESD và

sau đó đ c phóng ra trong su t th i gian có ESD L ng đi n tích này là: QESD = CESD

x VESD VESD càng l n có ngh a là l ng t nh đi n đ c tích lu c ng l n và khi x y ra

hi n t ng phóng đi n thì dòng đi n ESD c ng l n t l thu n Con chíp có VESD càng cao

thì càng có kh n ng ch u đ ng ESD Còn b n thân ng i thi t k m ch nh tôi l i thích

VESD th p – vì nó d thi t k h n

Hi n t ng phóng đi n do t nh đi n (ESD) – Ph n 3: Dòng đi n ESD

Hình 1: M ch ơi n t ng ơ ng c a quá trình phóng ơi n do t nh ơi n theo các mô hình

HBM, MM, và CDM

Trong mô hình t ng đ ng Hình 1, dòng đi n ch y trong m ch khi ESD x y ra có th

đ c xác đ nh b ng cách gi i ph ng trình vi phân c p 2:

v i đi u ki n đ u đ c cho b i đi n áp VESD: V(t=t0-) = VESD Còn ph ng trình vi phân

này t đâu mà ra ? n gi n ch là t ng đi n áp trên m t vòng kín thì b ng 0 thôi Các s

h ng trong v bên trái l n l t đ i đi n cho đi n áp t c th i trên LESD, RESD, và CESD

Tôi t ng th c m c t i sao trong ph ng trình nói trên không th y s hi n di n c a

đi n áp Vcir(t) gi a hai I/O c a “M ch ch u tác đ ng c a ESD” Th c ra n u vi t đ y đ thì

Vcir(t) s xu t hi n trong m t s h ng m i c a v bên trái Tuy nhiên, n u trong m ch có

các thành ph n b o v ESD thì Vcir(t) s r t nh so v i VESD Ch ng h n nh trong m ch

CMOS thì giá tr c c đ i c a Vcir(t) vào kho ng 2-3 Volt Vì Vcir(t) không đáng k so v i các

đi n áp trên LESD, RESD, và CESD, nên nó th ng đ c b đi đ giúp cho vi c kh o sát

dòng đi n iESD(t) đ c đ n gi n h n Tuy nhiên Vcir(t) v n r t đáng k trong t ng quan

so sánh v i đi n áp ho t đ ng an toàn c a “M ch ch u tác đ ng c a ESD” Ta s th y đi u

này trong các ph n sau

V i ph ng trình vi phân c p 2 cùng v i đi u ki n đ u nói trên, tôi có th tìm ra

iESD(t) cho t ng mô hình ESD Tuy v y, s tr giúp c a Internet và m t vài quy n sách

toán v gi i ph ng trình vi phân có l v n ch a đ đ i v i tôi May m n là v n có cách

khác đ tìm ra iESD(t): dùng m t ph n m m mô ph ng m ch đi n T t nhiên là có th có

nh ng cách khác nh dùng MATLAB nh ng tôi ch a th Do tôi có s n ph n m m Spectre

nên tôi dùng Spectre Tuy nhiên, v i m t mô ph ng đ n gi n nh th này, b t c phiên b n

mi n phí nào c a SPICE c ng hoàn toàn có th dùng đ c

Hình 2: S ơ m ch và các thi t l p v ơi u ki n ơ u (IC = initial condition) trong mô ph ng

dòng ơi n ESD dùng ph n m m mô ph ng m ch

Khi dùng SPICE/Spectre mô ph ng dòng đi n ESD, vì Vcir(t) đ c b qua nên trong

mô ph ng này không c n s đ m ch c a “M ch ch u tác đ ng c a ESD” mà ch có m t

m ch RLC n i ti p v i các đi u ki n đ u (initial condition) cho C và L nh đ c trình bày

trong Hình 2 V i Spectre, tôi còn ph i mô ph ng th i đi m ESD b t đ u b ng cách đ t m t

switch (công t c) n i ti p v i m ch RLC và ch “đóng” cái switch này vào th i đi m t0 N u

không có cái switch này trong m ch thì k t qu mô ph ng c a tôi không gi ng v i k t qu

trình bày trong các tài li u v ESD

Hình 3 d i đây trình bày k t qu mô ph ng các mô hình ESD trong Hình 2 v i các thông

s ESD trong B ng 1 (xem Ph n 2) Giá tr c a dòng đi n ESD, iESD(t), trong 3 mô hình

ESD đ c v theo th i gian Quá trình phóng đi n b t đ u sau 10ns k t khi b t đ u mô

ph ng Ngh a là cái switch mà tôi đ c p bên trên s tr ng thái m – không d n đi n –

trong vòng 10ns đ u tiên, r i đ c chuy n sang tr ng thái đóng – d n đi n – k t th i đi m

10ns tr đi

Hình 3: Dòng ơi n ESD

D i đây là m t vài nh n xét v dòng đi n ESD trong các ki u phóng đi n mà ta có

th rút ra t k t qu mô ph ng:

- Mô hình HBM đ c mô ph ng v i giá tr VESD l n nh t (2kV) nh ng giá tr c c đ i c a

iESD(t) l i th p nh t, vào kho ng 1.3A Lý do là vì RESD l n (1.5kOhm) Vì v y m c dù yêu

c u v giá tr t i thi u c a VESD cho HBM th ng khá cao (trong t m vài kV), HBM ch a

h n là mô hình khó “đ ” nh t

- Dòng đi n ESD trong mô hình HBM có đáp ng “ch m” nh t: th i gian lên (rise time) và

xu ng (fall time) đ u dài Lý do là vì LESD l n (nh r ng cu n c m ch ng l i s thay đ i

nhanh c a dòng đi n) Th i gian lên có th dài đ n 6-8ns T ng th i gian phóng đi n trong

mô hình HBM là dài nh t và vào kho ng 300ns Lý do là vì l ng đi n tích nhi u h n (do

QESD = CESDxVESD) mà dòng đi n c c đ i (m t cách nói khác c a t c đ x đi n tích) l i

th p h n V y nên các m ch b o v HBM không c n ph i có đáp ng nhanh nh các m ch

CDM và MM

- N ng l ng t ng c ng đ c gi i phóng b i dòng đi n ESD trong mô hình HBM là cao nh t

(theo công th c E = 0.5xCESDxVESD2) B i vì n ng l ng này đ c gi i phóng d i d ng

nhi t nên phóng đi n ki u HBM có th s t o stress nhi t l n nh t

- Dòng đi n ESD trong mô hình HBM ch ch y theo m t h ng trong toàn b th i gian

phóng đi n Vi c dòng đi n dù không cao nh ng ch ch y theo m t h ng trong th i gian

dài làm cho ki u phóng đi n HBM có th gây ra hi u ng electromigration m nh làm suy y u

các k t n i (interconnect) trong m ch (V i cùng công su t, dòng đi n xoay chi u không gây

ra nhi u tác h i v electromigration nh dòng đi n m t chi u Hi u m t cách nôm na, dòng

đi n xoay chi u ch đá qua đá l i, vì nó xoay chi u mà, các phân t v t ch t c u thành dây

d n còn dòng đi n m t chi u thì đ y h n các phân t này v m t đ u dây làm cho đ u dây

bên kia b đ t.)

- S phóng đi n theo mô hình CDM t o ra dòng đi n có biên đ cao nh t trong th i gian

ng n nh t do RESD và LESD đ u nh B o v m ch bán d n d i tác đ ng c a ESD theo

mô hình CDM có th xem là khó kh n nh t vì m ch b o v ph i đáp ng nhanh và ph i d n

đ c dòng đi n l n

- c tính v đ l n và th i gian (rise time, fall time) c a dòng đi n ESD trong mô hình MM

n m m c trung gian so v i các đ c tính t ng ng c a dòng đi n trong mô hình HBM và

CDM B o v ESD theo mô hình MM c ng có th xem nh có đ khó m c trung gian

Trong nhi u tr ng h p, m ch b o v ESD theo mô hình MM và HBM t ng t nhau còn

mô hình CDM s d ng m t d ng m ch b o v khác

Hi n t ng phóng đi n do t nh đi n (ESD) – Ph n 4: Nguyên lý c b n

M c dù kh n ng ch u đ ng ESD th ng đ c mô t b ng các giá tr VESD cho các

mô hình t ng ng (HBM, MM, hay CDM) nh trong B ng 1 (xem Ph n 2), b n ch t c a

hi n t ng ESD l i là m t dòng đi n v i d ng sóng nh trong Hình 2 (xem Ph n 3) Nói

cách khác chíp bán d n s “th y” m t dòng đi n ch y vào/ra m t I/O (input/output – ngõ

vào/ra) c a con chíp và ch y ra/vào m t I/O khác Tu thu c vào đ c tính d n đi n bên

trong con chíp gi a hai I/O này mà dòng đi n ESD s gây ra các hi u ng khác nhau

đây ta ch bàn đ n hi u ng đi n, ngh a là ta ch bàn v dòng đi n và đi n áp bên trong

m ch và vi c b o v c ng ch gi i h n trong vi c ki m soát dòng đi n và đi n áp m c dù

trong th c t có th các hi u ng khác nh nhi t, electromigration, vv, m i tr c ti p làm

h ng chíp

Hãy xem th đi u gì s x y ra trong nh ng tr ng h p gi d sau:

Tr c h t, gi s r ng “M ch đi n ch u tác đ ng c a ESD” không ch a m t thành

ph n m ch nào có kh n ng d n đi n gi a hai I/O ch u nh h ng c a ESD i u gì s x y

ra? Do không có dòng đi n ch y trong m ch, các đi n áp r i trên LESD và RESD s b ng

0 K t qu là ta s có Vcir(t)=VESD i u này có ngh a là m t đi n áp t vài tr m đ n vài

ngàn Volt s đ c đ t lên I/O1 và I/O2 Trong các chip bán d n, đi n áp đánh th ng

(breakdown voltage) c a các ti p xúc p-n c ng ch vào kho ng 10-20V còn v i các l p cách

đi n thì giá tr này còn th p h n L p ôxit c c gate c a các transistor là d b đánh th ng

nh t Các l p ô-xít m ng có đi n áp đánh th ng ch vào kho ng 1-2V, còn v i các l p ô-xít

dày thì c ng không quá 5V V y nên đi n áp Vcir(t) t o ra b i iESD(t) s l n l t đánh th ng

các ti p xúc p-n và/ho c các l p cách đi n cho đ n khi nào m t đ ng d n đi n đ c t o

ra gi a I/O1 và I/O2 đ gi i phóng l ng t nh đi n đ c tích trong CESD Do quá trình

phóng đi n này, Vcir(t) s gi m d n và tr v b ng 0 sau khi toàn b l ng đi n tích đã

đ c gi i phóng Tuy nhiên, các ti p xúc p-n, các l p cách đi n, hay các l p ô-xít c c

gate đã b đánh th ng thì không bao gi ph c h i l i đ c và chíp bán d n xem nh đã b

h ng hoàn toàn

T tr ng h p gi d trên ta có th th y: m t khi đã x y ra ESD thì ch c ch n s có

dòng đi n ch y qua m ch N u không có m t đ ng d n đi n nào thì ESD s t t o ra

đ ng d n b ng cách đánh th ng l p cách đi n V y thì cách duy nh t mà ta có th làm là

t o s n các đ ng d n đ dòng đi n ESD ch y qua, hay nói m t cách dí d m là hãy “v

đ ng cho h u ch y” Câu h i k ti p s là: ta ph i v con đ ng nh th nào thì “h u”

m i ch y qua mà không gây tác h i gì?

Hãy xem xét ti p tr ng h p bên trong m ch đi n có m t đ ng d n đi n gi a

I/O1 và I/O2 N u trên đ ng d n đi n này có m t đi n tr hi u d ng Reff (có th là đi n tr

ký sinh c a dây d n, hay đi n tr hi u d ng c a m t k t n i p-n phân c c thu n, vv) thì s

có m t đi n áp iESD(t)Reff đ c t o ra i n áp này có th s xu t hi n trên các thành

ph n trong m ch đi n nh transistor, t đi n, vv… Hình 4 mô t m t tr ng h p đi n áp này

xu t hi n gi a c c gate và c c drain/source c a transistor M1

Hình 4: Ví d v m t ơi n áp iESD(t)Reff ơ c t o ra trên l p ô-xít c c gate c a transistor

M1

c c gate c a M1 không b đánh th ng thì đi n áp gi a c c gate và c c source

VGS,1 = iESD(t)Reff ph i th p h n giá tr đi n áp đánh th ng c a l p ô-xít c c gate i u

này có ngh a là Reff ph i nh h n m t m c gi i h n nào đó V i các transistor dùng l p ôxit

m ng, giá tr đi n áp đánh th ng, Vbd, có th ch kho ng 1-2V C hào phóng cho r ng giá

tr c c đ i c a iESD(t) là 1A đi (t ng ng v i VESD = 1.5kV trong mô hình HBM) thì đ

đ m b o iESD(t)Reff n m trong gi i h n an toàn c a M1 ta ph i có RESD < Vbd/iESD,max

= 1 VESD càng cao (t ng ng v i iESD(t) càng cao) thì Reff l i càng ph i nh h n

Có hai đi u c n l u ý đây Th nh t, Reff không nh t thi t ph i là đi n tr hi u d ng c a

toàn b đ ng d n đi n t I/O1 đ n I/O2, t m g i là Rtotal, mà có th ch là m t ph n c a

Rtotal H qu c a đi u này là Vcir = iESD(t)Rtotal có th l n h n iESD(t)Reff ngh a là l n

h n đi n áp đánh th ng nh ng m ch đi n v n an toàn Ví d c th v tr ng h p này s

đ c trình bày v sau

i u th hai c n bàn là giá tr gi i h n 1 (T t nhiên giá tr 1 là ch trong ví d này

thôi ch trong tr ng h p khác gi i h n này có th khác đi đôi chút nh ng t u chung c ng

n m trong kho ng 1 +/-50%.) 1 nên xem là l n hay nh ? “L n” có ngh a là ta ngh r ng

s d dàng có đ c Reff < 1 và “nh ” ngh a là ta ngh r ng s r t khó đ đ t đ c Reff <

1 Câu tr l i là: trong các chíp CMOS, Reff c a các k t n i kim lo i r t có th v t qua

gi i h n 1 này n u ta không c n th n khi v layout Các đ ng dây kim lo i thi t k đ

mang dòng đi n ESD c n ph i đ c v r ng đ có đi n tr th p V y câu tr l i cho v n đ

“v đ ng cho h u ch y” nh th nào là: ta c n v đ ng (dây kim lo i) đ r ng

Nói tóm l i thì nguyên lý c b n trong thi t k b o v ESD khá là … c b n: dòng

đi n luôn ch y theo đ ng d n nào có đi n tr th p nh t Vì v y đ chíp bán d n có th

s ng chung v i ESD ta s :

- Thi t l p s n bên trong chíp m t đ ng d n đ dòng đi n ESD ch y qua khi có s phóng

đi n

- ng d n này ph i có kh n ng mang dòng đi n có c ng đ và n ng l ng cao

- ng d n này ph i có đi n tr th p đ đi n áp r i trên nó th p h n đi n áp đánh th ng

c a các thành ph n trong m ch

Hi n t ng phóng đi n do t nh đi n (ESD) – Ph n 5: B o v các I/O

Kh n ng ch u đ ng dòng đi n ESD c a m t con chíp có th đ c nâng cao b ng

cách b sung các m ch đi n b o v vào bên trong nó Nh ng m ch đi n này ph i đ c

M t con chíp bán d n s t ng tác v m t đi n v i môi tr ng xung quanh thông qua các

I/O hay “pin” (chân) c a con chíp Hi n t ng ESD c ng s tác đ ng lên chíp thông qua các

I/O này C th là dòng đi n ESD s ch y vào m t I/O và ch y ra m t I/O khác đ m

b o dòng đi n ESD không ch y qua các thành ph n m ch khác ngo i tr các m ch b o v

ESD, theo logic thông th ng, ta ph i đ t các m ch b o v này ngay t i các I/O Nói cách

khác, khi v layout cho chíp ta s v các m ch b o v n m ngay bên d i ho c n m sát,

tu theo quy t c thi t k c a công ty bán d n (foundry), v i các I/O pad Vi c b o v ESD

cho con chíp chính là b o v các I/O

Hãy bàn s v các I/O tr c khi nói v các m ch b o v b i vì v i các lo i I/O khác nhau ta

s có nh ng cách b o v khác nhau Th c ra thì c ng ch có 2 lo i I/O mà thôi:

- Lo i th nh t là các I/O đ c p ngu n (power supply) cho chíp Có th là VDD, VSS, GND,

DVDD, DVSS, AVDD, AVSS, AGND, vân vân và vân vân Nói chung là các I/O không thu c

lo i … th hai

- Còn lo i th hai là các I/O đ đ a tín hi u (signal) vào và ra kh i chíp Có th là CLK,

INPUT, OUTPUT, IREF, VREF, RESET, ENABLE, vân vân và vân vân Nói chung là các I/O

không thu c lo i … th nh t

Thi t k m ch b o v các I/O c p ngu n nhìn chung là ít “h i não” h n là thi t k m ch b o

v các I/O tín hi u b i vì ta không ph i lo l ng v vi c đ m b o tín hi u truy n qua không b

nh h ng b i các m ch b o v ESD T đây tr đi ta s g i các I/O c p ngu n là VDD và

VSS còn các I/O tín hi u s đ c g i đ n gi n là I/O Ta s xem xét vi c b o v ESD cho

m t con chíp đ n gi n có m t chân VDD, m t chân VSS, và hai chân I/O nh trong Hình 5

Hình 5: M t con chíp đ n gi n v i các I/O

V i con chíp đ n gi n trong Hình 5 s có các tình hu ng ESD sau đây x y ra:

- Dòng đi n ESD ch y vào (ra) VDD và ch y ra (vào) VSS

- Dòng đi n ESD ch y vào (ra) m t I/O và ch y ra (vào) VDD

- Dòng đi n ESD ch y vào (ra) m t I/O và ch y ra (vào) VSS

- Dòng đi n ESD ch y vào m t I/O và ch y ra m t I/O khác

Th c ra v i các con chíp ch s d ng m t ngu n c p đi n (single power domain)

nh trên, b t k con chíp có bao nhiêu I/O, thì khi hi n t ng ESD x y ra, dòng đi n s ch

ch y theo m t trong các tình hu ng ESD v a li t kê trên N u con chíp s d ng nhi u