đồ án VMTTVMS đề tài thiết kế tần số tín hiệu hình sin

Máy đo tần số là 1 thiết bị cho phép chúng ta biết được tần só của tín hiệu 1 cách chính xác, góp phần vào việc đo và điều khiển tín hiệu.Với những kiếnthức được học trên lớp và tìm hiểu

Trường ĐHCN Hà Nội Bộ Môn ĐLĐK

BỘ C ÔNG T HƯƠNG TRƯỜNG ĐẠ I HỌC C ÔNG NGHIỆP HÀ NỘI

KHOA ĐIỆN

*********

ĐỒ ÁN MÔN: VI MẠCH SỐ- VI MẠCH TƯƠNG TỰ

ĐỀ TÀI: THIẾT KẾ MẠCH- ĐO TẦN SỐ

Giáo viên hướng dẫn : Nguyễn Văn Vinh Sinh viên thực hiện : Nhóm I

Lớp : Điện 3-K11

Mã sinh viên :

Tháng :12 năm: 2018

Khi ấn nút Start, hệ thống thực hiện đo và hiển thị kết quả đo với thang

đo Hz, cảm biến nhiệt đọ cũng cho giá trị đầu ra sau mạch chuẩn hóa Khi ấn

nút Stop, hệ thống dừng Sử dụng các thiết bị đo để kiểm tra khi cần thiết

LỜI MỞ ĐẦU

Như chúng ta đã biết, khoa học công nghệ đang phát triển một cáchnhanh chóng trong những năm gần đây, đặc biệt là ngành kỹ thuật điện-điện tử

Sự xuất hiện của các vi mạch, IC số tổng hợp đã giúp cho kích thước mạch nhỏgọn, tiện lợi hơn

Trải qua sự phát triển của khoa học công nghệ, giờ đây chúng ta đã chếtạo ra rất nhiều loại tần số, phục vụ trong ngành điện tử viễn thông, công nghệthông tin, tự động hóa

Máy đo tần số là 1 thiết bị cho phép chúng ta biết được tần só của tín hiệu

1 cách chính xác, góp phần vào việc đo và điều khiển tín hiệu.Với những kiếnthức được học trên lớp và tìm hiểu thực tế Trong thời gian yêu cầu nhóm em

đã hoàn thành đồ án môn học với nội dung “Mạch Đo Tần Số” Do kiếnthức chuyên ngành còn thiếu nhiều thực tế nên đồ án không tránh khỏi nhữngsai sót, mong các thầy cô góp ý kiến để đồ án được hoàn thiện hơn

Em xin cám ơn thầy Nguyễn Văn Vinh đã giúp em hoàn thành đề tài này.

1.3.1: Khái niệm mạch dao động.

1.3.2: Điều kiện dao động

1.3.3: Kết luận

Chương 2: Thiết kế hệ thông đo và hiển thị tần số.

2.1: Trình bày về các mạch chức năng sử dụng trong hệ thống

2.1.1: Phân tích yêu cầu công nghệ

2.1.2: Liệt kê phương pháp đo tần số

2.1.3: Trình bày về nguyên lý đo tần số trong bài

2.2: Thiết kế mạch đo tần số

2.2.1: Sơ đồ khối và các linh kiện sử dụng trong bài

2.2.2: Xây dựng mạch phát xung chuẩn cung cấp cho các bộ đếm dùng timer 555

2.2.3: Trình bày sơ đồ chân lý và ứng dụng các vi mạch sử dụng 2.2.4: Sơ đồ nguyên lý của mạch

Chương 3: Xây dựng mạch mô phỏng trên phầm mềm Protues và chạy

thử

Chương 4: Kết luận

3.1 Các kết quả đạt được

3.2 Sai số và nguyên nhân sai số của các thiết bị đo

3.3 Các hạn chế tồn tại của bản thiết kế và phương hướng khắc phục 3.4 Kết luận chung

Chương 1 : Tìm hiểu chung mạch tổ hợp, mạch dãy và

Khi tổng hợp mạch logic tổ hợp ta cần tuân thủ các bước dưới đây:

- Lập bảng chức năng logic của mạch Đó là bảng chân lí hay bảng trạng thái, là

bảng giá trị các biến ra tương ứng với tổng tổ hợp của các biến vào

- Từ bảng trạng thái xác định biểu thức hàm logic hoặc bảng Các nô.

- Tiến hành tối thiểu hoá hàm logic và đưa về dạng thuận lợi để triển khai hàm thông qua các mạch logic cơ bản

a: Các ph ương pháp tối thiểu hóa hàm logic ng pháp t i thi u hóa hàm logic ối thiểu hóa hàm logic ểu hóa hàm logic

- Tối thiểu hoá hàm logic bằng cách sử dụng các định luật cơ bản của đại số logic

- Tối thiểu hoá hàm logic bằng biểu đồ Các nô

b: Tổng hợp hàm logic ràng buộc

Khái niệm về hàm logic ràng buộc

Hàm số n biến có 2n tổ hợp biến, tương ứng với mỗi tổ hợp biến đó hàm số có giá trị 1 hoặc 0 Nhưng cũng có những trường hợp với một số tổ hợp biến số hàm số của các biến đó không xác định được giá trị theo một điều kiện nào đó

Phần tử ràng buộc hay số hạng ràng buộc là tổ hợp biến tương ứng với trường hợphàm số không xác định, số hạng ràng buộc luôn bằng 0

Điều kiện ràng buộc là biểu thức logic tạo bởi tổng các phần tử ràng buộc Vậy điều kiện ràng buộc cũng luôn bằng 0

Hàm logic ràng buộc là hàm số logic xác định với điều kiện ràng buộc

Tối thiểu hoá hàm logic ràng buộc có 2 cách: tối thiểu hoá bằng công thức hoặc bằng bảng các nô

1.1.2: Bộ mã hóa và bộ giải mã

a Bộ mã hóa nhị - thập phân ( bộ mã hóa BCD )

Bộ mó húa nhị thập phân là bộ mó húa cú nhiệm vụ chuyển 10 chữ số thập phõn thành mó hệ nhị phân Dạng mó này cũn được gọi là mó BCD ( Binary Code

Decimal )

Mã thập phân Mã nhị phân

Bảng chõn lý bộ mã hóa BCD theo mó 8421 (sgk t121)

Sơ đồ nguyờn lý bộ mó húa nhị thập phân (sgk t121)

b Bộ giải mã nhị -thập phân ( bộ giải mã BCD)

Bộ giải mó BCD cú 4 cửa vào là 4 bit nhị phõn , ký hiệu chúng theo trọng số giảm dần là D,C,B,A có các cửa ra là 10 sô hệ thập phân ( số 0 đến số 9 ), kí hiệu chúng lày0,y1,y2,y3,y4,y5,y6,y7,y8,y9 ứng với mỗi tổ hợp biến vào chỉ có 1 biến ra xuất hiện Quy định mức thấp ( mức 0 ) là mức tích cực của biến ra

Bảng chõn lý bộ giải mó BCD theo mó 8421 (sgk t.122 )

Sơ đồ nguyờn lý bộ giải mó BCD (sgk t.124)

1.2: Mạch dãy

1.2.1: Khái niện mạch dãy

+, Mạch dãy là mạch logic có các phần tử nhớ được tạo bởi các mạch lật, các mạch

cơ bản và các biến ra của mạch không chỉ phụ thuộc vào tổ hợp biến vào mà còn phụ thuộc cả vào trạng thái hiện tại của mạch

+, Thanh ghi là dãy mạch nhớ có chức năng lưu giữ dữ liệu hoặc biến đổi dữ liệu số

từ nối tiếp sang song song và ngược lại Mỗi mạch lật chỉ lưu giữ được một bit Vậy thanh ghi dài bao nhiêu bit phải được tạo tử bấy nhiêu mạch lật

Thanh ghi nhận dữ liệu song song

Thanh ghi nhận dữ liệu song song dài 4 bit có 4 mạch lật kiểu D kí hiệu theo thứ tự F3 4 bit dữ liệu đến ngừ vào D của 4 mạch lật D0-D3 Q0-Q3 là ngừ ra của 4 mạch lật cũng là ngừ ra của thanh ghi

F0-Q3Q2Q1Q0 = D3D2D1D0

1.2.2: Bộ đếm

Là thiết bị đếm được số xung đến cửa vào , đầu ra của bộ đếm là số lượng dung đếm được Bộ đếm rất đa dạng , ở đây ta xét 2 loại là Bộ đếm nhị phân đồng bộ và bộ đếm thập phân đồng bộ

thứ nhất (F0) đều có mức “1” Q0-Q3 là cỏc ngừ ra của bốn mạch lật cũng là ngừ ra giữ liệu của bộ đếm.

Giản đồ thời gian (7.35 t 133)

-,Bộ đếm thập phân đồng bộ

Bộ đếm thập phân đồng bộ là bộ đếm 4 bit chỉ đếm 10 xung CP nội dung bộ đếm là

mó nhị phân của 10 chữ số thập phân 0-9 ,gọi là mó BCD Vậy mạch tạo bởi 4 mạch lật và các mạch cổng logic Một trong số các bộ đếm thập phân đồng bộ theo mó BCD 8421 cú sơ đồ như hỡnh (7.36 t133)

Mạch có 4 mạch lật kiểu JK đc kí hiệu từ F0-F3 và sử dụng 5 mạch AND xung đồng thời cấp cả đển 4 mạch lật cửa vào J,K của mạch lật thứ nhât (mạch F0) đều có mức” 1” Q0-Q3 là cỏc ngừ ra của 4 mạch lật cũng là ngừ dữ liệu của bộ đếm C là đầu ra nhớ hàng thập phân cao hơn của bộ đếm

Ta thực hiện việc phân tích bộ đếm theo các bước dưới đây

B1: Xác định các loại phương trỡnh ( phương trỡnh định thời, phương trỡnh đầu ra,phương trỡnh kớch)

B2: Xác định phương trỡnh trạng thái

B3: Xây dựng bảng tính toán

B4: Lập bảng trạng thái, vẽ sơ đồ hỡnh trạng thái

Đồ thị dạng sóng của bộ đếm thuận thập phân đồng bộ với mó BCD 8421 ( hỡnh 7.38 t.136)

1.3: Mạch dao động.

1.3.1: Khái niệm

Mạch dao động là mạch điện tử tạo ra tín hiệu đổi theo chu kỳ Dựa vào dạng tín hiệu do mạch dao động tạo ra, người ta chia mạch dao động ra làm: mạch dao động hình sin (dao động điều hoà) và mạch dao động tạo xung Mạch dao động tạo được tín hiệu có tần số từ vài Hz đến hàng nghìn MHz

Các mạch dao động sử dụng các phần tử tích cực là: tranzitor ( loại lưỡng cực hoặc FET), điốt-tuynen, mạch tích hợp KĐTT hoặc các mạch tích hợp với các chức năng khác

Các tham số cơ bản của mạch dao động gồm: tần số tín hiệu ra, công suất ra và hiệu suất của mạch

Ta thường gặp các nguyên tắc dao động như: tạo dao động bằng hồi tiếp dương vàtạo dao động bằng phương pháp tổng hợp mạch

1.3.2: Điều kiện dao động

Ta xét sơ đồ khối mạch dao động mô tả như trên hình 1.1 Trong đó, ta kí hiệu vàgọi X’

I - tín hiệu vào dạng phức, X’

O – tín hiệu ra dạng phức và X’

F – tín hiệu phản hồi dạng phức

Hình 1.1: Mô tả cách xác định điều kiện dao động

Khối 1: khối khuếch đại có hàm truyền đạt dạng phức:

K’ = Kejá

K

Với K là môđun hàm truyền đạt khối khuếch đại và áK là góc pha đầu hàm truyền đạt khối khuếch đại Khối 2 là khối hồi tiếp khuếch đại có hàm truyền đạt dạng phức:

Có thể tách điều kiện (1.1) ra làm 2 biểu thức:

Điều kiện cân bằng biên độ: KKF = 1

Điều kiện cân bằng các góc pha: áK + á

F = 2đn với 0,+1,-1,…

1.3.3: Kết luận

Mạch dao động là mạch khuếch đại tự điều khiển bằng phản hồi dương ra quay lạiđầu vào Năng lượng tự dao động lấy từ nguồn một chiều được cung cấp Mạch phải bảo đảm cân bằng biên độ và cân bằng pha Mạch dao động chứa ít nhất một phần tử tích cực làm nhiệm vụ biến đổi năng lượng một chiều thành xoay chiều Mạch dao

1

động chứa một phần tử phi tuyến hay một khâu điều chỉnh để bảo đảm cho biên độ dao động không đổi ở trạng thái xác lập.

Chương 2: Thiết kế hệ thống đo và hiển thị tần số.

2.1 Trình bày về các mạch chức năng sử dụng trong hệ

thống.

2.1.1: Phân tích yêu cầu về công nghệ.

Dựa vào yêu cầu bài toán “thiết kế mạch đo tần số và giám sát nhiệt độ dùng led 7 thanh để hiển thị giá trị đo tần số “

 sử dụng led 7 thanh để hiển thị vì :

+ led 7 thanh hợp với thiết bị hiển thị tần số vì led 7 thanh là một công cụ thông dụng được dùng để hiện thị các thông số dưới dạng các số từ 0 đến 9

Để đo tần số của tín hiệu điện ta sử dụng hai phương pháp biến đổi thẳng và phương pháp so sánh

Tần số mét là dụng cụ để đo tần số đo tần số bằng phương pháp biến đổi thẳng được

tiến hành bằng các loại tần số mét cộng hưởng, tần số mét cơ điện, tần số mét tụ điện,tần số mét chỉ thị số đo tần số bằng phương pháp so sánh được thực hiện nhờ

ôsilôscốp, cầu xoay chiều phụ thuộc tần số, tần số mét đổi tần, tần số mét cộng

hưởng, …

2.1.3: Trình bày về nguyên lý đo tần số trong bài.

Trong bài này chúng em đo tần số bằng phương pháp so sánh

Chúng em dùng IC 555 phát ra 1 xung chuẩn có tân số 1 HZ Như vậy chu kỳ

T=1/f=1/1=1 (s)

Giả sử xung cần đo có tần số là x (Hz) Như vậy chu kỳ sẽ bằng 1/x (s)

Như vậy ta thấy trong 1 giây IC 555 thực hiện được 1 chu kỳ ( tức 1 lần lặp lại tín hiệu) thì xung cần đo sẽ thực hiện được x chu kỳ( Tức x lần lặp lại tín hiệu)

Ta sẽ đưa cùng 1 lúc 2 giá trị tần số này cùng một lúc vào một phần tử logic AND, đầu ra của con AND sẽ đưa vào mạch đếm Xung 1 Hz sẽ được khống chế sao cho chỉ phát ra xung trong 1 chu kỳ tức 1 s

Ta thấy trong 1s xung 1Hz thực hiện được 1 chu kỳ thì xung x Hz thực hiện được x chu kỳ

Khi hết 1 s xung 1Hz sẽ ngừng cấp xung vào 1 đầu con AND như vậy đầu ra của con AND sẽ bằng 0 (không có tín hiệu), mạch đếm sẽ dừng đếm Lúc này mạch đếm sẽ đếm được tần số của xung x Hz

2.2: Thiết kế mạch đo tần số.

2.2.1: Sơ đồ khối bố và các linh kiện sử dụng.

a Sơ đồ khối

Hiển Thị Led 7Seg

Bộ đếm 4chỉ sốBCD

b:Liệt kê các linh kiện sử dụng trong bản thiết kế.

Các linh kiện trong mạch tần số ta sử dụng là:

 3 con Điện Trở ( 1k, 217,045)

 2 con Tụ điện 0,01uF

 Khuyếch đại thuật toán ( OPAMP, LM 358)

 Nguồn (+12v, +5v)

 1 con IC Timer 555 ( tạo xung)

 4 con Led 7 thanh ( 7SEG-COM-CAT-BLUE để hiện thị kết quả

Theo yêu cầu đề bài nên ta chọn chu kì 1 giây tức là T=1s

 Chân 1 (GND): cho nối GND để lấy nguồn cấp cho IC hay chân còn gọi là chân chung.

 Chân 2 (TRIGGER): đây là chân đầu vào thấp hơn điện áp so sánh và đượcdùng như 1 chân chốt hay ngõ vào của 1 tần so áp Mạch so sanh ở đây dùngcác transito PNP với mức điện áp chuẩn 2/3 Vcc.Chân 3 (OUTPUT) : chânnày là chân dùng để lấy tín hiệu ra logic Trạng

 thái của tín hiệu ra được xác định theo mức 0 và 1 1 ở đây là mức cáo nó tương ứng gần bằng Vcc nếu (PWM=100%) và mức 0 tương đương với 0V nhưng trong thực tế nó không được ở mức 0V mà nó trong khoảng ( 0.35-

o >0.75V)

 Chân 4 (RESET) : dùng lập định mức trạng thái ra Khi chân số 4 nối massethì ngõ ra ở mức thấp Còn khi chân 4 nối vào mức cao thì trạng thái ngõ raphụ thuộc vào điện áp chân 2 và chân 6 Nhưng mà trong mạch để tạo đượcdao động thường nối chân này lên Vcc

 Chân 5 (CANTROLL VOLTAGE): dùng thay đổi mức áp chuẩn trong IC

555 theo các mức biển áp ngoài hay dùng các điện trở ngoài nối GND Chân này có thể không nối cũng được nhưng để giảm trừ nhiễu người ta thường nốichân số 5 xuống GND thông qua tụ điện từ 0.01uF->0.1uF các tụ này lọc nhiễu và giữ cho điện áp chuẩn được ổn định

 Chân 6 (THRESHOLD): là một trong những chân đầu vào so sánh điện ápkhác và cũng được dùng như 1 chân chốt dữ liệu

 Chân 7 (DISCHAGER): có thể xem chân này như 1 khóa điện tử và chịu điềukhiển bởi tầng logic của chân 3 Khi chân 3 ở mức điện áp thấp thì khóa này đóng lại , ngược lại thì nó mở ra Chân 7 tự nạp xả điện cho mạch R_C lúc IC

kế một mạch như vậy không hẳn là quá khó ,chỉ cần xây dựng mạch tổ hợp lả chúng ta hoàn toàn có thể làm được ,nhưng điều đó khiến chúng ta mất thời gian ,không đảm bảo chất lượng sử dụng , =>dùng IC tích hợp cho tiện

- Chúng ta tìm hiểu sơ đồ chân của nó như sau:

-Chú ý là loại này dùng cho seg 7 vạch loại cathot chung có nghĩa là tất cả cathot của led nốí chung với nhau và nối với đất, như vậy dữ liệu đẩy vào led sẽtích cực ở mức cao tức là mức 1 thì mới làm led sang.

- 4511 Có 16 chân

- Chân 16 luôn là chân nối với nguồn dương (5 v ), chân số 8 nối với đất

- Chân 1,2,7,6 là chân đưa dữ liệu đầu vào, chúng ta có thể chọn dữ liệu loạinày là dữ liệu logic tức là dạng 1,0,1,0…

- 7 chân đầu ra là chân 9 ,10,11,12,13,14,15 sẽ xuất ra dữ liệu của dạng 7 vạch

- Chân số 5 là chân dùng để điều khỉên tế bào nhớ, chần này = 0 thì IC hoạt động bình thường, còn = 1 thì dữ nguyên trạng thái ở các đầu ra ,và dữ cho đến khi nó trở về chân này được chuyển về 0 thì đầu ra lại tiếp tục hoạt động (nếu hiểu sâu sa thì chúng ta hiểu khi IC hoạt động thì dữ liệu tại đầu ra sẽ luân

phiên nhau được nhớ trong tế bào 4 bít, vậy khi chân số 5 này ở mức 0 giả sựgọi là đóng cửa thì IC hoạt động bình thường không vấn đề gì, nhưng khi nó = 1tức là mở cửa thì dữ liệu trong tế bào nhớ trào ra và đẩy liên tục vào cửa ra nên giữ tại đầu ra một mức dữ liệu cố định)

- Trong sơ đồ mạch chúng ta nối nó với đất

- Chân số 3 nếu =0 thì tất cả đầu ra sẽ là mức logic 1 (dùng kiểm tra led

7 đoạn ,bất chấp đầu vào là thế nào )

- Chân số 4 thì có tác dụng ngược lại chân số 3

Bảng chân lý:

3 IC đếm BCD 74LS190

Là IC tích hợ bộ đếm thập phân đồng bộ, đầu ra song song Nó có chức năng đếm thuận hoặc nghịch Đặc biệt có thể đặt trước giá trị đếm với chân điều khiển giá nạp giá trị

Chức năng các chân:

- Chân cấp nguồn : 16 (VCC) và chân 8(GND)

- Nhóm chân dữ liệu nạp vào : A(15) B(1) C (10) D(9)

- Nhóm chân dữ liệu đầu ra : Qa (3) Qb(2) Qc(6) Qd(7)

- Chân cấp xung clock CLK :14

- Chân chọn chế độ đếm thuận nghịch D/U :5

- Chân cho phép đếm Enable :4

- Chân nạp giá trị load :11

- Chân xung đếm ra RCO :13

4 Hiển thị( Led 7 thanh)

Led 7 thanh: là 7 con led xếp với nhau thành một hình, nhằm thể hiện các con số Một chân của các con led được nối với nhau ( Katot chung hoặc Anot chung), các chân còn lại được đưa ra nhằm phân cực các con led

Với yêu cầu đề tài ta chọn led cathode chung.

2.2.3 Sơ đồ nguyên lý của mạch

1 Nguyên lý hoạt động của mạch tần số.

-Khi ta ấn nut START/STOP mạch hoạt động IC 555 cấp xung

cho bộ đếm thời gian và nguồn tín hiệu cần đo cấp xung cho

bộ đếm xung hoat động Khi mạch đếm chưa hết tần số thì đầu

ra của cổng 7408 vẫn ở mức thấp mạch hoạt động khi đạt hết

quá trình đếm xung thì đầu ra của 7408 đạt mức cao hệ thống

ngừng đếm Và đó chính là kết quả đo tần sô của nguồn tín