Đồ án chuông báo tự động sử dụng led 7 thanh ok

Hiện nay với sự phát triển của vi điều khiển thì chỉ cần động tác nhẹnhàng các thiết bị đã được điều khiển một cách nhanh chống Người ta thường nói : “Học đi đôi với hành” , vì thế để tạ

TRƯỜNG CAO ĐẲNG NGHỀ VIỆT NAM – HÀN QUỐC

Giảng viên hướng dẫn : TH.S NGUYỄN ĐỨC NAM

Nhóm sinh viên thực hiện : LÊ VĂN HÙNG

TRƯỜNG CAO ĐẲNG NGHỀ VIỆT NAM – HÀN QUỐC

Giảng viên hướng dẫn : TH.S NGUYỄN ĐỨC NAM

Nhóm sinh viên thực hiện : LÊ VĂN HÙNG

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

Giảng viên hướng dẫn

(ký và ghi rõ họ tên)

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

………

Giảng viên phản biện

(ký và ghi rõ họ tên)

Chúng em xin cam đoan đề tài “ Thiết kế hệ thống chuông báo giờ tự động sử dụng led 7 thanh” là công trình nghiên cứu của riêng nhóm chúng em và được sự hướng dẫn của Thạc sĩ Nguyễn Đức Nam Các nội dung nghiên cứu kết quả trong đề tài này là trung thực và chưa công bố dưới bất kì hình thức nào trước đây Những số liệu trong các bảng biểu phục vụ cho việc phân tích, nhận xét, đánh giá được chính chúng em thu thập từ các nguồn khác nhau có ghi rõ trong phần tài liệu tham khảo Nếu phát hiện bất kì sự gian lận nào chúng em xin hoàn toàn chịu trách nhiệm về nội dung đồ án tốt nghiệp của mình.

Sinh viên thực hiện

(Kí, ghi rõ họ tên)

LỜI CẢM ƠN

Lời đầu tiên cho phép chúng em gửi lời cảm ơn tới nhà trường, đến quý thầy

cô Khoa Điện – Điện tử, Trường Cao Đẳng Nghề Việt Nam – Hàn Quốc TP HàNội, những người đã truyền đạt kiến thức quý báu cho em suốt trong thời gianhọc tập tại trường , các thầy cô đã dạy dỗ và dìu dắt chúng em trong suốt nhữngnăm học vừa qua truyền thụ cho chúng em những kiến thức về chuyên ngànhcũng như các lĩnh vực liên quan để sau này khi ra đời em có thể làm việc, đónggóp cho xã hội

Trong thời gian qua chúng em đã cố gắng rất nhiều để hoàn thành đề tài củamình, vì hạn chế về mặt kiến thức và nội dung nghiên cứu khá rộng nên chắcchắn sẽ có nhiều thiếu sót Chúng em xin chân thành cảm ơn thầy Thạc sĩNGUYỄN ĐỨC NAM đã giúp đỡ và tư vấn cho em rất nhiều trong quá trìnhthực hiện đề tài Sự hướng dẫn của thầy là một yếu tố quan trọng để chúng em

có được thành công trong đồ án này

Cuối cùng chúng em xin gửi lời cảm ơn tới gia đình, bạn bè cũng như cácthành viên trong lớp CĐĐTK1 đã luôn sát cánh và hỗ trợ chúng em trong quátrình thực hiện đề tài

Chúng em xin chân thành cảm ơn !

Ngành điện tử ngày càng phát triển, đã dần thay thế các thiết bị thôsơ,bằng các thiết bị điện tử có độ tự động rất cao, tiết kiệm công sức cho conngười Hiện nay với sự phát triển của vi điều khiển thì chỉ cần động tác nhẹnhàng các thiết bị đã được điều khiển một cách nhanh chống

Người ta thường nói : “Học đi đôi với hành” , vì thế để tạo nền tảng ,tăng thêm hiểu biết cũng như đi vào thực tế em đã lựa chọn đề tài “Chuông BáoGiờ Tự Động”

Trong quá trình thực hiện đề tài này , Chúng em đã rất cố gắng , nhưng có

lẽ do vốn kiến thức cũng như những nguyên nhân chủ quan khác mà đề tài chắcchắn sẽ không tránh khỏi thiếu sót Chúng em rất mong sự đóng góp ý kiến, phêbình và hướng dẫn thêm của thầy cô và mọi người

Nhóm sinh viên thực hiện

+ LÊ VĂN HÙNG + TRẦN ĐỨC SANG + TRẦN ĐỨC NAM + NGUYỄN QUANG TRUNG

+ ĐỖ VĂN THÀNH

CHƯƠNG I 1

MỤC ĐÍCH CHẾ TẠO 1

1.1 Mục đích và ý tưởng thiết kế 1

1.1.1 Mục đích thiết kế 1

1.1.2 Ý tưởng thiết kế 1

1.1.3 Phạm vi ứng dụng 3

CHƯƠNG II 4

LỰA CHỌN LINH KIỆN THIẾT KẾ

CHO MẠCH 4

2.1 Sơ đồ tổng quát 4

2.2.Sơ đồ đặc tả 5

2.3 Các linh kiện sử dụng trong mạch 5

2.3.1 Giới thiệu cấu trúc của vi điều khiển AT89S52 5

2.3.1.1 Mô tả các chân IC 89s52 8

2.3.1.2 Các chế độ đặc biệt 12

2.3.1.3 Các bít khoá bộ nhớ chương trình 13

2.3.2 Tìm hiểu IC thời gian thực DS1307 15

2.3.3 Giới thiệu Led 7 thanh 24

CHƯƠNG III 27

THIẾT KẾ MẠCH 27

3.1 Thuật toán 27

3.2 Khối nguồn 28

3.3 Khối hiển thị led 7 thanh 28

3.4 Khối xử lý AT89S52 28

3.5 Khối thời gian thực 29

3.6 Khối điều khiển 30

3.7 Khối chấp hành (Chuông báo) 31

3.8 Sơ đồ nguyên lý 32

CHƯƠNG IV 35

CHƯƠNG TRÌNH PHẦN MỀM VÀ PHẦN MỀM ỨNG DỤNG 35

5.1 Các phần mềm ứng dụng trong đồ án 35

5.2 Chương trình phần mềm cho vi điều khiển 35

CHƯƠNG I MỤC ĐÍCH CHẾ TẠO

tự động cho các trường học

- Nhận thấy trong công nghiệp và tại các nhà xưởng lớn rất cần đến hệ thốngchuông báo giờ tự động và thấy được tiềm năng to lớn của hệ thống ứng dụngtrong công nghiệp và các nhà máy xí nghiệp trường học…

1.1.2 Ý tưởng thiết kế

- Hệ thống chuông báo giờ tự động sử dụng led 7 thanh sử dụng các khốikiến thức điện tử, vi điều khiển, trên cùng một thiết bị hoàn chỉnh và được bố trínhư một như một chiếc đồng hồ treo tường giúp thuận tiện và dễ dàng trongcông tác lắp đặt Hệ thống gồm 3 phần là phần điều khiển, phần hiển thị và phầnchuông báo

- Hệ thống có thể ứng dụng vào nhà trường của chúng ta nói riêng và các nhàmáy xí nghiệp, nhà xưởng nói chung, ngoài ra mô hình còn có thể hỗ trợ chomôn học vi điều khiển thông qua việc viết chương trình cho ic điều khiển

Hình 1.1.0: Ý tưởng thiết kế

+ Thời gian báo là 10 giây đối với những tiết bắt đầu, ra vào tiết thứ 3 vàotiết thứ tư của mỗi buổi, kết thúc của mỗi buổi

+ Còn lại thời gian báo cho các thời điểm khác là 5 giây

+ Cách báo : sử dụng chuông điện 220V

+ Phạm vi báo: Tất cả khu vực trong trường Bằng cách xây dựng hệ thốngchuông đến từng khu nhà, và xưởng thực hành

1.1.3 Phạm vi ứng dụng

- Đào tạo học sinh, sinh viên các chuyên ngành liên quan

- Áp dụng trong các trường học, nhà máy xí nghiệp, nhà xưởng,…

CHƯƠNG II

LỰA CHỌN LINH KIỆN THIẾT KẾ

CHO MẠCH

2.1 Sơ đồ tổng quát

Hình 2.1.0: Sơ đồ tổng quát

2.2.Sơ đồ đặc tả

Hình 2.1.1: Sơ đồ đặc tả

2.3 Các linh kiện sử dụng trong mạch

2.3.1 Giới thiệu cấu trúc của vi điều khiển AT89S52

- Đặc điểm IC89s52 là một họ IC vi điều khiển do hãng Atmel của Mỹsản xuất Chúng có các đặc điểm chung như sau:

+ 8K Bytes Flash rom

+ 128 Bytes Ram

+ 4 port 8 bit

+ 2 bộ định thời 16 bit

+ Có 4 port nối tiếp

+ Có thể mở rộng bộ nhớ chương trình ngoài 64 K Byte

+ Bộ xử lý bit

- AT89s52 là một bộ vi xử lý 8 bit, loại CMOS, có tốc độ cao và côngsuất thấp với bộ nhớ Flash có thể lập trình được Nó được sản xuất với côngnghệ bộ nhớ không bay hơi mật độ cao của hãng Atmel, và tương thích với họMCS-51TM về chân ra và tập lệnh

- AT89S52 có các đặc trưng cơ bản như sau: 8 K byte Flash, 128 byte

RAM, 32 đường xuất nhập, hai bộ định thời/đếm 16-bit, một cấu trúc ngắt haimức ưu tiên và 5 nguyên nhân ngắt, một port nối tiếp song công, mạch dao động

và tạo xung clock trên chip

- AT89S52 được thiết kế với logic tĩnh cho hoạt động có tần số giảmxuống 0 và hỗ trợ hai chế độ tiết kiệm năng lượng được lựa chọn bằng phầnmềm Chế độ nghỉ dừng CPU trong khi vẫn cho phép RAM, các bộ địnhthời/đếm, port nối tiếp và hệ thống ngắt tiếp tục hoạt động

- Chế độ nguồn giảm duy trì nội dung của RAM nhưng không cho mạchdao động cung cấp xung clock nhằm vô hiệu hoá các hoạt động khác của chipcho đến khi có reset cứng tiếp theo

Hình 2.1.2: Hình dạng và sơ đồ chân của IC AT89S52

Hình 2.1.3: Sơ đồ khối của AT89s52

Port 0 là port xuất nhập 8-bit hai chiều Port 0 còn được cấu hình làm bus

địa chỉ (byte thấp) và bus dữ liệu đa hợp trong khi truy xuất bộ nhớ dữ liệungoài và bộ nhớ chương trình ngoài Port 0 cũng nhận các byte mã trong khi lậptrình cho Flash và xuất các byte mã trong khi kiểm tra chương trình (Các điệntrở kéo lên bên ngoài được cần đến trong khi kiểm tra chương trình)

- Port 1(1-8) : Port 1 là port xuất nhập 8-bit hai chiều Port 1 cũng nhận

byte địa chỉ thấp trong thời gian lập trình cho Flash

- Port 2 (21-28): Port 2 là port xuất nhập 8-bit hai chiều Port 2 tạo ra các

byte cao của bus địa chỉ trong thời gian tìm nạp lệnh từ bộ nhớ chương trìnhngoài và trong thời gian truy xuất bộ nhớ dữ liệu ngoài sử dụng các địa chỉ 16-bit Trong thời gian truy xuất bộ nhớ dữ liệu ngoài sử dụng các địa chỉ 8-bit,Port 2 phát các nội dung của thanh ghi chức năng đặc biệt P2 Port 2 cũng nhậncác bít địa chỉ cao và vài tín hiệu điều khiển trong thời gian lập trình cho Flash

và kiểm tra chương trình

- Port 3 (10-17) :Port 3 là Port xuất nhập 8-bit hai chiều Port 3 cũng còn làm các chức năng khác của AT89s52 Các chức năng này được liệt kê như sau:

P3.0 RxD Ngõ vào Port nối tiếp

P3.1 TxD Ngõ ra Port nối tiếp

P3.2 INT0 Ngõ vào ngắt ngoài 0

P3.3 INT1 Ngõ vào ngắt ngoài 1

P3.4 T0 Ngõ vào bên ngoài của bộ định thời 1

P3.5 T1 Ngõ vào bên ngoài của bộ định thời 0

P3.6 WR Điều khiển ghi bộ nhớ dữ liệu ngoài

P3.7 RD Điều khiển đọc bộ nhớ dữ liệu ngoài

Port 3 cũng nhận một vài tín hiệu điều khiển cho việc lập trình Flash và kiểm tra chương trình

- RST (9)

Ngõ vào reset Mức cao trên chân này trong 2 chu kỳ máy trong khi bộ dao động đang hoat động sẽ reset AT89s52

RST

Hình 2.1.5: Mạch reset tác động bằng tay và tự động reset khi khởi động lại

- ALE/ PROG (30)

ALE là một xung ngõ ra để chốt byte thấp của địa chỉ trong khi truy xuất

bộ nhớ ngoài Chân này cũng làm ngõ vào xung lập trình (PROG) trong thờigian lập trình cho Flash

Khi hoạt động bình thường, xung ngõ ra ALE luôn có tần số không đổi là1/6 tần số của mạch dao động, có thể được dùng cho các mụch đích định thời từbên ngoài vµ tạo xung clock Tuy nhiên, lưu ý là một xung ALE sẽ bị bỏ quatrong mỗi một chu kỳ truy xuất bộ nhớ dữ liệu ngoài

Khi cần, hoạt động ALE có thể được vô hiệu hoá bằng cách set bit 0 củathanh ghi chức năng đặc biệt có địa chỉ 8Eh Khi bit này được set, ALE chỉ tíchcực trong thời gan thực hiện lệnh MOVX hoặc MOVC Ngược lại, chân này sẽđược kéo lên cao Việc set bit không cho phép hoạt động chốt byte thấp của địachỉ sẽ không có tác dụng nếu bộ vi điều khiển đang ở chế độ thực thi chươngtrình ngoài

- PSEN (29)

PSEN (Program Store Enable) là xung điều khiển truy xuất bộ nhớchương trình ngoài Khi AT89s52 đang thực thi chương trình từ bộ nhớ chươngtrình ngoài, PSENđược kích hoạt hai lần mỗi chu kỳ máy, nhưng hai hoạt động

PSEN sẽ bị bỏ qua mỗi khi truy cập bộ nhớ dữ liệu ngoài

Chân này cũng nhận điện áp cho phép lập trình Vpp=12V khi lập trìnhFlash (khi đó điện áp lập trình 12V được chọn).

- XTAL1 và XTAL2

XTAL1 và XTAL2 là hai ngõ vào và ra của một bộ khuếch đại đảo của

mạch dao động, được cấu hình để dùng như một bộ dao động trên chip

Hình 2.1.6: Xung clock

Không có yêu cầu nào về chu kỳ nhiệm vụ của tín hiệu xung clock bênngoài do tín hiệu này phải qua một flip-flop chia hai trước khi đến mạch tạoxung clock bên trong, tuy nhiên các chi tiết kỹ thuật về thời gian mức thấp vàmức cao, điện áp cực tiểu và cực đại cần phải được xem xét

2.3.1.2 Các chế độ đặc biệt

a Chế độ nghỉ

- Trong chế độ nghỉ, CPU tự đi vào trạng thái ngủ trong khi tất cả cácngoại vi bên trong chip vẫn tích cực Chế độ này được điều khiển bởi phầnmềm Nội dung của RAM trên chip và của tất cả các thanh ghi chức năng đặcbiệt vẫn không đổi trong khi thời gian tồn tại chế độ này Chế độ nghỉ có thểđược kết thúc bởi một ngắt bất kỳ nào được phép hoặc bằng cách reset cứng

- Ta cần lưu ý rằng khi chế độ nghỉ được kết thúc bởi một reset cứng,chip vi điều khiển sẽ tiếp tục bình thường việc thực thi chương trình từ nơi

chương trình bị tạm dừng, trong vòng 2 chu kỳ máy trước khi giải thuật resetmềm nẵm quyền điều khiển.

- Ở chế độ nghỉ, phần cứng trên chip cẫm truy xuất RAM nội nhưng cho

phép truy xuất các chân của các port Để tránh khả năng có một thao tác ghi không mong muốn đến một chân port khi chế độ nghỉ kết thúc bằng reset, lệnh

tiếp theo yêu cầu chế độ nghỉ không nên là lệnh ghi đến chân port hoặc đến bộnhớ ngoài

b Chế độ nguồn giảm

- Trong chế độ này, mạch dao động ngừng hoạt động và lệnh yêu cầu chế

độ nguồn giảm là lệnh sau cùng được thực thi RAM trên chip và các thanh ghichức năng đặc biệt vẫn duy trì các giá trị của chúng cho đến khi chế độ nguồngiảm kết thúc Chỉ có một cách ra khỏi chế độ nguồn giảm, đó là reset cứng

- Việc reset sẽ xác định lại các thanh ghi chức năng đặc biệt nhưng khônglàm thay đổi RAM trên chip Việc reset không nên xảy ra (chân reset ở mức tíchcực) trước khi Vcc được khôi phục lại mức điện áp bình thường và phải kéo dàitrạng thái tích cực của chân reset đủ lâu để cho phép mạch dao động hoạt độngtrở lại và đạt trạng thái ổn định

- Trạng thái của các chân trong thời gian tồn tại chế độ nghỉ va chế độnguồn giảm được cho trong bảng sau:

Chế độ

Bộ nhớChươngtrình

ALE

PSEN

PORT

Nghỉ Bên trong 1 1 Dữ liệu Dữ liệu Dữ liệu Dữ liệuNghỉ Bên ngoài 1 1 Thả nổi Dữ liệu Dữ liệu Dữ liệuNguồn

giảm

Bên trong 0 0 Dữ liệu Dữ liệu Dữ liệu Dữ liệuBên ngoài 0 0 Thả nổi Dữ liệu Dữ liệu Dữ liệu

2.3.1.3 Các bít khoá bộ nhớ chương trình

- Trên chip có ba bit khoá, các bít này có thể không cho phép lập trình hoặccho phép lập trình, các bit này cho ta thêm một số đặc trưng nữa của AT89s52

như sau Khi bit khoá 1 LB1 được lập trình, mức logic ở chân EA được lấymẫu và được chốt trong khi reset Nếu việc cấp nguồn cho chip không có côngdụng reset, mạch chốt được khởi động bằng một giá trị ngẫu nhiên và giá trị nàyđược duy trì cho đến khi có tác động reset Điều cần thiết là giá trị được chốt của

EA phải phù hợp vơi mức logic hiện hành ở chân này

Các bit khóa chương trình Loại bảo vệ

trình ngoài không được phép tìm nạp lệnh từ bộnhớ nội, EA được lấy mẫu và được chốt khi reset,hơn nữa việc lập trình trên Flash bị cấm

3 P P U Như chế độ 2, cấm thêm việc kiểm tra chương trình

4 P P P Như chế độ 3, cấm thêm việc thực thi chương trình

ngoài

2.3.2 Tìm hiểu IC thời gian thực DS1307

2.3.2.1 Giới thiệu chung về DS1307

- IC thời gian thực là họ vi điều khiển của hãng dalat

DS1307 có một số đặc trưng cơ bản sau

- DS1307 là IC thời gian thực với nguồn cung cấp nhỏ dùng để cập nhậtthời gian và ngày tháng

- SRAM :56bytes

- Địa chỉ và dữ liệu được truyền nối tiệp qua 2 đường bus 2 chiều

- DS1307 có môt mạch cảm biến điện áp dùng để dò các điện áp lỗi và tựđộng đóng ngắt với nguồn pin cung cấp 3v

+ DS1307 có 7 byte dữ liệu nằm từ địa chỉ 0x00 tới 0x06, 1 byte điểukhiển, và 56 byte lưu trữ ( dành cho người sủ dụng )

+ Khi xử lý dữ liệu từ DS1307, họ đã tự chuyển cho ta về dạng sốBCD, ví dụ như ta đọc đựoc dữ liệu từ địa chỉ 0x04 ( tưong ứng với Day- ngàytrong tháng) và tại 0x05 ( thang ) là 0x15, 0x11 như thế có nghĩa là lúc đó làngày 15-11 chứ ko phải là ngày 21 tháng 17

+ Lưu ý đến vai trò của chân SQW/OUT Đây là chân cho xung ra củaDS1307 có 4 chế độ 1Hz, 4.096HZ, 8.192Hz, 32.768Hz các chế độ này đuợcquy định bởi các bít của thanh ghi Control Register ( địa chỉ 0x07 )

+ Địa chỉ của DS1307là 0xD0

- Cơ chế hoạt động : DS1307 hoạt động với vai trò slave trên đường busnối tiếp Việc truy cập được thi hành với chỉ thị start và một mã thiết bị nhấtđịnh được cung cấp bởi địa chỉ các thanh ghi Tiếp theo đó các thanh ghi sẽđược truy cập liên tục đến khi chỉ thị stop đươc thực thi

2.3.2.2 Cơ chế hoạt động và chức năng của DS1307

Hình 2.1.7: Sơ đồ DS1307

Hình 2.1.8: Sơ đồ chân DS1307

+ Vcc: nối với nguồn

+ X1,X2: nối với thạch anh 32,768 kHz

+ Vbat: đầu vào pin 3V

+ GND: đất

+ SDA: chuỗi data

+ SCL: dãy xung clock

+ SQW/OUT: xung vuông/đầu ra driver

- DS1307 là một IC thời gian thực với nguồn cung cấp nhỏ, dùng để cậpnhật thời gian và ngày tháng với 56 bytes SRAM Địa chỉ và dữ liệu được truyềnnối tiếp qua 2 đường bus 2 chiều Và cung cấp thông tin về giờ, phút Ngày cuốitháng sẽ tự động được điều chỉnh với các tháng nhỏ hơn 31 ngày Đồng hồ cóthể hoạt động ở dạng 24h hoặc 12h với chỉ thị AM/PM DS1307 có một mạchcảm biến điện áp dùng để dò các điện áp lỗi và tự động đóng ngắt với nguồn pincung cấp

- DS 1307 hoạt động với vai trò slave trên đường bus nối tiếp Việc truy cậpđược thi hành với chỉ thị START và một mã thiết bị nhất định được cung cấpbởi địa chỉ các thanh ghi Tiếp theo đó các thanh ghi sẽ được truy cập liên tụcđến khi chỉ thị STOP được thực thi

Sơ đồ khối của DS1307:

Hình 2.1.9: Mô tả hoạt động của các chân

- Vcc: Nguồn một chiều được cung cấp tới các chân này Vcc là đầu vào 5V.Khi 5V được cung cấp thì thiết bị có thể truy cập hoàn chỉnh và dữ liệu có thểđọc và viết Khi pin 3 V được nối tới thiết bị này và Vcc nhỏ hơn 1,25V thì quátrình đọc và viết không được thực thi, tuy nhiên chức năng timekeeping không

bị ảnh hưởng bởi điện áp vào thấp Khi Vcc nhỏ hơn Vbat thì RAM vàtimekeeper sẽ được ngắt tới nguồn cung cấp trong (thường là nguồn 1 chiều3V)

- Vbat: Đầu vào pin cho bất kỳ một chuẩn pin 3V Điện áp pin phải được giữtrong khoảng từ 2,5 đến 3V để đảm bảo cho sự hoạt động của thiết bị

- SCL(serial clock input): SCL được sử dụng để đồng bộ sự chuyển dữ liệutrên đường dây nối tiếp

- SDA(serial data input/out): Là chân vào ra cho 2 đường dây nối tiếp ChânSDA thiết kế theo kiểu cực máng hở , đòi hỏi phải có một điện trở kéo trong khihoạt động

- SQW/OUT(square wave/output driver)- khi được kích hoạt thì bit SQWE được thiết lập 1 chân SQW/OUT phát đi 1 trong 4 tần số ( 1Hz,

4kHz,8kHz,32kHz ) Chân này cũng được thiết kế theo kiểu cực máng hở vì vậy

nó cũng cần có một điện trở kéo trong Chân này sẽ hoạt động khi cả Vcc vàVbat được cấp

- X1,X2: được nối với một thạch anh tần số 32,768kHz.Là một mạch tạo daođộng ngoài , để hoạt động ổn định thì phải nối thêm 2 tụ 33pF

Hình 2.2.0: Mô tả các chân ic ds1307 trong mạch nguyên lí

- Cũng có DS1307 với bộ tạo dao động trong tần số 32,768kHz, với cấu hìnhnày thì chân X1 sẽ được nối vào tín hiệu dao động trong còn chân X2 thì để hở

2.3.2.3 Sơ đồ địa chỉ RAM và RTC

Hình 2.2.1: Sơ đồ địa chỉ ram

- Thông tin về thời gian và ngày tháng được lấy ra bằng cách đọc các bytethanh ghi thích hợp Thời gian và ngày tháng được thiết lập cũng thông qua cácbyte thanh ghi này bằng cách viết vào đó những giá trị thích hợp Nội dung củacác thanh ghi dưới dạng mã BCD(binary coded decreaseimal) Bit 7 của thanhghi seconds là bit clock halt(CH),khi bit này được thiết lập 1 thì dao độngdisable,khi nó được xoá về 0 thì dao động được enable

Chú ý l: enable dao động trong suốt quá trình cấu hình thiết lập (CH=0).Thanh ghi thời gian thực được mô tả như sau:

Hình 2.2.2: Bảng mô tả thanh ghi thời gian thực

- DS1307 có thể chạy ở chế độ 24h cũng như 12h Bit thứ 6 của thanh ghihours là bit chọn chế độ 24h hoặc 12h khi bit này ở mức cao thì chế độ 12hđược chọn ở chế độ 12h thì bit 5 là bit AM/PM với mức cao là là PM ở chế độ24h thì bit 5 là bit chỉ 20h(từ 20h đến 23h)

- Trong quá trình truy cập dữ liệu, khi chỉ thị START được thực thi thì dòngthời gian được truyền tới một thanh ghi thứ 2,thông tin thời gian sẽ được đọc từthanh ghi thứ cấp này,trong khi đó đồng hồ vẫn tiếp tục chạy

Trong DS1307 có một thanh ghi điều khiển để điều khiển hoạt động của chân

Hình 2.2.3: Bảng các bit điều khiển

SQW/OUT

- OUT(output control):bit này điều khiển mức ra của chân SQW/OUT khi đầu

ra xung vuông là disable Nếu SQWE=0 thì mức logic ở chân SQW/OUT sẽ là 1nếu OUT=1,và =0 nếu OUT=0

- SQWE(square wave enable): bit này được thiết lập 1 sẽ enable đầu ra của bộtạo dao động Tần số của đầu ra sóng vuông phụ thuộc vào giá trị của RS1 và RS0

Hình 2.2.4: Bảng mô tả hoạt động của các chân

- DS1307 hỗ trợ bus 2 dây 2 chiều và giao thức truyền dữ liệu Thiết bị gửi

dữ liệu lên bus được gọi là bộ phát và thiết bị nhận gọi là bộ thu Thiết bị điềukhiển quá trình này gọi là master Thiết bị nhận sự điều khiển của master gọi làslave Các bus nhận sự điều khiển của master, là thiết bị phát ra chuỗi xungclock (SCL), master sẽ điều khiển sự truy cập bus, tạo ra các chỉ thị START vàSTOP

Sự truyền nhận dữ liệu trên chuỗi bus 2 dây :

Hình 2.2.5: Mô tả truyền nhận dữ liệu trên chuỗi bus 2 dây

Tuỳ thuộc vào bit R/ w mà 2 loại truyền dữ liệu sẽ được thực thi:

- Truyền dữ liệu từ master truyền và slave nhận: Master sẽ truyền byte đầutiên là địa chỉ của slave Tiếp sau đó là các byte dữ liệu Slave sẽ gửi lại bitthông báo đã nhận được (bit acknowledge) sau mỗi byte dữ liệu nhận được Dữliệu sẽ truyền từ bit có giá trị nhất (MSB)

- Truyền dữ liệu từ slave và master nhận: byte đầu tiên (địa chỉ của slave)được truyền tới slave bởi master Sau đó slave sẽ gửi lại master bit acknowledge.tiếp theo đó slave sẽ gửi các byte dữ liệu tới master Master sẽ gửi cho slave cácbit acknowledge sau mỗi byte nhận được trừ byte cuối cùng, sau khi nhận đượcbyte cuối cùng thì bit acknowledge sẽ không được gửi

- Master phát ra tất cả các chuỗi xung clock và các chỉ thị START và STOP

Sự truyền sẽ kết thúc với chỉ thị STOP hoặc chỉ thị quay vòng START Khi chỉthị START quay vòng thì sự truyền chuỗi dữ liệu tiếp theo được thực thi và cácbus vẫn chưa được giải phóng Dữ liệu truyền luôn bắt đầu bằng bit MSB

DS1307 có thể hoạt động ở 2 chế độ sau:

- Chế độ slave nhận( chế độ DS1307 ghi): chuỗi dữ liệu và chuỗi xungclock sẽ được nhận thông qua SDA và SCL Sau mỗi byte được nhận thì 1 bitacknowledge sẽ được truyền Các điều kiện START và STOP sẽ được nhậndạng khi bắt đầu và kết thúc một truyền 1 chuỗi Nhận dạng địa chỉ được thựchiện bởi phần cứng sau khi chấp nhận địa chỉ của slave và bit chiều Byte địa chỉ