Sử dụng công nghệ cứng hóa FPGA trong mã hóa dữ liệu (Luận văn thạc sĩ0

Sử dụng công nghệ cứng hóa FPGA trong mã hóa dữ liệu (Luận văn thạc sĩ0Sử dụng công nghệ cứng hóa FPGA trong mã hóa dữ liệu (Luận văn thạc sĩ0Sử dụng công nghệ cứng hóa FPGA trong mã hóa dữ liệu (Luận văn thạc sĩ0Sử dụng công nghệ cứng hóa FPGA trong mã hóa dữ liệu (Luận văn thạc sĩ0Sử dụng công nghệ cứng hóa FPGA trong mã hóa dữ liệu (Luận văn thạc sĩ0Sử dụng công nghệ cứng hóa FPGA trong mã hóa dữ liệu (Luận văn thạc sĩ0Sử dụng công nghệ cứng hóa FPGA trong mã hóa dữ liệu (Luận văn thạc sĩ0Sử dụng công nghệ cứng hóa FPGA trong mã hóa dữ liệu (Luận văn thạc sĩ0Sử dụng công nghệ cứng hóa FPGA trong mã hóa dữ liệu (Luận văn thạc sĩ0

Em c ng xin g i l i c m n t i gia ình, b n bè, ng nghi p và các

ng i ã th ng xuyên ng viên, khích l giúp em trong su t quá trình

c tinh th n làm vi c, thái nghiên c u khoa h c nghiêm túc c a th y

M c dù em ã c g!ng hoàn thành tài v i t$t c n% l c c a b n thân

nh ng ch!c ch!n s& không tránh kh"i nh ng thi u sót Em kính mong nh n

c s c m thông và t n tình ch b o c a Quý Th y Cô và các b n

M t l n n a, em xin chân thành c m n !

Thái Nguyên, tháng 10 n m 2015

Nguy n H ng Nhanh

2.1.2.2 Phép bi n #i SubBytes và InvSubBytes 22 2.1.2.3 Phép bi n #i ShiftRows và InvShiftRows 24 2.1.2.4 Phép bi n #i MixColumns và InvMixColumns 25

1.3 H mã hoá khoá công khai 29

2.1 C% s) khoa h c c*a các thi t b kh/ trình 39 2.2 Khái quát v0 m1t s công ngh c-ng hóa hi n nay 40

2.3.3.1 FPGA s d)ng cho các m ch tích h p có ng d)ng c bi t 55 2.3.3.2 FPGA dùng cho thi t k m ch ng u nhiên 55 2.3.3.3 FPGA thay th các chíp SSI trong m ch ng u nhiên 55

2.3.3.4 FPGA ng d)ng cho ch t o m u 55 2.3.3.5 FPGA ng d)ng cho ch t o máy tính 55 2.3.3.6 FPGA ng d)ng trong các thi t b tái c$u hình 56

3.1.4 Kh i CPU và kh i Data c a b gi i mã 65 3.1.5 Thi t k chi ti t các kh i ch c n ng c a b mã hóa 67 3.1.6 Thi t k các kh i ch c n ng c a b gi i mã 70 3.1.7 Thi t k chi ti t cho kh i KeyExpansion 72

3.1.10 S d)ng ch cài t ECB cho gi i pháp 75

3.2.2 C$u trúc ph n c ng FPGA th c hi n AES 79

PH L C

DANH M.C CH/ VI0T T1T

AES Advanced Encryption Standard

ASIC Application-Specific Integrated Circuit

ASSP Application-Specific Standard Product

CLB Configurable Logic Block

DES Data Encryption Standard

DSP Digital Signal Processor

EEPROM Electrically Eraseable Programmable Read Only Memory EPROM Eraseable Programmable Read Only Memory

FPGA Field-Programmable Gate Array

GF(28) Tr ng Galois

GPP General Purpose Processor

HDL Hardware Description Language

MPGA Mask-Programmable Gate Array

NIST Institute of Standards and Technology

PAL Programmable Array Logic

PLA Programmable Logic Array

PLD Programmable Logic Device

PROM Programmable read-only Memory

RISC Reduced Instruction Set Computer

VHDL Verilog Hardware Description Language

DANH M C B NG

B/ng 1.2 S bit c lo i b" khi i qua PC1 11

DANH M C HÌNH

Hình 1.17 Mã hoá v i khóa mã và gi i mã khác nhau 29

Hình 2.4 Công ngh l p trình c u chì ngh ch PLICE 51 Hình 2.5 Công ngh l p trình c u chì ngh ch ViaLink 52 Hình 2.6 Công ngh l p trình EPROM transistor 53 Hình 2.7 Minh h a kh n ng c$u hình l i c a FPGA 60

Hình 3.2 S thu t toán kh i data c a b mã hóa 63

Luận văn đầy đủ ở file: Luận văn full