1. Trang chủ
  2. » Luận Văn - Báo Cáo

Đồ án phải xây dựng được hệ xử lý cho việc thu thập và xử lý số liệu dựa trên công nghệ FPGA

97 531 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 97
Dung lượng 4,03 MB

Các công cụ chuyển đổi và chỉnh sửa cho tài liệu này

Nội dung

khi FPGA ra đời đã giải quyết được vấn đề trên cho người thiết kế. Nó cho phép người thiết kế chủ động trong việc thiết kế và thực hiện mạch. Người thiết kế bây giờ chỉ cần thiết kế ra sơ đồ nguyên lý của mạch rồi sử dụng ngôn ngữ mô tả phần cứng cùng với các công cụ hỗ trợ để thực hiện mạch. Cả mạch số bây giờ được nằm trong một Chip FPGA duy nhất. Để thực hiện cùng một chức năng, mạch số được thực hiện dựa trên công nghệ FPGA đơn giản hơn rất nhiều so với mạch số được thực hiện theo phương pháp truyền thống.

Trang 1

LỜI CẢM ƠN

Trước tiên em xin gửi lời cám ơn chân thành sâu sắc tới các thầy cô trongtrường đại học Công nghệ thông tin và truyền thông Thái Nguyên đã tận tìnhgiảng dạy, truyền đạt cho em những kiến thức, kinh nghiệm quý báu trong suốtthời gian học tập tại trường

Đặc biệt em xin được gửi lời cảm ơn chân thành đến thầy Lê Bá Dũngngười đã tận tình giúp đỡ, trực tiếp chỉ bảo, hướng dẫn em trong suốt quá trìnhthực hiện đồ án tốt nghiệp

Trong thời gian làm việc với thầy, em không ngừng tiếp thu thêm nhiềukiến thức bổ ích mà còn học tập được tinh thần làm việc, thái độ nghiên cứu khoahọc nghiêm túc, hiệu quả đây là những điều rất cần thiết cho em trong quá trìnhhọc tập và công tác sau này

Sau cùng em xin gửi lời cảm ơn chân thành tới gia đình bạn bè đã độngviên đóng góp ý kiến và giúp đỡ trong quá trình học tập nghiên cứu và hoànthành đồ án tốt nghiệp

Thái Nguyên, ngày 19 tháng 06 năm 2012

Sinh viên thực hiện

Nguyễn Tất Quang

Trang 2

LỜI CAM ĐOAN

Em xin cam đoan nội dung đồ án của em là hoàn toàn do em tự nghiêncứu và xây dựng, không sao chép của đồ án khác Nếu sai em xin chịu tráchnhiệm hoàn toàn và chịu mọi kỷ luật của Khoa và Trường đề ra

Thái Nguyên, ngày 19 tháng 06 năm 2012

Sinh viên thực hiện

Nguyễn Tất Quang

Trang 3

DANH MỤC CÁC BẢNG BIỂU 8

LỜI NÓI ĐẦU 9

PHẦN MỞ ĐẦU 10

Chương 1 11

TỔNG QUAN VỀ NGÔN NGỮ MÔ TẢ PHẦN CỨNG VHDL 11

1.1 Giới thiệu ngôn ngữ mô tả phần cứng VHDL 11

1.2 Cấu trúc cơ bản của ngôn ngữ VHDL 13

1.2.1 Khai báo Entity 14

1.2.2 Architecture( kiểu kiến trúc) 14

1.3 Các đối tượng dữ liệu trong VHDL 15

1.3.1 Các hằng (constant) 16

1.3.2 Các biến (variable) 16

1.3.3 Các kiểu tín hiệu (signal) 16

1.4 Các kiểu dữ liệu 16

1.4.1 Kiểu liệt kê 17

1.4.2 Kiểu nguyên 17

1.4.3 Các kiểu dữ liệu tiền định nghĩa trong VHDL 17

1.4.5 Kiểu Record 18

1.4.6 Các kiểu STD_LOGIC 18

1.5 Các phát biểu tuần tự 19

1.6 Các phát biểu đồng thời 19

1.6.1 Phát biểu process 20

1.6.2 Các phép gán tín hiệu đồng thời 20

1.6.3 Các chương trình con 20

Trang 4

1.6.3.1 Hàm và các đặc trưng của hàm 20

1.6.3.2 Thủ tục và các đặc trưng của chúng 21

Chương 2 22

TÌM HIỂU CHUNG VỀ BỘ KIT THỰC HÀNH FPGA FTKI_1.0 22

2.1 Tổng quan về bộ KIT thực hành FPGA FTKI_1.0 23

2.2 Tìm hiểu về một số linh kiện trong bộ thực hành Kit FPGA FTKI_1.0 25

2.2.1 Cổng nối tiếp RS232 25

2.2.2 LCD Character 16 ký tự 2 hàng 1602M 27

2.2.3 Khối hiển thị gồm 3 LED 7 thanh: 33

2.2.4 Bàn phím ma trận 4x5 35

2.2.5 Hiển thị LED và công tắc Jump 37

2.2.6 Đầu vào Analog và chuyển đổi ADC 38

2.2.7 Chân cắm mở rộng: 42

2.2.8 Clock 43

Chương 3 44

CƠ SỞ LÝ THUYẾT MÃ HÓA NHIỆT ĐỘ, CÁC SAI SỐ VÀ THUẬT TOÁN ĐIỀU KHIỂN PID 44

3.1 Cơ sở lý thuyết mã hóa nhiệt độ 44

3.2 Các sai số 49

3.3 Bộ điều khiển PID trong FPGA 50

3.3.1 Thuật toán PID trong FPGA 50

3.3.2 Thiết kế song song 52

Trang 5

3.3.5 Module PID trong FPGA 57

Chương 4 60

ỨNG DỤNG KIT FPGA VÀ BỘ ĐIỀU KHIỂN PID CHO ĐIỀU KHIỂN NHIỆT ĐỘ 60

4.1 Mở đầu 60

4.2 Cấu trúc mạch điều khiển số sử dụng công nghệ FPGA 60

4.2.1 Sơ đồ khối mạch điều khiển 60

4.2.2 Khối xử lý thiết bị đo 62

4.2.3 Khối bàn phím 62

4.2.4 Thuật toán điều khiển PID áp dụng trên FPGA 62

4.2.5 Cơ cấu chấp hành 62

4.2.6 Phân tích hệ thống điều khiển nhiệt độ và thiết lập các thông số PID……… 64

4.3 Thử nghiệm thuật toán PID trên KIT 66

Chương 5 67

THIẾT KẾ PHẦN MỀM 67

5.1 Yêu cầu đối với phần mềm 67

5.2 Các giải thuật 67

5.2.1 Ý nghĩa của các thanh ghi được sử dụng và chức năng các phím của bàn phím 67

5.2.2 Giải thuật của chương trình chính 69

5.2.3 Giải thuật so sánh nhiệt độ đo và nhiệt độ đặt 71

5.2.4 Luồng chương trình kiểm tra phím nhấn 73

5.2.5 Lưu đồ hiển thị nhiệt độ thực ra màn hình 74

Trang 6

KẾT LUẬN 78

TÀI LIỆU THAM KHẢO 79

PHỤ LỤC 80

MỘT SỐ HÌNH ẢNH VỀ KẾT QUẢ CỦA ĐỒ ÁN 95

Trang 7

DANH MỤC CÁC HÌNH VẼ

Hình 2.1 Sơ đồ khối bộ thực hành FPGA FTKI_1.0 22

Hình 2.2 Vị trí các thành phần trên bộ thực hành FPGA FTKI_1.0 23

Hình 2.3: Sơ đồ chân tín hiệu của RS232Ví trí các chân kết nối với FPGA XC3S250E: 25

Hình 2.4: LCD Character 1602M 26

Hình 2.5: Sơ đồ chân của LCD 1602M 26

Hình 2.6: DDRAM Memory của LCD 1602M 29

Hình 2.7: Bảng ánh xạ giữa mã ký tự và mẫu ký tự 29

Hình 2.8: Sơ đồ kết nối chân của 1 đèn LED 7 segment. 32

Hình 2.9: Sơ đồ khối của bàn phím ma trận 4x5 35

Hình 2.10: Sơ đồ khối chương trình thực hiện quét ma trận bàn phím 36

Hình 2.11: Sơ đồ chân của ADC0809 38

Hình 2.12: Sơ đồ kết nối mạch của ADC 0809 40

Hình 3.1: Mạch phân áp cho PT100 43

Hình 3.2 Kiến trúc mạch song song PID trong FPGA 51

Hình 3.3 Kiến trúc mạch nối tiếp PID trong FPGA 52

Hình 3.4 Sơ đồ khối phương pháp DA 55

Hình 4.1 Mạch điều khiển xây dựng trên công nghệ FPGA 59

Hình 4.2 Sơ đồ bộ Vi điều khiển 60

Hình 4.4 Các tín hiệu thiết kế trong mạch 63

Hình 4.5 Kết quả mô phỏng cho chọn các thông số P, Ti, Td 65

Hình 5.1 Thuật toán quét ma trận bàn phím 67

Hình 5.2 Giải thuật chương trình chính 68

Hình 5.3 Giải thuật so sánh nhiệt độ đo và nhiệt độ đặt 70

Trang 8

DANH MỤC CÁC BẢNG BIỂU

Bảng 2.1: vị trí các chân kết nối của RS232 với FPGA XC3S250E 22

Bảng 2.2: Mô tả 16 chân của LCD 1602M 23

Bảng 2.3: Vị trí và chức năng các chân kết nối giữa LCD và FPGA XC3S250E24 Bảng 2.4: Các lệnh giao tiếp với LCD 27

Bảng 2.5: Bảng đối chiếu giá trị hiển thị và tín hiệu điều khiển hiển thị 30

Bảng 2.6: Vị trí các chân kết nối với FPGA của 3 LED 7 segment 30

Bảng 2.7: Vị trí các chân kết nối của bàn phím ma trận vào FPGA 33

Bảng 2.8: Vị trí các chân kết nối với FPGA của khối hiển thị LED và công tắc jump 33

Bảng 2.9: Bảng các ngõ vào được chọn bởi bộ giải mã ADC0809 36

Bảng 2.10: Vị trí chân kết nối của ADC 0809 vào FPGA XC3S250E 38

Bảng 2.11: Vị trí các chân của chân cắm mở rộng kết nối với FPGA XC3S250E 38

Bảng 3.1: Bảng mã hóa nhiệt độ của PT100 43 Bảng 4.1 Vị trí các chân của chân cắm mở rộng kết nối với FPGA XC3S250E: 56

Trang 9

LỜI NÓI ĐẦU

Theo phương pháp truyền thống, để có được một mạch điện tử số nhữngngười thiết kế mạch phải thiết kế ra sơ đồ nguyên lý của mạch điện tử đó Sau đó,phải đi tìm những linh kiện điện tử số để lắp thành mạch đó Người thiết kế rất bịđộng trong việc tìm các linh kiện Nếu trên thị trường không có một trong số cáclinh kiện tạo nên mạch thì hoặc người thiết kế không thể thực hiện được mạch đóhoặc người thiết kế phải đi tìm những linh kiện thay thế khác Những linh kiệnthay thế này sẽ làm cho mạch phức tạp hơn

Nhưng khi FPGA ra đời đã giải quyết được vấn đề trên cho người thiết kế

Nó cho phép người thiết kế chủ động trong việc thiết kế và thực hiện mạch.Người thiết kế bây giờ chỉ cần thiết kế ra sơ đồ nguyên lý của mạch rồi sử dụngngôn ngữ mô tả phần cứng cùng với các công cụ hỗ trợ để thực hiện mạch Cảmạch số bây giờ được nằm trong một Chip FPGA duy nhất Để thực hiện cùngmột chức năng, mạch số được thực hiện dựa trên công nghệ FPGA đơn giản hơnrất nhiều so với mạch số được thực hiện theo phương pháp truyền thống

Như trên đã đề cập ngôn ngữ mô tả phần cứng được sử dụng để thực hiệnmạch số Ngôn ngữ mô tả phần cứng gồm có VHDL và VERILOG Hiện nayVHDL được sử dụng phổ biến trên thế giới cũng như ở Việt Nam

Ở Việt Nam, sử dụng VHDL để lập trình cho FPGA vẫn còn là một côngviệc khá mới mẻ Để hiểu rõ hơn về ưu điểm của việc sử dụng FPGA cũng nhưviệc sử dụng VHDL để lập trình cho FPGA nên trong đồ án này chúng em quyếtđịnh chọn đề tài: “ Thiết kế bộ điều khiển PID cho điều khiển nhiệt độ sử dụngFPGA”

Chúng em xin chân thành cảm ơn PGS.TS Lê Bá Dũng – Bộ môn Robot

và điều khiển tự động đã tận tình hướng dẫn, giúp đỡ em trong quá trình làm đồ

án này

Trang 10

PHẦN MỞ ĐẦU

Tổng thể đồ án phải xây dựng được hệ xử lý cho việc thu thập và xử lý sốliệu dựa trên công nghệ FPGA Cụ thể là hệ xử lý này phải thu thập được dữ liệu

về nhiệt độ của môi trường, nhiệt độ này gọi là nhiệt độ đo, phải cho phép nhập

dữ liệu về nhiệt độ từ bàn phím nhiệt độ này gọi là nhiệt độ đặt Sau đó hệ phảihiển thị nhiệt độ đặt và nhiệt độ đo ra LCD và so sánh giữa nhiệt độ đặt và nhiệt

độ đo để đưa ra điều khiển thích hợp làm cho nhiệt độ đo bằng nhiệt độ đặt Hệnày bao gồm: khối mạch vào, khối bàn phím, khối hiển thị, khối chấp hành.Trong những phần này chỉ có một phần của khối mạch vào là nằm ngoài KITSpartan-3E Những khối còn lại sẽ nằm trên KIT

Với khối mạch vào vấn đề đặt ra là phải biến đổi từ nhiệt độ thành điện

áp Sau đó, từ điện áp biến đổi thành tín hiệu số để đưa vào bộ điều khiển xử lý

nó Để biến đổi nhiệt độ sang điện áp đồ án này chúng em sử dụng cảm biếnnhiệt độ PT100 Bảng đặc tính của PT100 cho ta mối quan hệ giữa nhiệt độ vàđiện trở của PT100 Bằng mạch phân áp đơn giản cho PT100 ta có mối quan hệgiữa nhiệt độ và điện áp Khi đã có điện áp sẽ cho vào đầu vào của bộ biến đổitương tự số trên KIT đầu ra của bộ biến đổi tương tự số là tín hiệu được đưa vàokhối trung tâm Với PT100 thì dải nhiệt độ có thể đo được rất là rộng khoảng từ -200° C đến 850°C nhưng trong phạm vi đồ án chỉ thực hiện đo và hiển thị dảinhiệt độ từ 0°C đến 99°C

Trang 11

Chương 1 TỔNG QUAN VỀ NGÔN NGỮ MÔ TẢ PHẦN CỨNG VHDL

1.1 Giới thiệu ngôn ngữ mô tả phần cứng VHDL

VHDL là viết tắt của cụm từ Very High Speed Intergrated CircuitHardwaren Description Language – Ngôn ngữ miêu tả phần cứng cho mạch tíchhợp tốc độ cao VHDL là ngôn ngữ miêu tả phần cứng được phát triển dùng chochương trình VHSIC của bộ quốc phòng Mỹ Mục tiêu của việc phát triển VHDL

là có được một ngôn ngữ mô tả phần cứng tiêu chuẩn và thống nhất cho phépphát triển thử nghiệm các hệ thống số nhanh hơn cũng như cho phép dễ dàng đưacác hệ thống đó vào ứng dụng trong thực tế Ngôn ngữ VHDL được 3 công tyIntermetics, IBM, Texas Intruments bắt đầu nghiên cứu, phát triển vào tháng 7năm 1983 Phiên bản đầu tiên được công bố vào tháng 8 năm 1985 Sau đóVHDL được đề xuất để tổ chức IEEExem xét thành một tiêu chuẩn Năm 1987,tiêu chuẩn về VHDL đã ra đời – tiêu chuẩn IEEE 1076-1987

VHDL được phát triển để giải quyết các khó khăn trong việc phát triển,thay đổi và lập tài liệu cho các hệ thống số Như ta đã biết một hệ thống số có rấtnhiều tài liệu mô tả Để có thể vận hành, bảo trì và sửa chữa một hệ thống ta cầntìm hiểu tài liệu đó kỹ lưỡng Với một ngôn ngữ mô tả phần cứng việc xem xétcác tài liệu mô tả trở lên dễ dàng hơn vì bộ tài liệu đó có thể được thực thi để mô

tả hoạt động của hệ thống Như thế ta có thể xem xét toàn bộ các phần tử của hệthống hoạt động trong một mô hình thống nhất

Trước khi VHDL ra đời, có nhiều ngôn ngữ mô tả phần cứng được sửdụng nhưng không có một tiêu chuẩn thống nhất Các ngôn ngữ mô tả phần cứng

đó được phát triển để phục vụ các bộ mô phỏng của chúng Vì các ngôn ngữ mô

tả phần cứng đó được các nhà cung cấp thiết bị phát triển nên mang các đặc trưnggắn với các thiết bị của nhà cung cấp đó và thuộc quyền sở hữu của nhà cungcấp

Trong khi đó VHDL được phát triển như một ngôn ngữ độc lập không gắn

Trang 12

nào Người thiết kế có thể tự do lựa chọn công nghệ , phương pháp thiết kế trongkhi vẫn sử dụng 1 ngôn ngữ duy nhất.

Một số ưu điểm của VHDL:

Tính công cộng: VHDL được phát triển dưới sự bảo trợ của chính phủ

Mỹ và hiện nay là tiêu chuẩn IEEE, VHDL không thuộc sở hữu của bất kỳ cánhân hay tổ chức nào Do đó VHDL được hỗ trợ của nhiều nhà sản xuất thiết bịcũng như nhiều nhà cung cấp công cụ thiết kế mô phỏng hệ thống Đây là ưuđiểm nổi bật của VHDL , giúp VHDL ngày càng phổ biến

Khả năng hỗ trợ nhiều công nghệ và phương pháp thiết kế: VHDL

cho phép thiết kế bằng nhiều phương pháp như phương pháp thiết kế từ trênxuống hay từ dưới lên dựa vào các thư viện sẵn có VHDL cũng hỗ trợ cho nhiềuloại công nghệ xây dựng mạch như sử dụng công nghệ đồng bộ hay không đồng

bộ , sử dụng ma trận lập trình được hay sử dụng mảng logic ngẫu nhiên Như vậyVHDL có thể phục vụ tốt cho nhiều mục đích thiết kế khác nhau, từ việc thiết kếcác phần tử phổ biến đến các IC ứng dụng đặc biệt

Độc lập với công nghệ: VHDL hoàn toàn độc lập với công nghệ chế tạo

phần cứng Một mô tả hệ thống dùng VHDL thiết kế ở mức cổng có thể đượcchuyển thành các bản tổng hợp mạch khác nhau tùy thuộc vào công nghệ chế tạophần cứng nào được sử dụng Đây cũng là một ưu điểm quan trọng của VHDL

nó cho phép người thiết kế không cần quan tâm đến công nghệ phần cứng khithiết kế hệ thống, như thế khi có một công nghệ chế tạo phần cứng ra đời nó cóthể được áp dụng ngay cho các hệ thống đã thiết kế

Khả năng mô tả mở rộng: VHDL cho phép mô tả hoạt động của phần

cứng từ mức hệ thống đến mức cổng VHDL có khả năng mô tả hoạt động của hệthống trên nhiều mức nhưng chỉ sử dụng một cú pháp thống nhất chặt chẽ chomọi mức Như thế ta có thể mô phỏng một bản thiết kế bao gồm cả các hệ thốngcon được được mô tả ở mức cao và các hệ con được mô tả chi tiết

Khả năng trao đổi kết quả: Vì VHDL là một tiêu chuẩn được chấp nhận,

Trang 13

kế sử dụng công cụ thiết kế khác nhau nhưng cùng tuân theo chuẩn VHDL Cũngnhư một nhóm thiết kế có thể trao đổi mô tả mức cao của các hệ thống con trongmột hệ thống, trong khi các hệ con đó được thiết kế độc lập.

Khả năng hỗ trợ thiết kế lớn và tái sử dụng thiết kế: VHDL được phát

triển như một ngôn ngữ lập trình bậc cao, vì vậy nó có thể sử dụng để thiết kếmột hệ thống lớn với sự tham gia của một nhóm nhiều người Bên trong ngônngữ VHDL có nhiều tính năng hỗ trợ việc quản lý, thử nghiệm và chia sẻ thiết

kế VHDL cũng cho phép sử dụng lại các phần đã có sẵn

1.2 Cấu trúc cơ bản của ngôn ngữ VHDL

Các thành phần chính xây dựng trong ngôn ngữ VHDL được chia ra

thành năm nhóm cơ bản như sau:

+ Khai báo thực thể (Entity)

+ Thân kiến trúc

Một khai báo Entity được dùng để mô tả giao tiếp bên ngoài của một phần

tử (component), nó bao gồm các khai báo các cổng đầu vào, các cổng đầu ra củaphần tử đó Phần thân của kiến trúc được dùng để mô tả sự thực hiện bên trongcủa thực thể đó

Packages: Các đóng gói chỉ ra thông tin dùng chung, mà các thông tin nàyđược sử dụng bởi một vài Entity nào đó

Configuration: Định cấu hình, nó cho phép gắn kết các thể hiện của phần

tử cần dùng nào đó của một thiết kế nào đó có dạng một cấu trúc và đưa các thểhiện này vào trong cặp Entity và Architecture

Trang 14

Nó cho phép người thiết kế có thể thử nghiệm để thay đổi các sự thực thikhác nhau trong một thiết kế Mỗi một thiết kế dạng VHDL bao gồm một vài đơn

vị thư viện, mà một trong các thư viện này được dịch sẵn và cất trong một thưviện thiết kế

1.2.1 Khai báo Entity

Đưa ra cái nhìn phía bên ngoài của một phần tử mà không cung cấp thôngtin về sự thực hiện của phần tử đó như thế nào

Cú pháp:

Entity entity_name is

Port (signal_name: in signal_type ;

Signal_name: out signal_type);

End entity_name;

Có bốn kiểu cổng được sử dụng trong khai báo Port :

+ In: chỉ có thể đọc, nó chỉ được dùng cho các tín hiệu đầu vào

+ Out: chỉ được dùng để gán giá trị, nó chỉ được dùng cho các tín hiệu đầura

+ Inout: có thể được dùng để đọc và gán giá trị, Là một cổng hai hướng+ Buffer: có thể được dùng để đọc và gán giá trị Là một cổng không cóhướng

1.2.2 Architecture( kiểu kiến trúc)

Một kiểu kiến trúc đưa ra kết cấu bên trong của một Entity Một Entity cóthể có nhiều hơn một kiến trúc, nó chỉ ra quan hệ giữa các đầu vào và đầu ra củamột Entity mà quan hệ này được diễn tả theo các thuật ngữ sau:

Kiểu hành vi hoạt động (Behavioral)

Architecture architecture_name of entity_name is

Khai báo các tín hiêu;

Định nghĩa hàm;

Định nghĩa thủ tục;

Trang 15

Các phát biểu đồng thời;

End architecture_name;

Các phát biểu trong khối process được thi hành tuần tự Khối process làmột phát biểu đồng thời

Kiểu hoạt động của các luồng dữ liệu (Dataflow):

Một kiến trúc kiểu luồng dữ liệu chỉ ra một hệ thông dưới dạng mô tảđồng thời của các luồng điều khiển và dịch chuyển của dữ liệu Nó sử dụng theomẫu thông tin hoặc mẫu hoạt động của luồng dữ liệu đó

Cú pháp:

Architecture architecture_name of entity_name is

Khai báo các tín hiệu;

Architecture architecture_name of entity_name is

Khai báo component;

Khai báo các tín hiệu;

1.3 Các đối tượng dữ liệu trong VHDL

Một đối tượng dữ liệu giữ một giá trị của một kiểu nhất định TrongVHDL

có ba lớp đối tượng dữ liệu:

-Các hằng (constans)

Trang 16

Variable variable_name : type;

1.3.3 Các kiểu tín hiệu (signal)

Các tín hiệu được dùng để kết nối các Entity của thiết kế lại với nhau vàtrao đổi các giá trị biến đổi ở trong phát biểu process

Trang 17

1.4.1 Kiểu liệt kê

Một kiểu liệt kê được chỉ ra bởi việc liệt kê các giá trị cho phép của kiểu

đó Tất cả các giá trị được định nghĩa bởi người dùng có thể là các tên định danhhoặc các kiểu chữ ký tự

Cú pháp khai báo như sau:

Type type_name is ( enumeration_literal );

Cú pháp khai báo như sau:

Type type_name is range -2,147,483,647 to +2,147,483,647;

1.4.3 Các kiểu dữ liệu tiền định nghĩa trong VHDL

Các kiểu dữ liệu được định nghĩa trong gói standard:

-BOOLEAN: Một kiểu liệt kê với hai giá trị true và False, các phéptính logic và các phép toán quan hệ sẽ trả về giá trị Boolean

-Bit: Một kiểu liệt kê với hai giá trị ‘0’ và ‘1’, các phép tính logic

có thể lấy và trả về giá trị kiểu BIT

- Character: Kiểu liệt kê của các mã ASCII

- Integer: Được dùng để miêu tả các số âm và dương Dải hoạtđộng từ -2,147,438,647 đến +2,147,438,647

- Nature: Các kiểu con của kiểu nguyên được dùng để mô tả các sốkiểu tự nhiên (không âm)

- Positive: Các kiểu con của kiểu nguyên được dùng để miêu tả các

số dương

- Bit_vector: Được dùng để miêu tả một mảng các giá trị kiểu Bit

- String: Một mảng các ký tự, một giá trị kiểu chuỗi được đi kèmbởi dấu ngoặc kép

Trang 18

- Real: Được dùng để mô tả các kiểu số thực

- Kiểu thời gian vật lý: Mô tả các giá trị thời gian được dùng trong

mô phỏng

1.4.4 Kiểu mảng

Kiểu mảng là kiểu của nhóm các phần tử có cùng kiểu giống nhau Có haikiểu mảng như sau:

-Kiểu mảng được gán kiểu

- Kiểu mảng không bị gán kiểu

Kiểu mảng bị gán kiểu là kiểu mà các chỉ số mảng của chúng được địnhnghĩa tường minh Cú pháp khai báo như sau:

Type array_type_name is array of subtype_indication;

Kiểu mảng không bị gán kiểu là kiểu mà chỉ số mảng của chúng không bịchỉ ra, nhưng các kiểu chỉ số của chúng phải được chỉ ra Cú pháp khai báo nhưsau:

Type array_type_name is array of subtype_indication;

1.4.5 Kiểu Record

Kiểu record là một nhóm có nhiều hơn một phần tử có các kiểu khác nhau.Phần tử của record bao gồm các phần tử của bất cứ kiểu nào, nó có thể là cáckiểu mảng hoặc kiểu record

Trang 19

‘_’ - không quan tâm đến giá trị);

1.5 Các phát biểu tuần tự

Phát biểu tuần tự chỉ ra sự thực hiện từng bước của một quá trình Chúngthực hiện từ câu lệnh đầu tiên, câu lệnh thứ hai,… câu lệnh cuối cùng Các phátbiểu nằm trong một phát biểu process được gọi là phát biểu tuần tự Các phátbiểu sau đây là các phát biểu tuần tự được định nghĩa trong VHDL:

- Các phát biểu gán biến Variable

- Các phát biểu gán tín hiệu Signal

Các phát biểu đồng thời được thực hiện song song trong cùng thời điểm

mô phỏng, chúng không thực hiện theo thứ tự mà chúng được viết ra trong mộtkiến trúc Các phát biểu đồng thời chuyển thông tin thông qua các đường tínhiệu Các phát biểu đồng thời được định nghĩa trong VHDL:

- Các phát biểu gán của một quá trình (Process)

- Các phát biểu gán tín hiệu đồng thời

- Các phát biểu gán tín hiệu điều kiện

- Các phát biểu gán tín hiệu được lựa chọn

- Các phát biểu Block

- Các lời gọi thủ tục đồng thời

Trang 20

- Các phát biểu xác nhận đồng thời.

1.6.1 Phát biểu process

Phát biểu process là phát biểu bao gồm một tập các phát biểu tuần tự vàphát biểu process lại chính là phát biểu đồng thời Có nghĩa là tất cả các phát biểuprocess trong một thiết kế được thực hiện một cách đồng thời Tuy nhiên tại mỗithời điểm nhất định được đưa ra chỉ có một phát biểu tuần tự được thực hiệntrong mỗi process Mỗi process được kết nối với phần còn lại của thiết kế bởiviệc đọc hoặc viết ra các giá trị từ các tín hiệu và các cổng mà chúng đã đượckhai báo phía ngoài process

1.6.2 Các phép gán tín hiệu đồng thời

Một dạng khác của việc gán tín hiệu đồng thời đó là các phép gán tín hiệuđồng thời, các phép gán này được dùng ở bên ngoài của một process nhưng phảinằm trong một kiến trúc (architecture)

Cú pháp khai bao:

Target_signal <= expression;

Một thân architecture có thể chứa số lượng bất kỳ của những phát biểugán tín hiệu đồng thời Vì chúng là những phát biểu đồng thời nên thứ tự củanhững phát biểu là không quan trọng Những phát biểu gán tín hiệu đồng thờiđược thực thi bất cứ khi nào có sự kiện xảy ra trong tín hiệu được sử dụng trongbiểu thức

1.6.3 Các chương trình con

Các chương trình con bao gồm các thủ tục và các hàm mà nó có thể đượcgọi để thực hiện công việc nào đó lặp lại từ các vị trí gọi khác nhau trong VHDL.Trong VHDL cung cấp hai kiểu chương trình con khác nhau là:

Trang 21

- Tất cả các tham số của hàm phải thuộc lớp các tín hiệu hoặc cáchằng.

- Bắt buộc phải khai báo kiểu của giá trị trả về

- Không được chứa các phát biểu Wait

Cú pháp khai báo như sau:

Function identifier interface_list return type_mark is

- Chúng được gọi như một lời phát biểu

- Có thể trả về không hoặc một hoặc nhiều đối số

- Các tham số chuyển giao cho thủ tục có thể là mode in,

out, intout

- Các tham số chuyển giao cho thủ tục có thể là tín hiệu,

hằng, biến

- Có thể có chứa phát biểu Wait

Cú pháp khai báo như sau:

Procedure identifier interface_list is

{ subprogram_declarative_item}

Begin

{ sequential_statement}

End [identifier];

Trang 22

Chương 2 TÌM HIỂU CHUNG VỀ BỘ KIT THỰC HÀNH FPGA FTKI_1.0

Mạch nạp Xilinx Spartan -3 Starter Kit Board của hãng Xilinx được cungcấp với giá rẻ, dễ sử dụng để phát triển và đánh giá mạch số.Bộ Kit thực hànhFPGA Trainning Kit viết tắt là FTKI_1.0 được thiết kế nhằm mục đích giúpngười sử dụng dễ dàng trong việc thực hành thiết kế ứng dụng trên FPGA trongquá trình học tập các môn liên quan đến FPGA và lập trình DHL Bộ Kit FPGATrainning Kit được xây dựng trên nền tảng Xilinx Spartan 3E FPGA bộ Kit làmột nền tảng phần cứng hoàn thiện, dễ dàng sử dụng cho việc thiết kế từ các thiết

bị logic cơ bản cho đến các ứng dụng điều khiển phức tạp Bộ Kit tích hợp đầy

đủ các thành phần chức năng vào/ ra cơ bản nhằm giúp người sử dụng giảm tối

đa thời gian phát triển ứng dụng các thành phần sẵn có

Trang 23

2.1 Tổng quan về bộ KIT thực hành FPGA FTKI_1.0

Hình 2.1 Sơ đồ khối bộ thực hành FPGA FTKI_1.0

Trang 25

Hình 2.2 Vị trí các thành phần trên bộ thực hành FPGA FTKI_1.0

Bộ thực hành Kit FTKI_1.0 được cấu tạo bởi 24 phần tử cơ bản:

1 Chip Xilinx FPGA Spartan3E XC3S250 TQ144 gồm:

- 250.000 cổng, tương ứng với 5508 phần tử logic

- 12 khối Ram 18Kbit (tổng cộng có 216 Kbit Ram)

- 12 bộ nhân 18x18

- 4 bộ quản lý và điều chế xung clock (DCM)

- Cho phép người dùng tự định nghĩa 108 đầu vào, ra

2 2Mbits PROM Xilinx Xcf02s (Platform Flash): Cho phép cấu hìnhFPGA trực tiếp từ JTAG hoặc đọc dữ liệu cấu hình từ PROM

3 Cổng nối tiếp RS232 (có 9 chân): đầu cắm DB- 9 female

4 IC truyền/nhận dữ liệu RS232 (Maxim Max232)

5 LCD Character 16 ký tự 2 hàng 1602M Giao tiếp trực tiếp với FPGA

6 Khối hiển thị gồm 3 LED 7 thanh

7 Đèn báo trạng thái cấu hình của FPGA

8 Bàn phím ma trận 5x4 (5 hàng 4 cột)

9 Khối hiển thị gồm 7 đèn LED

10 Công tắc Jump cài

11 8 đầu vào Analog, giao tiếp với FPGA qua IC chuyển đổi ADC 0809(8 bit)

12 Chân cắm vào/ra mở rộng gồm 22 chân tín hiệu vào/ra và 22 chân tínhiệu vào

13 Đèn LED báo nguồn

14 IC tạo điện áp 3,3V cấp cho FPGA

15 IC tạo điện áp 2,5V cấp cho FPGA

16 IC tạo điện áp 1,2V cấp cho FPGA

17 IC ổn áp 5V

18 Đầu kết nối JTAG

19 Bộ tạo dao động 50MHz cấp cho FPGA

20 Jump cắm nguồn (công tắc nguồn)

Trang 26

21 8 bit Analog Digital Converter (ADC 0809).

22 Biến trở điều chỉnh độ tương phản cho LCD

23 Đầu ra 5V DC, 3,3V DC, GND

24 Bộ đổi nguồn 7,5 V DC, 1A

2.2 Tìm hiểu về một số linh kiện trong bộ thực hành Kit FPGA FTKI_1.0 2.2.1 Cổng nối tiếp RS232

Bộ thực hành FTKI_1.0 có một cổng nối tiếp RS232, truyền nhận tín hiệuqua giắc DB9 female, sử dụng IC chuyển đổi mức tín hiệu Maxim Max232 (phần

tử 4) để chuyển mức làm việc từ TTL xuống LVTTL hoặc LVCMOS cho phùhợp với vào ra trên FPGA XC3S250E Cổng nối tiếp này cho phép kết nối trựctiếp với tất cả các cổng nối tiếp dạng DB9 trên các máy tính cá nhân hoặc cácthiết bị khác có giao tiếp RS232

Sơ đồ chân tín hiệu của RS232:

Trang 27

Hình 2.3: Sơ đồ chân tín hiệu của RS232Ví trí các chân kết nối với FPGA

Để thực hiện điều khiển và hiển thị với LCD, người dùng cần tạo drivercho LCD trên FPGA LCD Character 1602M trên bộ thực hành FTKI_1.0 hoạtđộng bình thường như các LCD Character thông thường khác

Trang 28

Sơ đồ nguyên lý và sơ đồ chân của LCD 1602M.

Hình 2.5: Sơ đồ chân của LCD 1602M

Mô tả 16 chân của LCD 1602M:

Trang 29

16 K - - Đèn LCD

Bảng 2.2: Mô tả 16 chân của LCD 1602M

Trang 30

Vị trí và chức năng các chân kết nối giữa LCD và FPGA XC3S250E.

Bảng 2.3: Vị trí và chức năng các chân kết nối giữa LCD và FPGA XC3S250E+ Cấu tạo vùng nhớ của LCD:

Bộ điều khiển LCD có 3 vùng nhớ nội, mỗi vùng có một mục đích riêng.Việc hiển thị phải được khởi động trước khi truy nhập đến bất kỳ vùng nhớ nào

- DDRAM:

RAM dữ liệu hiển thị (Display Data RAM) chứa đựng mã ký tự để hiểnthị trên màn hình Mã ký tự chứa trong DD RAM được tham chiếu từ ảnh nhịphân của ký tự cụ thể chứa trong tập các ký tự được định nghĩa trước CG ROMhoặc tập các ký tự người dùng tự định nghĩa CG RAM

Lệnh thiết lập địa chỉ DD RAM khởi tạo bộ đếm địa chỉ trước khi đọc hayghi vào DD RAM Để viết dữ liệu vào DD RAM sử dụng lệnh viết dữ liệu vào

CG RAM hoặc DD RAM Vùng hiển thị bao gồm 16 ô nhớ hàng đầu tiên và 16 ônhớ hàng thứ hai Chúng ta có thể tạo hiệu ứng dịch chữ bằng cách sử dụng lệnhdịch, khi đó cửa sổ hiển thị sẽ dịch đem lại hiệu ứng dịch chữ

Trang 31

- Character Generator Ram (CGRAM): Cung cấp không gian để tạo lệnhthiết lập địa chỉ CG RAM khởi tạo bộ đếm địa chỉ trước khi đọc hay viết vào

CG RAM Viết dữ liệu vào CG RAM sử dụng lệnh viết dữ liệu vào CG RAMhay DD RAM, và đọc từ CG RAM sử dụng lệnh đọc dữ liệu từ CG RAM hay

DD RAM Lưu trữ tám mẫu ký tự do người dùng định nghĩa Tám mẫu ký tựnày tương ứng với các mã ký tự D7-D0 = 0000*D2D1D0 (* mang giá trị tùyđịnh 0 hay 1)

- Character Generator Rom (CGROM): Lưu trữ cứng các mẫu ký tự tươngứng với mã ASCII Mã các ký tự chứa trong DD RAM cho mỗi vị trí ký tự sau

đó được tham chiếu vị trí với CG ROM Dưới đây là bảng ánh xạ giữa mã ký tự

Trang 32

Clear Display: Xóa màn hình hiển thị và đưa con trỏ về vị trí ban đầu.lệnh này viết một khoảng trắng vào tất cả địa chỉ trong DD RAM.

Return Cursor Home: Đưa con trỏ về vị trí ban đầu Nội dung của DDRAM không thay đổi Đồng thời cũng đưa màn hình hiển thị đang bị dịch chuyển

về vị trí ban đầu

Trang 33

Entry Mode Set: Thiết lập di chuyển hướng con trỏ và xác định có dịchchuyển sự hiển thị hay không Các hoạt động này được thực hiện trong quá trìnhđọc và ghi.

Display ON/Off: Sự hiển thị được bật hoặc tắt, điều khiển tất cả các ký tự,con trỏ

Cursor and Display Shift: Di chuyển con trỏ và dịch chuyển sự hiển thị màkhông làm thay đổi nội dung DD RAM Dịch chuyển vị trí con trỏ hoặc sự hiểnthị sang trái hoặc sang phải mà không ghi hay đọc dữ liệu hiển thị Hàm này xácđịnh vị trí của con trỏ để thay đổi một ký tự cụ thể, hoặc để cuộn trái hoặc cuộnphải cửa sổ hiển thị để hiển thị them dữ liệu chứa trong DD RAM, quá ký tự thứ

16 trên một đường, con trỏ tự động di chuyển đến đường thứ hai khi nó dịchchuyển quá vị trí của ký tự thứ 40 của đường thứ nhất Dòng thứ nhất và dòngthứ hai dịch chuyển tại cùng một thời điểm

Function Set: Thiết lập độ dài dữ liệu, số lượng các đường hiển thị

Set DDRAM Address: Thiết lập địa chỉ khởi đầu cho DD RAM Sau lệnhnày tất cả các quá trình đọc hoặc ghi tuần tự để hiển thị là xuất phát từ DD RAMhoặc đến DD RAM

Read Busy Flag and Address: Đọc cờ bận để xác định có một hoạt độngbên trong đang được xử lý và đọc nội dung hiện tại của bộ đếm địa chỉ BF =1chỉ ra rằng có một hoạt động nội đang được xử lý Lệnh tiếp theo không đượcchấp nhận cho đến khi cờ BF bị xóa hoặc cho đến khi lệnh hiện tại được chophép thời gian lớn nhất để xử lý Lệnh này cũng trả về giá trị hiện tại của bộ đếmđịa chỉ

Write Data to CG RAM hay DD RAM: viết dữ liệu vào DD RAM nếulệnh đó tiếp theo sau lệnh thiết lập địa chỉ dữ liệu DD RAM hoặc viết dữ liệu vào

CG RAM nếu lệnh đó tiếp theo sau lệnh thiết lập địa chỉ dữ liệu CG RAM Saukhi thực hiện lệnh viết địa chỉ tự động tăng hoặc giảm đi 1 tương ứng với lệnhthiết lập chế độ đầu vào Chế độ đầu vào cũng xác định chế độ hiển thị dịch

Read Data from CG RAM or DD RAM: đọc dữ liệu từ DD RAM nếu đó

là lệnh tiếp theo của lệnh thiết lập địa chỉ DD RAM hoặc đọc dữ liệu từ CG

Trang 34

RAM nếu đó là lệnh tiếp theo của lệnh thiết lập địa chỉ CG RAM Sau việc đọc,địa chỉ tự động tăng hoặc giảm đi 1 tương ứng với lệnh thiết lập chế độ đầu vào Tuy nhiên, dịch chuyển hiển thị không được xử lý trong quá trình đọc.

2.2.3 Khối hiển thị gồm 3 LED 7 thanh:

3LED 7 thanh sử dụng chung đường bus 8-bit tín hiệu điều khiển hiển thị

từ FPGA XC3S250E để điều khiển các thanh led trên LED 7 thanh Ngoài ra còn

có 3 đường điều khiển Anode riêng biệt (AN1, AN2, AN3) từ FPGA cho mỗiLED 7 thanh tương ứng Mỗi chân AN sẽ điều khiển cho một LED sáng

Hình 2.8: Sơ đồ kết nối chân của 1 đèn LED 7 segment

Bảng đối chiếu giá trị hiển thị và tín hiệu điều khiển hiển thị:

Trang 36

Vị trí các chân kết nối với FPGA của 3 LED 7 segment

Bảng 2.6: Vị trí các chân kết nối với FPGA của 3 LED 7 segment

2.2.4 Bàn phím ma trận 4x5

Bộ thực hành FTKI_1.0 cung cấp một bàn phím ma trận 4 cột 5 hàng Matrận bàn phím là một phần rất quan trọng của giao tiếp người dùng với boardFPGA Về cơ bản việc thực thi ma trận bàn phím dựa trên một ma trận hàng vàcột Sự kiện một phím được nhấn hoặc thả có thể được ghi lại bằng cách điềukhiển và đọc trạng thái của các hàng và các cột trong ma trận bàn phím Nếu cáccột được cấu hình là các giá trị ngõ vào và các hàng sẽ là giá trị các ngõ ra Cáchàng sẽ được quét liên tục, lần lượt từng cột sẽ được set về mức logic thấp (mức0) khi nó được quét Đồng thời tiến hành kiểm tra một cách liên tục giá trị đầuvào (các cột) Bất cứ khi nào một phím được nhấn thì giá trị của cột tương ứngvới phím đó sẽ được set về mức logic thấp (mức 0) Kết hợp giữa giá trị các cột

và các hàng ta có thể xác định được phím được nhấn trên bàn phím ma trận làphím nào Có thể delay một khoảng thời gian, sau đó kiểm tra lại các giá trị cáccột, hàng Nếu vẫn là phím đó được nhấn thì giá trị các hàng, các cột không thayđổi và ta có thể xác định chính xác giá trị phím được nhấn Chú ý đề phòngtrường hợp bật nẩy phím ta cần delay một khoảng thời gian

Trang 37

Hình 2.9: Sơ đồ khối của bàn phím ma trận 4x5

Nguyên lý hoạt động của bàn phím: Bình thường khi không có phím

nào được nhấn thì không có 2 tín hiệu được nối với nhau Gỉả sử phím 1 đượcnhấn thì tín hiệu KB_KIN(0) được nối với tín hiệu KB_KOUT(0) Nếu phím 2được nhấn thì tín hiệu KB_KIN(0) được nối với tín hiệu KB_KOUT(1) Nguyên

lý hoạt động tương tự cho tất cả các phím còn lại

Nguyên lý xác định phím nhấn: Để xác định xem phím nào được nhấn

trong 20 phím thì nguyên lý là: Sẽ nối KB_KOUT với Vcc qua điện trở 1k Mặcđịnh, ban đầu khi không có phím nào được nhấn thì KB_KOUT[i] =1 (i =0,1,2,3)

Bây giờ cho KB_KIN [i] =1 (i= 1,2,3,4,5) còn KB_KIN(0) =0 điều này

Trang 38

còn các KB_KOUT khác =1 Nếu phím 2 được nhấn thì KB_KOUT(1) =0 còncác KB_KOUT khác =1 Nếu phím 3 được nhấn thì KB_KOUT(2) =0 còn cácKB_KOUT khác = 1 Nếu phím S được nhấn thì KB_KOUT(3) =0 còn cácKB_KOUT khác =1 Như vậy khi KB_KIN(0) =0, bằng cách xác địnhKB_KOUT ta có thể xác định được phím nào được nhấn.Với cách làm tương tự,cho KB_KIN[i] =0 với i=1,2,3 bằng cách xác định KB_KOUT ta có thể xác địnhxem phím nào được nhấn.

Hình 2.10: Sơ đồ khối chương trình thực hiện quét ma trận bàn phím

Vị trí các chân kết nối của bàn phím ma trận vào FPGA:

Bảng 2.7: Vị trí các chân kết nối của bàn phím ma trận vào FPGA

2.2.5 Hiển thị LED và công tắc Jump

Bộ thực hành FTKI_1.0 cung cấp cho người sử dụng 7 LED (phần tử 9)

và một công tắc jump (phần tử 10) xếp thành hàng ngang ở vị trí phía dưới bênphải Người sử dụng có thể dùng 7 LED cho mục đích hiển thị hoặc báo hiệu.Công tắc jump được thiết kế nhằm mục đích cung cấp chân reset cho các thiết kếtrên FPGA XC3S250E, ngoài ra cũng có thể sử dụng công tắc jump với vai trò

Trang 39

Tín hiệu Chân FPGA Chức năng

Jump

Switch

P41 Tín hiệu vào từ jump switch, mở là mức “1”

Bảng 2.8: Vị trí các chân kết nối với FPGA của khối hiển thị LED và công tắc

jump

2.2.6 Đầu vào Analog và chuyển đổi ADC

Bộ thực hành bao gồm 8 đầu vào Analog ( phần tử 11) và một bộ chuyểnđổi ADC 8 bit sử dụng ADC 0809 (phần tử 21) kết nối với FPGA thong qua các

bộ chuyển đổi điện áp từ TTL sang LVTTL hoặc LVCMOS 8 đầu vào Analog(từ AIN0 tới AIN7) được bố trí trên đầu kết nối 8 chân 2 hàng

Bộ ADC 0809 là một thiết bị CMOS tích hợp với một bộ chuyển đổi từtương tự sang số 8 bit, bộ chọn 8 kênh và một bộ logic điều khiển tương thích

Bộ chuyển đổi AD 8 bit này dùng phương pháp chuyển đổi sấp xỉ tiếp Bộ chọnkênh có thể truy xuất bất kỳ kênh nào trong các ngõ vào tương tự một cách độclập

Thiết bị này loại trừ khả năng cần thiết điều chỉnh điểm 0 bên ngoài vàkhả năng điều chỉnh tỷ số làm tròn, ADC 0809 dễ dàng giao tiếp với các bộ vi xửlý

Trang 40

Sơ đồ chân ADC 0809:

Hình 2.11: Sơ đồ chân của ADC0809

Ý nghĩa các chân:

IN0 đến IN7: 8 ngõ vào tương tự

A,B,C : giải mã chọn một trong 8 ngõ vào

Z-1 đến Z-8 :ngõ ra song song 8 bit

ALE : cho phép chốt địa chỉ

START : xung bắt đầu chuyển đổi

REF (+) : điện thế tham chiếu (+)

REF (-) : điện thế tham chiếu (-)

Các đặc điểm của ADC 0809:

- Độ phân giải 8bit

- Tổng sai số chưa chỉ định ±½ LSB; ±1LSB

- Thời gian chuyển đổi : 100μs ở tần số 640 kHz.s ở tần số 640 kHz

- Nguồn cung cấp +5V

- Điện áp ngõ vào 0 – 5V

Ngày đăng: 25/03/2018, 17:12

HÌNH ẢNH LIÊN QUAN

Hình 2.1. Sơ đồ khối bộ thực hành FPGA FTKI_1.0 - Đồ án phải xây dựng được hệ xử lý cho việc thu thập và xử lý số liệu dựa trên công nghệ FPGA
Hình 2.1. Sơ đồ khối bộ thực hành FPGA FTKI_1.0 (Trang 34)
Sơ đồ chân tín hiệu của RS232: - Đồ án phải xây dựng được hệ xử lý cho việc thu thập và xử lý số liệu dựa trên công nghệ FPGA
Sơ đồ ch ân tín hiệu của RS232: (Trang 37)
Sơ đồ nguyên lý và sơ đồ chân của LCD 1602M. - Đồ án phải xây dựng được hệ xử lý cho việc thu thập và xử lý số liệu dựa trên công nghệ FPGA
Sơ đồ nguy ên lý và sơ đồ chân của LCD 1602M (Trang 38)
Hình 2.4: LCD Character 1602M Người sử dụng có thể điều chỉnh độ tương phản của LCD bằng cách điều chỉnh biến trở 22 nằm ở góc trên bên phải của bộ thực hành FTKI_1.0. - Đồ án phải xây dựng được hệ xử lý cho việc thu thập và xử lý số liệu dựa trên công nghệ FPGA
Hình 2.4 LCD Character 1602M Người sử dụng có thể điều chỉnh độ tương phản của LCD bằng cách điều chỉnh biến trở 22 nằm ở góc trên bên phải của bộ thực hành FTKI_1.0 (Trang 38)
Bảng 2.2:  Mô tả 16 chân của LCD 1602M - Đồ án phải xây dựng được hệ xử lý cho việc thu thập và xử lý số liệu dựa trên công nghệ FPGA
Bảng 2.2 Mô tả 16 chân của LCD 1602M (Trang 39)
Hình 2.7: Bảng ánh xạ giữa mã ký tự và mẫu ký tự - Đồ án phải xây dựng được hệ xử lý cho việc thu thập và xử lý số liệu dựa trên công nghệ FPGA
Hình 2.7 Bảng ánh xạ giữa mã ký tự và mẫu ký tự (Trang 41)
Bảng đối chiếu giá trị hiển thị và tín hiệu điều khiển hiển thị: - Đồ án phải xây dựng được hệ xử lý cho việc thu thập và xử lý số liệu dựa trên công nghệ FPGA
ng đối chiếu giá trị hiển thị và tín hiệu điều khiển hiển thị: (Trang 44)
Hình 2.8: Sơ đồ kết nối chân của 1 đèn LED 7 segment. - Đồ án phải xây dựng được hệ xử lý cho việc thu thập và xử lý số liệu dựa trên công nghệ FPGA
Hình 2.8 Sơ đồ kết nối chân của 1 đèn LED 7 segment (Trang 44)
Bảng 2.5: Bảng đối chiếu giá trị hiển thị và tín hiệu điều khiển hiển thị - Đồ án phải xây dựng được hệ xử lý cho việc thu thập và xử lý số liệu dựa trên công nghệ FPGA
Bảng 2.5 Bảng đối chiếu giá trị hiển thị và tín hiệu điều khiển hiển thị (Trang 45)
Bảng 2.6: Vị trí các chân kết nối với FPGA của 3 LED 7 segment - Đồ án phải xây dựng được hệ xử lý cho việc thu thập và xử lý số liệu dựa trên công nghệ FPGA
Bảng 2.6 Vị trí các chân kết nối với FPGA của 3 LED 7 segment (Trang 46)
Hình 2.9: Sơ đồ khối của bàn phím ma trận 4x5 - Đồ án phải xây dựng được hệ xử lý cho việc thu thập và xử lý số liệu dựa trên công nghệ FPGA
Hình 2.9 Sơ đồ khối của bàn phím ma trận 4x5 (Trang 47)
Bảng 2.7: Vị trí các chân kết nối của bàn phím ma trận vào FPGA - Đồ án phải xây dựng được hệ xử lý cho việc thu thập và xử lý số liệu dựa trên công nghệ FPGA
Bảng 2.7 Vị trí các chân kết nối của bàn phím ma trận vào FPGA (Trang 48)
Hình 2.10: Sơ đồ khối chương trình thực hiện quét ma trận bàn phím Vị trí các chân kết nối của bàn phím ma trận vào FPGA: - Đồ án phải xây dựng được hệ xử lý cho việc thu thập và xử lý số liệu dựa trên công nghệ FPGA
Hình 2.10 Sơ đồ khối chương trình thực hiện quét ma trận bàn phím Vị trí các chân kết nối của bàn phím ma trận vào FPGA: (Trang 48)
Bảng 2.8: Vị trí các chân kết nối với FPGA của khối hiển thị LED và công tắc - Đồ án phải xây dựng được hệ xử lý cho việc thu thập và xử lý số liệu dựa trên công nghệ FPGA
Bảng 2.8 Vị trí các chân kết nối với FPGA của khối hiển thị LED và công tắc (Trang 49)
Sơ đồ chân ADC 0809: - Đồ án phải xây dựng được hệ xử lý cho việc thu thập và xử lý số liệu dựa trên công nghệ FPGA
Sơ đồ ch ân ADC 0809: (Trang 50)

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

  • Đang cập nhật ...

TÀI LIỆU LIÊN QUAN

🧩 Sản phẩm bạn có thể quan tâm

w