MẠCH TƯƠNG TỰ

PHẦN II: MẠCH TƯƠNG TỰThí nghiệm 2.1: Bộ phân biệt33Thí nghiệm 2.2: Các bộ khuếch đại đảo và không đảo36Thí nghiệm 2.3: Bộ tích phân với sự thiết lập lại39Thí nghiệm 2.4: Máy phát xung và tín hiệu41Thí nghiệm 2.5: Lấy mẫu và lưu trữ44Thí nghiệm 2.6: Phép lấy vi phân và triệt tiêu polezero47Thí nghiệm 2.7: Bộ lọc cực phức hợp51Thí nghiệm 2.8: Bộ phục hồi đường cở bản53Thí nghiệm 2.9: Các khuếch đại phổ đơn giản57Thí nghiệm 2.10: Lựa chọn FET60Thí nghiệm 2.11: Tiền khuếch đại62Thí nghiệm 2.12: Các phép đo nhiễu66Thí nghiệm 2.13: Đặt hệ số khuếch đại cho bộ khuếch đại72Thí nghiệm 2.14: Cổng tuyến tính và tranzitor bão hoà74Thí nghiệm 2.15: Bộ biến đổi thời gian thành biên độ76Thí nghiệm 2.16: Cáp đồng trục và các đường dây trễ ..85

PHẦN HAI

MẠCH TƯƠNG TỰ

LỜI GIỚI THIỆU

Yêu cầu đối thiết kế các đầu dò ghi nhận bức xạ hạt nhân là sự tích điện nhỏ (10-16 – 10

-13As) thực hiện trong khoảng thời gian ngắn (1ns - 1µs) Điện tích này tích trong một tụ điện cỡ vài pF và tạo nên một điên áp từ 100µV tới 100mV Tốc độ đếm xung thường vượt quá 50.000cps Các xung vào một cách ngẫu nhiên Nhận biết các xung này và chuyển đổi thành các tín hiệu số là công việc rất quan trọng, công việc này chỉ có thể thực hiện bằng các thiết bị điện tử tinh vi Độ chính xác đối với quá trình xử lí số liệu phi hạt nhân điển hình tương tự thì dao động xung quanh 1%, nhưng với thiết bị hạt nhân thì độ chính xác này lên tới hơn 10 lần mới đáp ứng được yêu cầu Để đạt được điều này, các thiết bị chất lượng cao được sử dụng, và nhiều thiết kế đặc biệt đã được áp dụng

Tiền khuếch đại được chế tạo từ các thiết bị riêng lẻ, do đó vấn đề về nhiễu phải được xem xét Khuếch đại các tín hiệu nhanh thì không khó, nhưng ghép nối DC qua tất cả các

bộ khuếch đại có thể dẫn đến độ trôi DC lớn tại lối ra Vậy làm thế nào để giữ đường cơ

sở tại điện áp bằng 0 chính là nhiệm vụ của bộ phục hồi cơ bản

Thông thường chỉ có những sự kiện đã được lựa chọn mới có giá trị Sẽ rất có ích nếu loại

bỏ các sự kiện mà chúng ta không quan tâm hoặc những kết quả sai tại đó Việc lựa chọn được thực hiện là nhờ sử dụng các cổng tuyến tính

Kĩ thuật tương tự cũng được dùng trong các phép đo khoảng thời gian, nếu các khoảng thời gian này được chuyển đổi thành tín hiệu xung với độ rộng xung hoặc độ cao của xung tỷ lệ với khoảng thời gian ấy Sau đó các bộ phân tích biên độ xung này ghi lại các khoảng thời gian đó

Thực hiện như thế nào với tất cả các nhiệm vụ trên với các mạch điện tử, tất cả các cách làm điều có trong các bài thực tập ở phần 2 này

THÍ NGHIỆM 2.1

BỘ PHÂN BIỆT

I Mục đích

Tìm hiểu mối liên hệ vào-ra cho một ứng dụng khuếch đại thuật toán mở được thực hiện

để thu được một bộ phân biệt điện áp thích hợp Vai trò của phản hồi dương được phân tích

II Tổng quan

Ký hiệu cho một khuếch đại thuật toán được chỉ ra trong Hình 2.1.1 Điện áp ra là

V0=A(v+ + v-), A là 1 con số lớn (A=105), với v- = 0 thì mối tương quan giữa lối vào V+

và lối ra V0 được phác hoạ trong hình 2.1.2A

Điện áp ra V0 biểu thị cho bước nhảy trong vùng lân cận của điện áp vào Zero, và biên độ dao động của điện áp ra này bị giới hạn bởi điện áp hoạt động của khuếch đại E+

và -E+

Mạch chấp nhận điện áp -E+ như trạng thái logic thấp (mức thấp) và E+ như trạng thái logic cao (mức cao) được gọi là mạch phân cực điện áp vào

Nếu Vref thay cho điện áp Zero được nối với lối vào không đảo, thì mối tương quan vào-ra trở thành v0=A(V+ - 3) khi Vref = 3V (miêu tả ở hình 2,1,2B)

ra Trạng thái cuối cùng (E+

hoặc -E+) phụ thuộc vào độ phân cực ban đầu của V0

Do đó, việc đưa vào mạch phản hồi dương dẫn đến sự chuyển đổi rõ nét giữa trạng thái lối ra cao và thấp được mô tả trong Hình 2.1.4A Trong Hình 2.1.3, độ thiếu hụt là 0.02V Khi lối ra ở mức cao, ví dụ là 10V, điện áp vào đủ để gây ra sự chuyển đổi điện áp ra từ cao xuống thấp phải lớn hơn -0.01V để đưa điện áp tại lối vào không đảo xuống dưới mức

0 Tương tự như trên, điện áp vào lớn hơn 0.01V là đủ để chuyển từ mức thấp lên mức cao

Hình 2.1.3 : Bộ phân biệt với mạch phản hồi dương

Việc tăng điện trở vào R1 và giảm trở phản hồi R2 làm tăng ảnh hưởng điện áp ra V0 Khoảng đánh trễ cũng trở nên rộng hơn Cuối cùng, các điểm chuyển đổi này có thể dịch chuyển sang trái hoặc phải là nhờ việc lựa chọn Vref phù hợp (Hình 2.1.4B)

Xem xét xung của bộ phân biệt sau khi đã chỉnh sửa Mức phân biệt Vref nên được đặt bằng biên độ của xung đến Xung ra sau khi đã chỉnh sửa thì vẫn còn có độ rộng hạn chế trong khi độ rộng xung ra ban đầu luôn tiến tới 0 (Hình 2.1.5)

Hình 2.1.4 : Sự liên hệ vào-ra của bộ phân biệt với (A) : V ref =0V, (B): V ref =3V

Hình 2.1.5: Ảnh hưởng của hiện tượng trễ lên độ rộng xung lối ra

Một ưu điểm của hiện tượng trễ là nhận rõ mức 0 đi qua các tín hiệu thấp và kèm theo cả tiếng ồn hay tiếng kêu vo vo của mạch (hình 2.1.6)

Hình 2.1.6 : Sử dụng hiện tưởng trễ để tránh sự khởi phát bội

Trong các thiết bị điện tử hạt nhân, thường sử dụng các mạch phân biệt xung Chúng hoạt động nhanh hơn các khuếch đại do phục hồi nhanh hơn ngay sau khi bão hoà Điện áp ra dao động giữa 3.5V và -0.5V Một số mạch phân biệt tiêu biểu là 710 với thời gian phân giải là 10ns; LM 311 (14ns); TL 510 (30ns) và AM 685 (6ns) là nhanh nhất nhưng rất đắt Khi lắp rắp bảng mạch in theo Hình 2.1.7 thì sẽ bỏ trở 100K ra Sử dụng điện áp vào dạng tam giác và hiển thị đồng thời tín hiệu vào và tín hiệu ra đối với các loại khác nhau của máy khuếch đại: 741 LF 356, LF 357 và CA 3130 (trong trường hợp điện áp không vượt quá 12V) Chứng minh rằng các tín hiệu thấp đưa ra kết quả không đáng tin khi đạt tới

Vref

Hình 2.1.7 : Sơ đồ mạch của bộ phân biệt

Hiện thị điện áp ra ngược với điện áp vào trên các trục X-Y của dao động ký Kiểm lại các đường cong trong Hình 2.1.2 A và B Đưa trở phản hồi vào mạch, kiểm lại các đường cong trong hình 2.1.4 A và B Tìm các điện trở và Vref phù hợp cho hiện tượng trễ để chuyển đổi tới 10V và giảm xuống tới 0V

Thời gian chuyển đổi không xác định cho tất cả các khuếch đại khác nhau Thời gian tăng nhanh nhất ở lối ra đã giải thích bằng V/µs được gọi là tốc độ chuyển đổi Đánh giá tốc độ chuyển đổi của các khuếch đại khác nhau

Tốc độ chuyển đổi đặc trưng trong khoảng giữa 0.5V/µs đối với mạch phân biệt loại 741 (rất chậm), vượt qua 10V/µs với loại LF 356 (giá trị đặc trưng cho các khuếch đại hiện đại), khoảng 1500 V/µs với NE 531 (rất nhanh)

II Tổng quan

Khuếch đại thuật toán là một trong hầu hết các mạch đơn giản và đáng chú ý nhất để thiết

kế mạch Nó hầu như được dùng trong dạng một mạch tích phân bao gồm hàng trăm các thành phần khác nhau Kí hiệu một mạch đơn giản được chỉ ra trong Hình 2.2.1, đây là một mạch phức hợp Kí hiệu hay sử dụng nhất là coi nó như một hộp đen mà ở đó có thể đặt tín hiệu vào và đưa tín hiệu ra theo mong muốn

Hình 2.2.1: Khuếch đại thuật toán

Một khuếch đại lý tưởng có hệ số khuếch đại (gain) là vô cùng, trở kháng vào là vô cùng, trở kháng ra bằng 0, và độ rộng dải là vô cùng Một điều đáng quan tâm là các mạch thực

tế ngày càng tiến gần các đặc điểm lí tưởng này

Kí hiệu mạch lược bỏ rất nhiều phần: các chân nguồn, nguồn cung cấp (nguồn cung cấp luôn là nguồn lưỡng cực và thường là +/- 15V DC), tất cả các điện áp và kí tự được đo với mạch nối đất, các đường so sánh thông thường

Các hệ số khuếch đại mạch hở của nhiều loại khuếch đại thuật toán dễ dàng vượt quá 100,000 Các điện trở vào của khuếch đại thuật toán loại FET là trên 1013

ohm Dòng vào

có giá trị từ 80nA (đối với loại 741) đến 70pA (LM 356) Điện trở ra trong một số mạch tiêu biểu là một phần rất nhỏ của 1 Ohm, mặc dù một khuếch đại thuật toán không có bộ đệm cũng chỉ có thể cho dòng ra 10mA Độ rộng dải có thể khá hẹp và là một trong những giới hạn thực của khuếch đại thực Các mạch khuếch đại có hệ số khuếch đại lớn

có thể bị giới hạn khoảng một vài trăm Hz Các mạch khuếch đại có hệ số khuếch đại nhỏ

có thể có độ rộng dải từ mức DC tới 100000Hz Đặc biệt trong tương lai các khuếch đại

sẽ mở rộng khả năng lên tần số cao hơn 108Hz

Việc tiến gần tới lí tưởng trước tiên là thiết kế phải theo hai nguyên tắc “nguyên tắc vàng”sau

1 Sự khác nhau về điện thế giữa hai lối vào là 0 (Gain vô cùng)

2 Dòng đến khuyếch đại thuật toán tại các chân vào bằng 0 (trở kháng là vô cùng) Với các quy tắc phải nhớ này, xem xét mạch đầu tiên trong Hình 2.2.2- khuếch đại không đảo

Nguyên tắc đầu tiên có nghĩa là điện thế trên chân đảo (đánh đấu bằng kí hiệu -) cũng chính bằng điện áp vào Vi trên chân không đảo (kí hiệu dấu +) Nguyên tắc thứ 2 nói rằng không có dòng vào chân không đảo, vì thế:

Vi = V0 R2 / (R1 + R2) sắp xếp lại ta có:

gain = V0/Vi = 1 + R1/R2 Xét mạch khuếch đại khác - mạch khuếch đại đảo (hình 2.2.3)

Trong mạch này nguyên tắc 1 chắc chắn rằng điện thế tại chân đảo bằng 0 Thực vậy, chân này trở thành giá trị đất ảo Nguyên tắc 2 đảm bảo dòng qua R1 và Rf là giống nhau

Do đó:

Gain = V0 /Vi = -Rf/R1 Dấu ‘-‘ở đây có nghĩa là lối ra là đảo ngược của lối vào, vì vậy mạch được đặt tên là mạch đảo

Một mạch hữu ích khác dựa trên khuếch đại không đảo được xét đến trong Hình 2.2.4

III Thí nghiệm

Lắp ráp mạch như đã chỉ ra trong hình vẽ Chú ý rằng trong trường hợp này, các hệ số khuếch đại đều nhỏ hơn 1 Điều này cho phép bạn quy định giá trị nhị phân 1 cho điện áp cung cấp dương và 0 cho chân nối đất Như vậy là thể xảy ra có 4 cặp vào khác nhau:

(0,0); (0,1); (1,0); (1,1) Ghi lại điện thế ra của mỗi trường hợp vào Bạn có thể làm thế nào để mạch này trở thành bộ biến đổi tương tự số 3 bít? (chú ý: bạn sẽ phải thay đổi toàn bộ hệ số khuếch đại trong mạch Tại sao?) Đánh giá số bít lớn nhất mà mạch loại này

sẽ cung cấp

Hình 2.2.5 : Khuếch đại tổng

Thay đổi tất cả các lối vào trừ một chân Quan sát xung của các khuếch đại thuật toán LF

355, LF356, và 741 trong mạch Đặt biên độ xung từ 1 đến 10V với tốc độ lặp ở mức cao

có thể và khoản thời gian xuất hiện xung là từ 0.5 đến 10µs Các xung lối vào sẽ bị làm trơn do gain không đủ tại các tần số cao Sẽ ảnh hưởng lớn hơn nếu hệ số khuếch đại tăng tới 100 bằng cách thay một trở phản hồi 5K6 với một trở 1M (biên độ của xung vào sẽ phải giảm bớt)

II Tổng quan

Mạch được chỉ ra trong hình 2.2.1, mạch thực hiện tích phân thời gian của điện áp vào Vi.

dt RC

10 10

10

8 6 1

Trạng thái bão hoà của bộ khuếch đại tích phân có thể được loại trừ nhờ nối với trở Rf lớn của tụ phản hồi (hình 2.3) Trong trường hợp này, điện áp vào dc tại Vc bị giới hạn là – (Rf/R)Vc Do đó, với lối vào đã nối đất nên điện áp ra bằng 0 Sau khi hiệu chính, sự tích phân các tín hiệu ac tần số f vẫn được thực hiện nếu tích 2ΠfRfC >> 1.Trong trường hợp ngược lại, khi 2ΠfRfC << 1, mạch trở thành 1 mạch khuếch đại với gain là –Rf/ Ri

Hình 2.3.1: Bộ tích phân điện áp

III Thí nghiệm

Sau khi lắp ráp mạch như Hình 2.3.2, kiểm tra sự hoạt động của bộ tích phân với lối vào nối đất Điện áp lối ra V0 theo mong muốn là bằng 0 Tuy nhiên, điện áp quan sát được sẽ tăng chậm hoặc giảm chậm Do đó, giá trị 0 chính xác của bộ tích phân nên được đặt bằng cách vặn núm điều chỉnh điện áp và quan sát điện áp ra đến độ ổn định

Hình 2.3.2: Bộ tích phân với việc thiết lập lại

Để cải tiến sự tích phân, nên sử dụng một điện áp vào nhỏ phân cực dương hoặc âm Mức bão hoà của V0 được mở rộng dẽ dàng hơn Nếu điện áp đang giảm, mức bão hoà quan sát được xấp xỉ -6V Hiệu ứng này là do FET gây ra, FET bắt đầu dẫn khi điện áp dẫn vượt quá một nửa điện áp cổng gate (thế gate là -12V)

Nếu điện áp vuông được đặt vào lối vào, điện áp ra mong đợi có dạng tam giác Tuy nhiên, tín hiệu thế bậc thang chồng chập lên thế ra tam giác cho đến tận khi sự tích phân được dừng lại nhờ mức bão hoà âm hoặc dương Điều này có thể được giải thích là do có mặt của thành phần DC trong tín hiệu vào hoặc do tính không ổn định điện áp offset lối vào

Chứng minh rằng bộ tích phân trở nên ổn định khi trở 20M được kết nối với tụ phản hồi (Hình 2.3.3) Cố gắng tìm tần số nhỏ nhất f của tín hiệu vào dang xung vuông, trong đó tín hiệu ra dạng xung tam giác vẫn không bị biến dạng Trong trường hợp này thông số 2Π f RfCf bằng bao nhiêu?

Hình 2.3.3: Bộ tích phân với sự phản hồi DC

THÍ NGHIỆM 2.4

MÁY PHÁT XUNG VÀ TÍN HIỆU

I Mục đích

Máy phát xung cung cấp thế dưới dạng xung vuông và xung tam giác có biên độ peak to peak tới 10V trong dải tần số từ 2 đến 2000Hz Tại lối ra, các xung có biên độ biến đổi từ

0 tới 10V và khoảng thời gian biến đổi từ 1 tới 14µs với một tần số như trên

-Hình 2.4.1: Máy phát tín hiệu vuông và tam giác

Tần số của tín hiệu phát có thể được hiệu chỉnh nhờ sự suy giảm biên độ của tín hiệu xung vuông trước khi khi tích phân Biên độ tín hiệu vào nhỏ sẽ gây ra một thế tam giác với sườn tăng chậm và sẽ rất cần một thời gian dài để đạt tới vị trí chuyển đổi này hoặc vị trí chuyển đổi khác

Thế tam giác có tại lối ra của máy phát, và thế vuông có tại lối ra của bộ phân biệt Dạng thế mong đợi được lựa chọn bởi công tắc S1 cho việc khuếch đại trong tầng lối ra tuyến tính với hệ số khuếch đại thay đổi Trong tầng này, khuếch đại thuật toán được sử dụng như một khuếch đại không đảo

Để có các thế vuông và thế tam giác, thiết kế mạch có thể được mở rộng tới các khối chức năng phụ (Hình 2.4.2) Các tín hiệu tương tự được khuếch đại trong khuếch đại không đảo tuyến tính Đối với việc tạo xung, bộ tạo xung đơn khởi phát sườn dương được

sử dụng, biên độ của xung phát ra được điều khiển bằng cách sử dụng bộ khuếch đại xung lối ra

Các khối liên quan được được thể hiện trong Hình 2.4.3 Tần số của các tín hiệu vuông và tín hiệu tam giác có thể được thay đổi theo hai cách Liên tục điều chỉnh biên độ trong khoảng 1 - 100 bằng điện kế P2

Hình 2.4.2 Sơ đồ khối của máy phát tín hiệu vuông và tam giác

Hoạt động của máy phát xung được coi là không tốt nếu tín hiệu vuông bị suy giảm nhiều hơn 100 lần Dưới các giá trị này, biên độ của tín hiệu vuông suy giảm có thể so sánh với thế trôi off-set lối vào của bộ tích phân Do đó, phần cuối thấp hơn của điện kế thang chia nhỏ được tách khỏi nền nhờ một điện trở 100R Việc điều chỉnh tần số thô đạt được bằng việc mắc thêm một tụ song song với tụ 10nF trong bộ tích phân

Bởi vì các tín hiệu vuông và tam giác không bằng nhau về biên độ cho nên chúng được nối tới lối vào của bộ khuếch đại không đảo thông qua các điện trở 5k và 15k (số lượng hai loại điên trở là bằng nhau) Khuếch đại lối ra không đảo với hệ số khuếch đại là 2 sẽ cấp các tín hiệu ra có biên độ peak to peak là 10V

Bộ dao động đơn khởi phát sườn dương được kích hoạt bởi tín hiệu vào vuông để tạo xung, bộ dao động này được giải thích trong thí nghiệm 3 “univibrator” Biến trở thay thế R2 làm thay đổi khoảng xung ra Để có các xung dương từ bộ khuếch đại 1 tranzitor, các xung dương của bộ dao động đơn được đảo ngược trước khi cấp vào cực nền của tranzitor Tr1 Tranzitor này hoặc là dẫn hoàn toàn một dòng lớn hoặc là ngừng dẫn Trong trường

hợp tiếp theo, trở kháng lối ra là 390R, đây là giá trị trở cực thu Trong sự hoạt động đóng ngắt này, độ cao của xung ra được xác định nhờ thế cấp vào… bằng thế tại cực phát của Tr2 Nhờ biến thế trên cực nền của tranzitor, bất cứ giá trị biên độ nào của các xung ra nằm giữa 0 và thế cấp đều có thể được đặt

Trước khi bắt đầu quá trình lắp ráp, bạn nên kiểm tra bảng mạch in xem có bị đứt mạch hay đoản mạch không Việc lắp ráp bắt đầu với các jumper Việc lắp ráp rất hữu ích để kiểm tra hoạt động của các tầng riêng biêt

III Thí nghiệm

Bộ tích phân và bộ phân biệt ngưỡng được lắp ráp và kiểm tra hoạt động của chúng trước tiên Sau đó khuếch đại không đảo được tạo ra và cũng được kiểm tra Cuối cùng là bộ dao động đơn được lắp ráp và các tín hiệu tại chân số 4, 11 CD 4001 được kiểm tra

Nếu máy phát xung không hoạt động, phải kiểm tra bằng mắt một cách cẩn thận mạch đã hàn rất có thể sẽ phát hiện ra một vài điểm chưa hàn Việc kiểm tra các thế cấp tại tất cả các chân IC tương ứng cũng rất hữu ích (12V tại chân 7 đối với tất cả các khuếch đại thuật toán, chân 14 cho DC, chân -12V tại chân 4 đối với tất cả các khuếch đại thuật toán

và chân nối đất 7 của CD)

Một mạch Sample and hold lấy các mẫu điện áp vào khi xung điều khiển được áp vào và duy trì cho đến khi có xung điều khiển tiếp theo Mối liên hệ giữa tín hiệu vào – ra của mạch được minh hoạ trong Hình 2.5.1 Mạch hoạt động bằng cách nạp điện cho tụ C nhờ công tắc tương tự S như Hình 2.5.2(a) Khi đóng công tắc S, điện áp qua tụ C là V0 vẫn được duy trì khi công tắc S mở Một vấn đề dĩ nhiên, điện áp Vi sẽ không thể sử dụng được khi không có sự thay đổi do dòng lấy ra từ tụ điện trong suốt quá trình khảo sát Bằng cách chọn một tụ có điện dung lớn, hoạt động của mạch sẽ được cải tiến Tuy nhiên, trong trường hợp này, điện áp V0 bắt nguồn từ điện áp vào trong suốt quá trình lấy mẫu nhanh do điện trở RS của công tắc là hữu hạn, qua đó tụ được nạp điện

lấy ra từ tụ sẽ là 1mV/1sec Nếu công tắc tương tự của CD 4066 được sử dụng, hằng số thời gian tương ứng mà xác định thời gian đáp ứng của mạch sẽ là R2C = 300.10-8s = 3µs Khoảng xung lấy mẫu không được nhỏ hơn 5 lần RC Điều này sẽ làm giảm sự khác nhau tương đối giữa điện áp ra và điện áp vào tại thời điểm bắt đầu của xung lấy mẫu sao cho nhỏ hơn 10-2 Trong trường hợp này, đại lượng này là 15 µs Mạch điện thực tế được vẽ trong Hình 2.5.3

Hình 2.5.3: Sơ đồ mạch chi tiết của bộ lấy mẫu và giữ

Gần đây, các thành phần của mạch đã giới thiệu có được hai sự cải tiến mới, bằng cách sử dụng công tắc thứ hai (S2) Ảnh hưởng của điện dung lên cặp tín hiệu lấy mẫu trên tín hiệu lối ra được bổ chính Thêm vào đó, khi công tắc S1 và S2 mở, một dòng điện tương tự được lấy từ C1 và C2, do đó ảnh hưởng của dòng bias được bổ chính thêm Chỉ có sự khác nhau giữa hai dòng bias - được gọi là dòng off-set - có thể gây nên độ trôi điện áp ra Vì vậy, độ trôi điện áp ra thường nhỏ hơn 10 lần

Điện áp làm việc của công tắc tương tự CD 4066 được giới hạn là 15V, do đó điện áp cung cấp +12V/-12V được giảm xuống +7.5V/-7.5V nhờ sử dụng 3 bộ điều chỉnh giới hạn 78L05 và 79L05 Tín hiệu điều chỉnh công tắc logic, cũng như độ nhạy đối với điện

áp vượt quá khoảng điện áp cung cấp, được bảo vệ bằng cách thêm vào hai điot tín hiệu nhỏ Khi lối vào tín hiệu điều khiển của CD 4066 được kết nối với một trạng thái logic thấp, các công tắc mở

Kết nối một tín hiệu dạng sin có biên độ vài Vôn và tần số 1kHz với lối vào của mạch thực nghiệm và quan sát đồng thời điện áp ra và điện áp vào Sau đó, nối tín hiệu vào mẫu với điện áp Vdd để đóng công tắc Lối ra sẽ theo điện áp vào đến khi các công tắc mở Tại

thời điểm đó, điện áp lối ra sẽ duy trì giá trị hiện tại khi các công tắc đã được mở Ghi lại các giá trị của 50 lần đọc liên tiếp và vẽ sự phân bố chiều cao của nó Bạn có thể giải thích được kết quả không? Kết quả mong đợi là gì nếu điện áp dạng xung vuông được lấy mẫu?

Sử dụng các xung tuần hoàn có tần số 1kHz và có độ rộng là 10µs nối với lối vào lấy mẫu

và điều chỉnh biên độ của chúng để đưa ra tín hiệu logic tương ứng tại cổng của CD 4066 Đưa tín hiệu điện áp dạng sin hoặc dạng tam giác vào lối vào tương tự và quan sát lối ra với tần số lấy mẫu rất gần với tần số tín hiệu Kĩ thuật này cho phép các tín hiệu nhanh được chuyển đổi thành tín hiệu hình sin Hiệu ứng quan sát được gọi là hiệu ứng chớp nháy Cố gắng giải thích điều này

Nối một điện áp không đổi làm tín hiệu vào và quan sát các điện áp ra Giảm tần số của các xung nhấp nháy từ 1kHz xuống vài Hz và so sánh các quan sát này với các quan sát từ

LF 356 và LM 318 Đánh giá các dòng lối vào cho cả hai bộ khuếch đại

trở hồi tiếp thì mạch triệt tiêu pole-zero phải được thêm vào phù hợp với dạng xung tương ứng

II Tổng quan

Các tín hiệu đến từ các khuếch đại nhạy điện tích phản hồi quang học(optically coupled) được chỉ ra trong Hình 2.6.1 Các thông tin năng lượng của một bức xạ xác định là độ cao các khoảng riêng biệt của thế bậc thang Độ cao của một khoảng điển hình là vài phần mười mV và khoảng thế bậc thang là từ -5V đến +5V Điện thế trên không thể khuếch đại trừ khi khuếch đại bị quá tải, do đó thế bậc thang được vi phân Để vi phân, chúng ta có thể sử dụng một mạch RC thụ động, mạch được chỉ ra trong Hình 2.6.2 Vì vậy việc lấy vi phân là không chính xác được thực hiện bởi bộ vi phân RC, các xung được giảm theo hàm mũ về không với hằng số thời gian là RC Bằng việc lựa chọn hằng số thời gian thích hợp, các xung với độ rộng bất kì có thể được tạo ra Độ rộng xung có thể được lựa chọn theo điều kiện thực nghiệm Các xung ngắn hơn được cho phép hệ có tốc độ đếm cao hơn

Hình 2.6.1: Tín hiệu ra của tiền khuếch Hình 2.6.2: Sự vi phân thụ động

đại phản hồi quang học

Một loại khác của tiền khuếch đại nhạy điện tích sử dụng trở hồi tiếp Tín hiệu ra được chỉ ra trong Hình 2.6.3 Hằng số phân rã đặc trưng là từ 15 đến 50µs tại biên độ xung giống như trên Các xung trên sẽ thích hợp cho khuếch đại phổ phân tích Tuy nhiên, đây

là lí do chính đáng để thực hiện phép vi phân chúng.Vì đoạn cuối của hàm mũ dài theo sau mỗi xung: hai hoặc nhiều xung hơn bị chồng chập lên nhau Điều này dẫn đến độ cao xung bị sai Hiệu ứng này được gọi là hiệu ứng chồng chập Để tạo ra các xung ngắn hơn

và giảm hiệu ứng chồng chập, chúng ta có thể vi phân các xung từ tiền khuếch đại mà kết quả được cho trong Hình 2.6.4 Các xung này được kéo theo bởi đường dưới 0 (undershoot) Đường dưới 0 này nhanh tiến dần về 0 với hằng số thời gian RC và RC chính bằng hằng số thời gian của các xung vào

Hình 2.6.3: Các tín hiệu lối ra của tiền khuếch đại phản hồi quang học

Hình 2.6.4: Ảnh hưởng của vi phân thụ động

Hiệu ứng chồng chập sẽ xuất hiện trở lại dù không rõ ràng Tuy nhiên, đường dưới 0 có thể loại bỏ được bằng cách sử dụng mạch bù trù pole-zero

Trước tiên những ý tưởng về mạch bù trừ này được giải thích bằng phương pháp trực giác

Phần dưới 0 được bỏ qua là phần có hàm mũ với hằng số thời gian τ của các xung lối vào nhưng nhỏ hơn rất nhiều so với đoạn cuối hàm mũ tương ứng trong xung vào Nếu chúng

ta thêm vào xung vi phân một phần phù hợp của xung vào, cả hai phần đuôi của các cực đối nhau triệt tiêu lẫn nhau

Hình 2.6.5: Hai mạch triệt tiêu pole-zero

Mạch được chỉ ra trong hình 2.6.5, mạch là sự tổ hợp bắt buộc Để chứng minh phương pháp này bằng một số kĩ thuật toán học, chúng ta sẽ đi theo các Hình 2.6.6, 2.6.7, 2.6.8 Chúng ta biết: hàm chuyển đổi D(s) của bộ vi phân thích hợp tạo ra hàm mũ từ các hàm bậc thang (Hình 2.6.6) Do đó, nếu chúng ta muốn đưa hàm mũ trở lại hàm bậc thang,

hàm chuyển đổi nghịch đảo 1/D(s) phải được sử dụng (Hình 2.6.7) Sau đó qua hai hàm F(s) và G(s), hàm lối ra phải giống hàm lối vào Vì vậy, hàm chuyển đổi của cả hai chuỗi kết nối phải được thống nhất Hàm G(s) chính là hàm nghịch đảo của F(s)

Trong Hình 2.6.8, hàm mũ với hằng số thời gian τ được sử dụng là hàm lối vào với hàm chuyển đổi G(s) Ở đây nó có dạng như hàm bậc thang Bằng việc thêm vào bội vi phân thích hợp với hàm chuẩn D(s), các xung hàm mũ độ rộng τ0 được tạo ra tại lối ra

không thay đổi dạng xung Đối với hoạt động thông thường, khoá điện kế nên ở vị trí đất Quan sát ảnh hưởng của thế vào đối với tín hiệu ra khi thay đổi vị trí khoá

Hình2.6.9: Mạch vi phân và mạch triệt tiêu pole-zero

Chuẩn bị mạch mô phỏng các tín hiệu nhạy điện tích với trở hồi tiếp (Hình 2.6.10) Các xung TTL cách nhau 40ns được dùng để tích điện cho tụ C1 thông qua diot D1 Thế hàm

mũ qua C1, bởi vì nó phóng điện qua trở R3 và tiến đến 0 với hằng số thời gian 50µs Thế hàm mũ được lặp lại qua mạch lặp thế nhờ dùng U2

Đưa các xung sinh ra vào mạch vi phân và quan sát hiệu ứng triệt tiêu pole-zero

Hình 2.6.10: Mạch phát xung dạng mũ

và so sánh giữa bộ tạo dạng RC cổ điển với bộ tạo dạng xung cực phức hợp được thực hiện.

II Tổng quan

Sau khi khuếch đại xung trong khuếch đại phổ hạt nhân thì có dạng xung như hình 2.7.1

Để cải thiện tỉ số tín hiệu trên nhiễu, S/N, các xung này được lọc bằng bộ lọc F Tỉ số S/N

sẽ được giảm đến giá trị tối ưu nếu xung tại lối ra đạt tới dạng Gausian

Hình 2.7.1: Mạch tạo dạng xung Hình 2.7.2: Dạng xung bán Gauss:

a Khi thực hiện 4 phép tích phân xấp xỉ

b Khi sử dụng cực phức hợp thứ 4

Trên thực tế, chúng ta không sử dụng mạch điều chỉnh tần số Nhờ 2 bộ lọc linh hoạt ở vị trí thứ 2, chúng ta thu được hàm đáp ứng theo yêu cầu (Hình 2.7.3) Hoạt động của bộ lọc phụ thuộc vào sự khuếch đại A của máy khuếch đại được sử dụng Nếu A=1, chúng ta có phin lọc cổ điển với sự triệt tiêu tức thời Với A tiến dần tới 3, dao động lối ra sẽ tăng lên Tại A=3, mạch bắt đầu dao động

III Thí nghiệm

Lắp đặt mạch như Hình 2.7.4 và xem xét hoạt động của nó bằng cách sử dụng gain khuếch đại vi phân được đặt (P1 và P2) Cố gắng tìm dạng xung hợp lý nhất, xung lối ra phải đối xứng như có thể và được kéo theo bởi phần âm dưới 0 mà quan sát được chỉ bằng cách sử dụng sự khuếch đại thẳng đứng lớn hơn trên một máy dao động kí nhạy

Hình 2.7.3: Mạch lọc khối thứ 4

Các xung có đuôi dạng hàm mũ nên được sử dụng như tín hiệu lối vào Các xung này được tạo ra từ thế chữ nhật bằng mạch trong Hình 2.7.5 Hằng số thời gian phải phù hợp với các tính chất của bộ lọc phức hợp (Hình 2.7.6) Chú ý đến việc lựa chọn chính xác các giá trị của trở và tụ

Hình 2.7.4: Sơ đồ lắp ráp

Hình 2.7.5: Sơ đồ vị trí cực của các cực phức hợp

Hình 2.7.6: Mạch phát xung dạng hàm mũ

Hình 2.8.1: Bộ phục hồi đường cơ bản đơn giản (BLR)

Nếu áp dụng phương pháp toán học thì hoạt động của hệ được hiểu rõ ràng hơn

Tại lối ra của bộ tích phân, điện thế sẽ là  ( 1 /s) z, do đáp ứng của điện thế vào Điện thế này cùng với thế vào x sẽ là thế lối vào của bộ khuyếch đại x ( 1 /s)z Điện thế này được khuyếch đại A lần sẽ bằng điện thế lối ra Z

A( X  ( 1 /s) z) = Z

Đối với thế ra, chúng ta có X

s A

s A Z

Z = Ax Kết quả là thành phần DC bị bỏ đi trong khi các xung chồng chập không gây ảnh hưởng Đây là mục đích của bộ phục hồi đường cơ bản

III Thí nghiệm

Nếu chúng ta xây dựng một mạch theo Hình 2.8.2, chúng ta sẽ quan sát được các tín hiệu

ra với đường cơ bản bị lệch ngay cả khi những tín hiệu vào không cần hiệu chỉnh (Hình 2.8.3) Bộ phục hồi đường cơ bản của chúng ta đã không làm việc như mong đợi Hoạt động của nó có thể được giải thích bằng các thảo luận về hàm chuyển đổi của nó

T = A s/(1+s) Hàm chuyển đổi được chỉ ra với hàm chuyển đổi của mạch vi phân thích hợp (Hình 2.8.4) Nếu hằng số thời gian lớn, tín hiệu sẽ đi qua mà không bị ảnh hưởng khi DC bỏ đi Điều này có nghĩa là một xung kế tiếp có điện thế đúng bằng 0 giữa các xung được cấp cho lối vào của mạch, và tín hiệu này sẽ bị triệt tiêu giống như quan sát

Hình 2.8.2: Sơ đồ hoạt động của BLR

Hình 2.8.3: Ảnh hưởng của phép vi phân lên Hình 2.8.4: Mạch vi phân

Nếu đường cơ bản được duy trì trong suốt các khoảng thời gian không có xung thì BLR

đã đạt được các hoạt động như mong muốn Tín hiệu ra Z sẽ bị ngắt khỏi lối vào bộ tích phân bằng cách thêm vào một transitor FET 2N3819 hoạt động như công tắc tương tự (Hình 2.8.5) Các xung điều chỉnh -12V được cấp cho cổng FET trong suốt thời gian xung xuất hiện Cách tạo ra tín hiệu phù hợp và các xung điều chỉnh được chỉ ra trong Hình 2.8.6 Thế cực collector của transitor pnp kéo dài trong khoảng -15V tới +3,5V (lối ra thứ

710) Khoảng thế điều tiết phù hợp được điều chỉnh bằng điện kế P1 Thậm trí trong trường hợp này, đường cơ bản không có giá trị đúng Các nghiên cứu với lối vào xung làm nền và các xung điều tiết đều chỉ ra thế lối ra Z dịch chuyển theo hướng dương bởi một lượng tỉ lệ với tốc độ của các xung điều tiết

Ảnh hưởng này có thể được hạn chế bằng đảo dòng vào cổng gate và tích phân tương ứng Ảnh hưởng có thể được khắc phục bằng cách đưa vào một FET bù trừ thứ 2, FET này được nối với lối vào không đảo của bộ tích phân (Hình 2.8.7)

Vẫn có thể xảy ra trường hợp BLR không hoạt động đúng nếu các xung giống nhau được cấp cho lối vào x và lối vào điều tiết Do độ trễ của các đường điều tiết, các khoảng điều tiết chồng chập lên nhau Các phép đo đặc biệt đã được thực hiện trong khuếch đại phổ để giải quyết vấn đề này

Hình 2.8.5: Sơ đồ cổng phù hợp (Proper gating)

Hình 2.8.6 : Mạch BLR cải tiến

Hình 2.8.7: Mạch bù cho dòng điều tiết FET

Mạch khuếch đại được chỉ ra trong Hình 2.9.1, gồm 3 tầng khuếch đại và các trạng thái hình thành dạng xung, mạch được xây dựng bằng IC1, IC2, IC3, một mạng mạch phục hồi đường cơ bản linh hoạt xây dựng xung quanh IC4 và một bộ đệm lối ra IC5 Tại lối vào khuếch đại, sự triệt tiêu pole-zero được thực hiện.

Khuếch đại và các tầng hình thành xung

Tín hiệu vào phải có dạng suy giảm hàm mũ với hằng số thời gian khoảng τ = 50µs Để tránh chồng chập và các vấn đề khác, tín hiệu này được rút ngắn lại

Điều này được thực hiện bằng mạch vi phân linh hoạt với hằng số thời gian cần thiết được xác định bởi C1 và R3, τdiff = 22µs Tuy nhiên, để loại bỏ phần dưới đường 0 của tín hiệu , một kĩ thuật triệt tiêu pole-zero được sử dụng, R2 được điều chỉnh để tạo ra C1.(R1 + R2) = τ là hằng số thời gian suy giảm của tín hiệu vào Do đó các hằng số phân rã từ 150µs tới 260µs có thể được bỏ qua (Hằng số thời gian vi phân, chính xác hơn là C1.R3/(R1+R2), điều này khác với C1.R3 và nhỏ hơn khoảng 2% ngay cả nếu R2 = 0) Một mạch tích phân linh hoạt cũng được thực hiện tại IC1 bởi mạch hồi tiếp C2-R4 với hằng số thời gian τint = 2.2µs Khi mạch pole-zero được điều chỉnh, gain của tầng thứ nhất được coi là 10/e (e = 2.78)

Hình2.9.1: Sơ đồ mạch

Tầng thứ hai cũng được sử dụng cấu hình phản hồi giống như tầng 1 Nó thực hiện tích

liên tiếp, bằng một hệ số biến đổi trong khoảng từ 1 đến 2 thông qua sự điều chỉnh điện trở R6 và mỗi bước được thay đổi với hệ số là 2, bằng cách chọn mạch hồi tiếp Hệ số khuếch đại DC lớn nhất của tầng này là: -R7/R5 = -2.2 Hệ số khuếch đại AC nhỏ hơn do hằng số thời gian tích phân

Tầng khuếch đại thứ 3: có hệ số khuếch đại DC phù hợp và thực hiện một sự phân tích kép với hằng số thời gian τint = 2.2µs Bộ đệm lối ra nhận tín hiệu từ bộ phục hồi đường

cơ bản, nó được mô tả bên dưới bằng trở R13, một biến trở 100R Sử dụng trở kháng tương ứng với dây cáp đồng trục có Z0 = 93R Dòng lối ra được giới hạn bởi IC5 và có giá trị khoảng 15mA

Nhìn chung, khuếch đại thực hiện một phép vi phân và bốn phép tích phân Tất cả các hằng số thời gian đều bằng 2.2µs Do đó, bộ khuếch đại cho một dang xung gần giống dạng Gauss với một tín hiệu vào suy giảm hàm mũ Đây là một dạng phù hợp để thu được

tỉ số tín hiệu trên nhiễu tốt trong hệ khuếch đại phổ

Bộ phục hồi đường cơ bản

Bộ phục hồi đường cơ bản linh hoạt làm việc để duy trì thế 0 tại lối vào lối vào đảo của IC3 (bộ khuếch đại thuật toán nhanh), lối vào đảo này được nối với lối vào của tầng khuếch đại sau cùng Sự phục hồi cần phải thực hiện bởi vì một tụ C7 đã được sử dụng để triệt tiêu hệ số khuếch đại DC lớn của chuỗi các khuếch đại (khuếch đại + tiền khuếch đại) Các tín hiệu phân cực khác, biên độ tín hiệu của nó vượt qua ngưỡng cắt của diot D1 với một giá trị rất nhỏ (các tín hiệu dương) hoặc của D2 (nếu tín hiệu là âm) Khi điều này xảy ra, C7 được tích điện với một dòng khoảng -120µA Điều này có ảnh hưởng rất nhỏ lên biên độ các tín hiệu mà các tín hiệu này cách nhau rất ngắn Bằng các dòng khác nhau trong D1 và D2 trong khi xuất hiện các xung, bộ phục hồi có thể duy trì giá trị thế tại lối vào của bộ đệm rất gần tới 0, thậm trí ngay cả khi tốc độ đếm cao

Như chỉ ra trong sơ đồ, tất cả các mạch tích phân được kết nối với dòng cung cấp thông qua các mạng không kết nối RC Điều này rất quan trọng để tránh các dao động và tương tác giữa các mạch điện khác nhau Các hệ thống nên được gắn liền với IC về tính vật lí và các tụ được nối đất LF356 là một khuếch đại thuật toán lối vào FET với dải hệ số khuếch đại là 5MHz và tốc độ suy giảm là 12V/µs, nó có thế lối vào nhiễu thấp và một thế offset đặc trưng là 1mV

III Thí nghiệm

Lắp ráp khuếch đại phổ, quan sát các tầng (Hình 2.9.2) và bắt đầu kiểm tra như sau:

1 Kiểm tra các dao động giả bằng quan sát lối ra của dao động kí

2 Quan sát hoạt động của bộ khuếch đại bằng xác nhận của một đồng hồ vạn năng hiện số: thế lối vào-ra của các khuếch đại thuật toán khác nhau đều có những giá trị mong muốn Tín hiệu vào cho toàn bộ khuếch đại phải thấp hơn nền Sau đó, một thế thích hợp đo được ở các tiếp điểm là 0V

3 Nối tiền khuếch đại nhạy điện tích với lối vào và sử dụng một máy phát xung để đưa một xung điện vào tiền khuếch đại Lối ra của tiền khuếch đại phải có tín hiệu khoảng 0.5V với thời gian tăng rất ngắn và sự suy giảm hàm mũ với hằng số thời gian 220µs

4 Giảm tín hiệu tới một mức cho tín hiệu lối ra 5V tại giá trị cao nhất của hệ số khuếch đại Kiểm tra khuếch đại không bị bão hoà Quan sát dạng tín hiệu lối ra của IC1 (1 vi phân + 1 tích phân), lối ra của IC2 (hai mạch tích phân), lối ra của IC3 (4 mạch tích phân) Đo hệ số khuếch đại của các trạng thái này, kiểm tra các điều kiện hệ số khuếch đại

5 Quan sát các tín hiệu vào – ra của IC4 Nó được biết rằng, trong khi tín hiệu vào (+) được đặt, IC4 bão hoà đạt tới giá trị âm làm cho D2 dẫn tất cả các dòng qua R12 trong khi R11 nạp điện chậm cho C7

6 Quan sát khuếch đại hoạt động khi nó quá tải và so sánh hoạt động của nó với một quan sát khi mạch triệt tiêu pole-zero không bị điều chỉnh

Hình 2.9.2: Bố trí cáclinh kiện trong thí nghiệm 2.9

THÍ NGHIỆM 2.10