THIẾT kế và mô PHỎNG MẠCH KHUẾCH đại NHIỄU THẤP (LOW NOISE AMPLIFIER – LNA) (có sơ đồ mạch)

THIẾT kế và mô PHỎNG MẠCH KHUẾCH đại NHIỄU THẤP (LOW NOISE AMPLIFIER – LNA) (có sơ đồ mạch) THIẾT kế và mô PHỎNG MẠCH KHUẾCH đại NHIỄU THẤP (LOW NOISE AMPLIFIER – LNA) (có sơ đồ mạch) THIẾT kế và mô PHỎNG MẠCH KHUẾCH đại NHIỄU THẤP (LOW NOISE AMPLIFIER – LNA) (có sơ đồ mạch) THIẾT kế và mô PHỎNG MẠCH KHUẾCH đại NHIỄU THẤP (LOW NOISE AMPLIFIER – LNA) (có sơ đồ mạch)

NOISE AMPLIFIER – LNA)

DANH MỤC BẢNG BIỂU IX DANH MỤC CÁC TỪ VIẾT TẮT X

CHƯƠNG 1 TỔNG QUAN VỀ MẠCH KHUẾCH ĐẠI 1

1.1 GIỚI THIỆU 1

1.1.1 Lịch sử 1

1.1.2 Hệ thống các mạch khuếch đại 2

1.2 WIMAX 3

1.3 CÔNG NGHỆ CMOS 4

1.3.1 Cấu trúc MOSFET 5

1.3.2 Ký hiệu MOS 6

1.3.3 Điện áp ngưỡng 6

1.3.4 Đặc tuyến I/V của MOSFET 7

1.4 NHIỄU 8

1.4.1 Nhiễu nhiệt 8

1.4.2 Nhiễu shot 10

1.4.3 Nhiễu popcorn 11

1.5 SO SÁNH MẠCH KHUẾCH ĐẠI NHIỄU THẤP VÀ MẠCH KHUẾCH ĐẠI CÔNG SUẤT 12

CHƯƠNG 2 THIẾT KẾ VI MẠCH BÁN DẪN 13

2.1 QUÁ TRÌNH THIẾT KẾ CMOS 13

2.2 MÔ HÌNH TỤ ĐIỆN 18

2.2.1 Tụ MIM (Vertical) 18

2.2.2 Tụ MIM (Lateral Flux) 19

2.3 MÔ HÌNH CUỘN CẢM 20

CHƯƠNG 3 THIẾT KẾ MẠCH KHUẾCH ĐẠI NHIỄU THẤP 22

3.1 GIỚI THIỆU 22

4.1 MẠCH KHUẾCH ĐẠI NHIỄU THẤP CASCODE CG 26

4.1.1 Mô phỏng các tham số của transistor 26

4.1.2 Tìm giá trị C pad 28

4.1.3 Mạch mô phỏng L B 28

4.1.4 Phân cực cho mạch 29

4.1.5 Hệ số khuếch đại 31

4.1.6 Mô phỏng nhiễu 31

4.1.7 Mô phỏng độ lợi 32

4.2 MẠCH KHUẾCH ĐẠI NHIỄU THẤP CASCODE CS 32

4.2.1 Mạch mô phỏng tham số transistor 33

4.2.2 Tìm giá trị C pad 34

4.2.3 Tìm giá trị L 2 34

4.2.4 Tìm giá trị L G 36

4.2.5 Phân cực cho mạch 37

4.2.6 Mô phỏng nhiễu 39

4.2.7 Mô phỏng độ lợi 39

4.2.8 Hệ số khuếch đại 40

CHƯƠNG 5 KẾT QUẢ MÔ PHỎNG 41

5.1 KẾT QUẢ MÔ PHỎNG MẠCH KHUẾCH ĐẠI NHIỄU THẤP CASCODE CG 41

5.1.1 Mô phỏng tham số transistor 41

5.1.2 Mô phỏng sóng tìm giá trị C pad 41

5.1.3 Mô phỏng hệ số phản xạ khi tìm L B 42

5.1.4 Mô phỏng hệ số khuếch đại 42

5.1.5 Mô phỏng nhiễu 43

5.1.6 Mô phỏng độ lợi 43

5.2 KẾT QUẢ MÔ PHỎNG MẠCH KHUẾCH ĐẠI NHIỄU THẤP CASCODE CS 44

5.2.1 Mô phỏng tham số transistor 44

5.2.2 Mô phỏng sóng tìm giá trị C pad 44

5.2.6 Mô phỏng hệ số khuếch đại 46

CHƯƠNG 6 KẾT LUẬN 47

6.1 KẾT LUẬN 47

6.2 HƯỚNG PHÁT TRIỂN 47

TÀI LIỆU THAM KHẢO 48

HÌNH 1-2: KÝ HIỆU MOS 6 HÌNH 1-3: DÒNG ĐIỆN DRAIN SO VỚI ĐIỆN ÁP DRAIN – SOURCE TRONG VÙNG TRIODE 7 HÌNH 1-4: ĐẶC TUYẾN I/V 8 HÌNH 1-5: NHIỄU NHIỆT DO ĐIỆN TRỞ 9 HÌNH 1-7: MÔ HÌNH ĐIỆN TRỞ NHIỄU NHIỆT 10Y HÌNH 2-1: PHỦ MỘT LỚP SIO 2 13 HÌNH 2-2: PHỦ LỚP PHOTORESIST 13 HÌNH 2-3: LOẠI BỎ CÁC PHOTORESIST TIẾP XÚC BẰNG CÁCH SỬ DỤNG DUNG MÔI HỮU CƠ 13 HÌNH 2-4: LOẠI BỎ LỚP SIO 2 DÙNG HF (AXIT HIDROFLOURIC) 14 HÌNH 2-5: LOẠI BỎ LỚP PHOTORESIST SỬ DỤNG MỘT HỖN HỢP AXIT 14 HÌNH 2-6: N-WELL ĐƯỢC HÌNH THÀNH BẰNG CÁCH SỬ DỤNG KHUẾCH TÁN HOẶC CẤY ION 14 HÌNH 2-7: LOẠI BỎ LỚP SIO 2 CÒN LẠI SỬ DỤNG AXIT HIDROFLOURIC 14 HÌNH 2-8: ĐẶT MỘT LỚP MỎNG OXIDE VÀ POLYSILICON 15 HÌNH 2-9: LOẠI BỎ LỚP POLY VÀ OXIDE SỬ DỤNG QUÁ TRÌNH PHOTOLITHOGRAPHY 15 HÌNH 2-10: PHỦ LỚP OXIDE ĐỂ XÁC ĐỊNH VÙNG N KHUẾCH TÁN 15 HÌNH 2-11: LOẠI BỎ LỚP OXIDE DÙNG N + TÍCH CỰC ĐỂ XÁC ĐỊNH VÙNG N KHUẾCH TÁN 15 HÌNH 2-12: KHUẾCH TÁN HOẶC CẤY ION TẠO RA VÙNG N KHUẾCH TÁN 16 HÌNH 2-13: LOẠI BỎ LỚP OXIDE ĐỂ HOÀN THÀNH THIẾT KẾ 16

VỊ TRÍ CÔNG TẮC 16

HÌNH 2-16: LOẠI BỎ KIM LOẠI DƯ THỪA ĐỂ PHỦ LỚP METAL 17

HÌNH 2-17: LAYOUT CỦA MỘT CON CMOS 17

HÌNH 2-18: MÔ HÌNH TỤ V-MIM 18

HÌNH 2-19: MÔ HÌNH TỤ F-MIM 19

HÌNH 2-20: CUỘN CẢM THỰC TẾ 20

HÌNH 2-21: MẠCH MÔ HÌNH CỦA CUỘN CẢM 2 HÌNH 3-1: SƠ ĐỒ KHỐI MÁY THU 22

HÌNH 3-2: BIỂU DIỄN CÁC THAM SỐ TRÊN MẠNG HAI CỬA 2 HÌNH 4-1: MẠCH KHUẾCH ĐẠI NHIỄU THẤP CASCODE CG 26

HÌNH 4-2: MẠCH MÔ PHỎNG THAM SỐ CỦA TRANSISTOR CỦA CASCODE CG 26

HÌNH 4-3: SỬ DỤNG PHẦN MỀM LẤY GIÁ TRỊ I D , G M 27

HÌNH 4-4: MẠCH MÔ PHỎNG TÌM GIÁ TRỊ C PAD CỦA CASCODE CG .28

HÌNH 4-5: MẠCH MÔ PHỎNG TÌM GIÁ TRỊ L B CỦA CASCODE CG 28

HÌNH 4-6: MẠCH MÔ PHỎNG NGUỒN DÒNG LÝ TƯỞNG CỦA CASCODE CG 29

HÌNH 4-7: MẠCH MÔ PHỎNG NGUỒN DÒNG CỦA CASCODE CG 30

HÌNH 4-8: DÙNG PHẦN MỀM LẤY GIÁ TRỊ V GS 30

HÌNH 4-9: MẠCH MÔ PHỎNG HỆ SỐ KHUẾCH ĐẠI CỦA CASCODE CG 31

HÌNH 4-10: MẠCH MÔ PHỎNG NHIỄU CỦA CASCODE CG 31

HÌNH 4-11: MẠCH MÔ PHỎNG ĐỘ LỢI CỦA CASCODE CG 32

HÌNH 4-12: MẠCH KHUẾCH ĐẠI NHIỄU THẤP CỦA CASCODE CS 32

HÌNH 4-15: MẠCH MÔ PHỎNG TÌM GIÁ TRỊ C PAD CỦA CASCODE CS .34

HÌNH 4-16: MẠCH MÔ PHỎNG TÌM GIÁ TRỊ L 2 CỦA CASCODE CS 34

HÌNH 4-17: DÙNG PHẦN MỀM LẤY GIÁ TRỊ G M , C GS 35

HÌNH 4-18: MẠCH MÔ PHỎNG TÌM GIÁ TRỊ L 7 CỦA CASCODE CS 36

HÌNH 4-19: MẠCH MÔ PHỎNG NGUÔN DÒNG CỦA CASCODE CS 37

HÌNH 4-20: MẠCH MÔ PHỎNG NGUỒN DÒNG LÝ TƯỞNG CỦA CASCODE CS 37

HÌNH 4-21: DÙNG PHẦN MỀM LẤY GIÁ TRỊ V GS 38

HÌNH 4-22: MẠCH MÔ PHỎNG NHIỂU CỦA CASCODE CS 39

HÌNH 4-23: MẠCH MÔ PHỎNG ĐỘ LỢI CỦA CASCODE CS 39

HÌNH 4-24: MẠCH MÔ PHỎNG HỆ SỐ KHUẾCH ĐẠI CỦA CASCODE CS 40

HÌNH 5-1: KẾT QUẢ MÔ PHỎNG THAM SỐ TRANSISTOR CỦA CASCODE CG 41

HÌNH 5-2: KẾT QUẢ MÔ PHỎNG GIÁ TRỊ C PAD CỦA CASCODE CG 41

HÌNH 5-3: KẾT QUẢ MÔ PHỎNG HỆ SỐ PHẢN XẠ CỦA CASCODE CG 42 HÌNH 5-4: KẾT QUẢ MÔ PHỎNG HỆ SỐ KHUẾCH ĐẠI CỦA CASCODE CG 42

HÌNH 5-5: KẾT QUẢ MÔ PHỎNG NHIỄU CỦA CASCODE CG 43

HÌNH 5-6: KẾT QUẢ MÔ PHỎNG ĐỘ LỢI CỦA CASCODE CG 43

HÌNH 5-7: KẾT QUẢ MÔ PHỎNG THAM SỐ TRANSISTOR CỦA CASCODE CS 44

HÌNH 5-8: KẾT QUẢ MÔ PHỎNG GIÁ TRỊ C PAD CỦA CASCODE CS 44

HÌNH 5-9: KẾT QUẢ MÔ PHỎNG HỆ SỐ PHẢN XẠ CỦA CASCODE CS.45 HÌNH 5-10: KẾT QUẢ MÔ PHỎNG NHIỄU CỦA CASCODE CS 45

HÌNH 5-11: KẾT QUẢ MÔ PHỎNG ĐỘ LỢI CỦA CASCODE CS 46

DANH MỤC BẢNG BIỂU

BẢNG 6- 1: BẢNG SO SÁNH VỀ THÔNG SỐ HAI MẠCH KHUẾCH ĐẠI NHIỄU THẤP 47

CMOS Complementary Metal – Oxide – Semiconductor

CHƯƠNG 1 TỔNG QUAN VỀ MẠCH KHUẾCH ĐẠI

1.1 Giới thiệu

Mạch khuếch đại thuật toán được thiết kế để thực hiện các tính toán bằng cách

sử dụng điện áp như một giá trị tương tự để mô phỏng những đại lượng khác Nóđược đặt tên là “Mạch khuếch đại thuật toán” Đậy là thành phần cơ bản trong cácmáy tính tương tự, trong đó mạch khuếch đại thuật tán sẽ thực hiện những thuậttoán như cộng, trừ, tích phân và vi phân Tuy nhiên, mạch khuếch đại thuật toánrất đa năng, với nhiều ứng dụng khác nhau ngoài những ứng dụng thuật toán Mạchkhuếch đại thuật toán thực nghiệm được lắp ráp bằng transistor, đèn điện tử chânkhông hoặc những linh kiện khuếch đại được trình bày dưới dạng mạch linh kiện rờirạc hoặc mạch tích hợp tỏ ra tương ứng với linh kiện thực sự

Trong các mạch khuếch đại thuật toán đầu tiên phát triển trên đèn điện tử chânkhông, hiện nay thường được sản xuất dưới dạng mạch tích hợp (ICs) mặc dù vậycác phiên bản lắp ráp bằng linh kiện rời rạc cũng được sử dụng nếu cần các tiện íchvượt quá tầm của IC

1.1.1 Lịch sử

Các mạch khuếch đại thuật toán tích hợp đầu tiên được ứng dụng rộng rãi cuốithập niên 1960 là mạch sử dụng transistor lưỡng cực của hãng Fairchild do BobWidlar thiết kế năm 1965 Những thiết kế tốt hơn được giới thiệu một số dựa trêntransistor hiệu ứng trường FET (cuối thập niên 1970) và transistor hiệu ứng trường

có cổng cách điện MOSFET (đầu thập niên 1980)

Các mạch khuếch đại thuật toán thường có những thông số nằm trong giới hạnnhất định và có những vỏ ngoài tiêu chuẩn cùng với nguồn điện cung cấp tiêuchuẩn

1.1.2 Hệ thống các mạch khuếch đại

- Mạch khuếch đại nhiễu thấp là một mạch khuếch đại điện tử sử dụng đểkhuếch đại các tín hiệu có biên độ nhỏ dễ bị ảnh hưởng bởi nhiễu như

những tín hiệu nhận được bởi ang-ten Mạch khuếch đại nhiễu thấp làmột thành phần quan trọng được đặt ở ngõ vào của một mạch thu sóng.

- Mạch khuếch đại nhiễu thấp có thông số quan trọng là: độ lợi, hệ sốnhiễu, tuyến tính, phối hợp trở kháng, băng thông

- Mạch khuếch đại lớp A là làm cho bộ khuếch đại không bị méo bằngcách giữ cho dạng sóng tín hiệu ra khỏi vùng giữa 0V và khoảng 0.6Vnơi mà đặc tính đầu vào của transistor không tuyến tính

- Ưu điểm:

 Khuếch đại không bị méo tín hiệu trong vùng 0V-0.6V

- Nhược điểm:

 Mạch khuếch đại công suất lớp B:

- Mạch khuếch đại công suất lớp B là một giải pháp hiệu quả và các vấn đềliên quan đến lớp A

- Ưu điểm:

 Nhiệt lượng cao hơn lớp A

- Nhược điểm:

- Mạch khuếch đại công suất lớp AB là sự kết hợp giữa lớp A và lớp B đểkhác phục nhược điểm của lớp A và lớp B

- Ưu điểm:

 Tuyến tính cao

 Mạch khuếch đại công suất lớp C:

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)

- Mạch khuếch đại công suất lớp C là mạch có hiệu suất cao nhất khoảng80% nhưng tuyến tính nhỏ nhất so với các lớp A, lớp B, lớp AB.

 Mạch khuếch đại vi sai:

- Mạch khuếch đại vi sai là mạch khuếch đại thực hiện khuếch đại tín hiệuđiện theo sự khác biệt giữa hai điện áp ngõ vào và ngăn chặn bất kỳ điện

áp chung nào tồn tại ở cả hai ngõ vào đó

- Mạch khuếch đại âm thanh (còn gọi là amply) là một mạch khuếch đạiđiện tử, nó sẽ khuếch đại tín hiệu âm thanh công suất thấp (có tần sốtrong khoảng 20 – 20000 Hz, đây cũng là khoảng mà con người có thểnghe được) lên một mức thích hợp từ đó xuất ra loa

- Mạch khuếch đại phân bố là các thiết kế mạch kết hợp lý thuyết đườngtruyền vào thiết kế mạch khuếch đại truyền thông để có được sản phẩm

độ lợi, băng thông lớn hơn có thể thực hiện được bằng các mạch truyềnthông

Các chuẩn của Wimax:

- Chuẩn IEEE 802.16-2001 được hoàn thành vào tháng 10/2001 và đượcphân bố vào tháng 4/2002, định nghĩa đặc tả kỹ thuật giao diện khônggian WirelessMANTM cho các vùng đô thị Giao diện không gian cho hệthống truy cập không dây băng thông cố định hoạt động ở dải tần số 10 -

66 GHz, cần thỏa mãn tầm nhìn thẳng

- Chuẩn IEEE 802.16a vì những khó khăn trong triển khai chuẩn IEEE802.16, hướng vào việc sử dụng tần số từ 10 - 66 GHz, một dự án sửa đổi

có tên IEEE 802.16a được hoàn thành vào tháng 11/2002 và được công

bố vào tháng 4/2003 Chuẩn này được mở rộng hỗ trợ giao diện khônggian cho những tần số trong băng tần 2-11 GHz, bao gồm cả những phổcấp phép và không cấp phép và không cần thỏa mãn điều kiện tầm nhìnthẳng

- Chuẩn IEEE 802.16-2004 được hoàn thành vào tháng 7/2004, còn đucợgọi chuẩn IEEE 802.16-2004 hay IEEE 802.16d Kết hợp của các chuẩnIEEE 802.16-2001 và IEEE 802.16a, ứng dụng LOS ở dải tần số 10 – 66GHz và NLOS ở dải tần số 2 – 11 GHz Khả năng vô tuyến bổ sun như là

“beam forming” và kênh con OFDM

- Chuẩn IEEE 802.16e vào đầu năm 2005, chuẩn không dây băng thôngrộng 802.16e với tên gọi Mobile Wimax đã được phê chuẩn, cho phéptrạm gốc kết nối tới những thiết bị đang di chuyển Chuẩn này giúp chothiết bị từ các nhà sản xuất này có thể làm việc, tương thích tốt với cácthiết bị từ nhà sản xuất khác Chuẩn IEEE 802.16e hoạt động ở các băngtần nhỏ hơn 6 GHz

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)

Hình 1-1: Cấu trúc MOSFET

Kích thước của cổng dọc theo đường dẫn source-drain được gọi là chiều dài “L”

và vuông góc với chiều dài được gọi là chiều rộng “W” Khi chế tạo các đường nốiS/D “khuếch tán” khoảng cách thực tế giữa source và drain nhỏ hơn chiều dài “L”

Để tránh nhầm lẫn, chúng ta có công thức Leff=Ldrawn - 2LD trong đó Leff là chiều dàihiệu dụng, Ldrawn là tổng chiều dài, LD là chiều dài khuếch tán Như chúng ta thấy L

và độ dày oxide cổng đóng vai trò quan trọng trong việc thực hiện mạch MOS Việcđẩy mạnh phát triển công nghệ MOS là giảm cả hai kích thước này từ thế hệ nàysang thế hệ tiếp theo mà không làm suy giảm thông số của thiết bị

1.1.4 Ký hiệu MOS

1.1.5 Điện áp ngưỡng

Khi tăng VG làm chiều rộng của vùng suy giảm và điện áp ở bề mặt phân cáchoxide silicon Cấu trúc này giống như hai tụ điện: tụ điện oxide cổng và tụ điệnoxide vùng Khi điện áp giao tiếp đạt đến một giá trị tích cực đủ, các điện tích theosource tới giao diện và cuối cùng tới drain Do đó, một kênh mang điện được hìnhthành dưới oxide cổng giữa S và D, và transistor “on” Mặt phân cách là đảo ngược.Giá trị của VG cho điều này xảy ra được gọi là điện áp ngưỡng “VTH” Nếu VG tănglên thì điện tích trong vùng suy giảm vẫn tương đối nhỏ trong khi mật độ tích tụkênh tiếp tục tăng, cung cấp dòng điện lớn hơn từ S và D

Trong thực tế khó phân xác định được điện áp ngưỡng VTH Trong vật lý bán dẫn

VTH của một NFET thường được định nghĩa như là điện áp cổng mà giao diện lànhiều n-type như chất nền p-type Nó có thể được chứng minh:

Hình 1-2: Ký hiệu MOS

V T=ΦMS+ΦF+Q dep

Trong đó:

V TH: Điện áp ngưỡng

Q dep: Vùng điện hao hụt

C ox: Điện dung oxide cổng trên một đơn vị điện tích

ΦMS: là sự khác nhau giữa chức năng làm việc của cổng poly và chất nền silcon

ΦF = (kT/q) ln (Nsub/ni)

Trong thực tế giá trị ngưỡng thu được từ phương trình trên có thể không phùhợp với thiết kế mạch VTH=0 và thiết bị không tắt cho VG>0 Vì lý do này điện ápngưỡng thường được điều chỉnh bằng cách đưa dopants vào khu vực kênh trong quátrình chế tạo thiết bị, trong thực tế chất làm thay đổi mức độ doping của chất nềngần giao diện oxide

1.1.6 Đặc tuyến I/V của MOSFET

Trong hình cho các giá trị khác nhau của VGS chỉ ra khả năng hiện tại của thiết bị

tăng với VGS Tính toán ID có thể chỉ ra đỉnh của mỗi parabola tại VDS = VGS – VTH

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)

Hình 1-3: Dòng điện drain so với điện áp drain – source trong vùng triode

I D=1

2μ n C ox W

Gọi VGS – VTH là điện áp overdrive và W/L tỷ lệ aspect ratio Nếu VDS ≤ VGS –

VTH thiết bị hoạt động trong vùng triode

Phương trình được sử dụng làm nền tảng cho thiết kế CMOS tương tự, mô tả sựphụ thuộc của ID vào hằng số của công nghệ, µnCox, kích thước của thiết bị, W và L,

và cổng và các điện thế rò rỉ đồi với nguồn

1.1.7 Nhiễu nhiệt

Các điện tích mang điện kích hoạt bằng nhiệt trong dây dẫn tạo thành một dòngđiện ngẫu nhiên làm tăng điện áp ngẫu nhiên Để vinh danh nhóm nghiên cứu, nhiễunhiệt còn được goi là nhiễu Johnson, nhiễu Nyquist

Hình 1-4: Đặc tuyến I/V

Vì quá trình nhiễu là ngẫu nhiên không thể xác định một giá trị của điện áp tạimột thời gian cụ thể và chỉ sử dụng là để mô tả đặc trưng nhiễu với các biện phápthống kê như giá trị trung bình hoặc root-mean-square.

Vì nguồn nhiệt mong chờ một sự phụ thuộc vào nhiệt độ tuyệt đối Chỉ ra rằngnhiễu nhiệt chính là tỷ lệ thuận với T (thậm chí có thể đoán rằng đó là tỷ lệ thuậnvới kT) Một đại lượng gọi là công suất nhiễu sẵn có được đưa ra bởi:

mạng điện trở) là trung bình về tải và nguồn điện trở Điều này cho thấy việc sửdụng trong hình 1-5 để tính công suất nhiễu Các mô hình của nhiễu điện trở đượckèm trong hộp dashed và ở đây được hiển thị như một máy phát điện áp nhiễu với

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)

Hình 1-5: Nhiễu nhiệt do điện trở

điện trở tự nó Điện năng được cung cấp bởi nhiễu điện trở này đến điện trở khác cógiá trị như nhau là theo định nghĩa công suất nhiễu.

P NA=kT ∆ f = e n

2

Trong đó e n2 là điện áp nhiễu rms hở mạch được tạo bởi điện trở R trên băng thông

∆f tại nhiệt độ cho trước.

e n2=kT 4 R ∆ f (1.5)Hai mô hình nhiễu cho một điện trở trong hình 1-7 Lưu ý phân cực về nguốn điện

áp nhiễu và mũi tên trên nguồn dòng điện nhiễu đơn giản là tham khảo

1.1.8 Nhiễu shot

Một cơ chế nhiễu khác gọi là nhiễu hạt lần đầu tiên được mô tả và giải thích bởi

Schottky năm 1918 Do đó thỉnh thoảng được goi là nhiễu Schottky để công nhậnthành tích Cơ sở cơ bản cho nhiễu hạt là bản chất chi tiết của điện tích điện tửnhưng làm thế nào hạt này chuyển thành nhiễu có lẽ không phải đơn giản

Phải đảm bảo hai điều kiện khi nhiễu hạt xảy ra Phải có dòng điện chạy trựctiếp và phải có vách ngăn điện thế mà trên đó mang điện tích Điều kiện thứ hai chothấy điện trở tuyến tính bình thường không tạo ra nhiễu hạt bất chấp chất lượng tửcủa điện tích Thực tế điện tích đi kèm trong bó rời rạc có nghĩa là có những xunggián đoạn của dòng điện mỗi khi một electron nhảy qua vách ngăn năng lượng Đó

là sự ngẫu nhiên tại thời điểm đến làm tăng độ trắng của nhiễu hạt Nếu tất cả mangđiện tích cùng một nhiễu hạt sẽ có đặc tính lành hơn nhiều

Hình 1-6: Mô hình điện trở nhiễu nhiệt

Nhiễu hạt dòng điện phụ thuộc vào điện tích của electron (vì điện tích nhỏ hơndẫn đến ít nhiễu hơn và do đó nhiễu ít hơn) tổng dòng điện DC và băng thông(giống như nhiễu nhiệt) Trên thực tế nhiễu hạt phụ thuộc vào tất cả số lượng đó,được thấy trong các phương trình sau đây:

Yêu cầu đối với vách ngăn điện thế rằng nhiễu hạt sẽ chỉ lên quan đến các thiêt

bị phi tuyến, mặc dù không phải tất cả các thiết bị phi tuyến đề nhất thiết phải cónhiễu hạt

Như với trường hợp nhiễu nhiệt, mật độ phổ không phải là hằng số với tần số vôhạn Tuy nhiên, khởi điểm quan trong từ lý thuyết đơn giản thường không xảy ratrong phạm vi băng thông hữu ích của thiết bị

1.1.9 Nhiễu popcorn

Một loại nhiễu khác có thể gây ra chất bán dẫn được gọi là nhiễu popcorn (cònđược gọi khác là nhiễu burst, nhiễu bistable, RTS) Nó được hiểu còn kém hơnnhiễu flicker, và nó chia sẻ với nhiễu flicker một độ nhạy với sự nhiễm xạ Doptransistor vàng thể hiện mức độ nhiễu cao nhất, cho thấy độ nhạy đặc biệt với sựnhiễm xạ bởi các ion kim loại cụ thể, mặc dù không phải tất cả nhiễu popcorn có thể

là kết quả của nhiễm xạ ion kim loại

Nhiễu này lần đầu tiên được quan sát thấy ở các diode tiếp xúc điểm nhưng đãđược nhìn thấy trong các đường nối và diode dưới thông thường, một số loại điệntrở, và cả transistor rời rạc và mạch tích hợp Nhiễu burst được đặc trưng bởi sựphân bố đa biên Đó là các thiết bị chuyển mạch nhiễu giữa hai hoặc nhiều giá trị

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)

rời rạc nhưng vào những thời điểm ngẫu nhiên Việc chuyển đổi được nghe khi mộtnguồn nhiễu burst được kết nối với một hệ thống âm thanh là lý do tại sao điều nàyđược gọi là nhiễu popcorn.

Một vấn đề thực tế mô tả nhiễu popcorn theo toán học không phải là một bài tậphữu ích khủng khiếp vì nó là biến Một số thiết bị có ít hoặc không có nhiễupopcorn, trong khi một số khác được chế tạo theo cách tương tự có thể hiển thị sốlượn lớn Trong mọi trường hợp, độ sách sẽ tỉ mỉ trong chế tạo là chìa khóa để kiểmsoát nhiễu popcorn, và mô tả nó bằng phương trình quasiempirical do đó có giá trịthực tế hạn chế

1.5 So sánh mạch khuếch đại nhiễu thấp và mạch khuếch đại công suất

Mạch khuếch đại công suất nằm gần anten phát, một mạch khuếch đại công suấtquan trọng độ lợi của mạch và hiệu suất

Mạch khuếch đại nhiễu thấp nằm gần anten thu, một mạch khuếch đại nhiễuthấp quan trong hệ số nhiễu của mạch

CHƯƠNG 2 THIẾT KẾ VI MẠCH BÁN DẪN

1.6 Quá trình thiết kế CMOS

Các bước chế tạo (quá trình n-well)

- Phủ một lớp SiO2 lên bề mặt trống

Hình 2-1: Phủ một lớp SiO 2

- Xoay trên photoresist Tiếp xúc với tia cực tím n-well

Hình 2-2: Phủ lớp photoresist

- Loại bỏ các photoresist tiếp xúc bằng cách sử dụng dung môi hữu cơ

Hình 2-3: Loại bỏ các photoresist tiếp xúc bằng cách sử dụng dung môi hữu cơ

- Loại bỏ lớp SiO2 dùng HF (Axit Hidroflouric)

Hình 2-4: Loại bỏ lớp SiO 2 dùng HF (Axit Hidroflouric)

- Loại bỏ lớp photoresist sử dụng một hỗn hợp axit

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)

Hình 2-5: Loại bỏ lớp photoresist sử dụng một hỗn hợp axit

- N-well được hình thành bằng cách sử dụng khuếch tán hoặc cấy ion

Hình 2-6: N-well được hình thành bằng cách sử dụng khuếch tán hoặc cấy ion

- Loại bỏ lớp SiO2 còn lại sử dụng axit Hidroflouric Các bước tiếp theo sửdụng quá trình photolithography tương tự

Hình 2-7: Loại bỏ lớp SiO 2 còn lại sử dụng axit Hidroflouric

- Đặt một lớp mỏng oxide Sử dụng CVD tạo thành lớp poly và dopeheavily để tăng độ dẫn

Hình 2-8: Đặt một lớp mỏng oxide và polysilicon

- Loại bỏ lớp poly và oxide sử dụng quá trình photolithography

Hình 2-9: Loại bỏ lớp poly và oxide sử dụng quá trình photolithography

- Phủ lớp oxide để xác định vùng n khuếch tán

Hình 2-10: Phủ lớp oxide để xác định vùng n khuếch tán

- Loại bỏ lớp oxide dùng n + tích cực để xác định vùng n khuếch tán

Hình 2-11: Loại bỏ lớp oxide dùng n + tích cực để xác định vùng n khuếch tán

- Khuếch tán hoặc cấy ion tạo ra vùng n khuếch tán

Hình 2-12: Khuếch tán hoặc cấy ion tạo ra vùng n khuếch tán

- Loại bỏ lớp oxide để hoàn thành thiết kế

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)

Hình 2-13: Loại bỏ lớp oxide để hoàn thành thiết kế

- Tạo vùng p khuếch tán như các bước tạo vùng n khuếch tán

Hình 2-14: Tạo vùng p khuếch tán như các bước tạo vùng n khuếch tán

- Phủ lớp oxide lên chip và cần cắt đi lớp oxide ở vị trí công tắc

Hình 2-15: Phủ lớp oxide lên chip và cần cắt đi lớp oxide ở vị trí công tắc

- Loại bỏ kim loại dư thừa để phủ lớp metal

Hình 2-16: Loại bỏ kim loại dư thừa để phủ lớp metal

- Layout

Hình 2-17: Layout của một con CMOS

1.7 Mô hình tụ điện

1.1.10 Tụ MIM (Vertical)

Hình 2-18: Mô hình tụ V-MIM

- Tụ V-MIM có lợi vốn có mà nó là kim loại mà không có bất kỳ các vấn

đề tổn hao poly-depletion và poly-gate

- Nếu thực hiện ở lớp kim loại cuối cùng, nó có toàn bộ ILD ngăn giữachúng và chất nền, do đó điện dung gây ra nhỏ hơn nhiều

Thiết Kế Và Mô Phỏng Mạch khuếch Đại Nhiễu Thấp (Low Noise Amplifier – LNA)

- Tuyến tính tốt với điện áp và biểu đồ nhiệt độ phổ biến của thiết bị nhưmột phần tử analog

- Hạn chế của thiết bị MIM (metal insulator metal) là công nghệ xử lýkhông làm giãn khoảng cách vertical ở cuối gần như nhanh như khoảngcách lateral

1.1.11 Tụ MIM (Lateral Flux)

- Tụ F-MIM không cần thêm bất kỳ mask

- Đặc tính phù hợp của tụ F-MIM lateral là khoảng đơn vị (trên thực tế con

số phụ thược vào công nghệ) tệ hơn so với tụ V-MIM, vì vậy F-MIM cóthể không phù hợp với một số ứng dụng analog cần kết hợp chính xác