Điện trở nhớ các hệ thống dựa trên điện trở nhớ và ứng dụng

Điện trở nhớ là một linh kiện đã được nghiên cứu hàng thập kỷ, nó nằm ngoài các linh kiện mà chúng ta thường nói đến như điện trở, tụ điện và cuộn cảm.Việc nghiên cứu điện trở nhớ không

LỜI CẢM ƠN

Trước tiên em xin gửi lời cảm ơn chân thành tới Viện Đào tạo sau đại học, Viện Điện tử - Viễn thông - Trường Đại học Bách Khoa Hà Nội đã tạo điều kiện tốt giúp em hoàn thành luận văn tốt nghiệp này

Em xin chân thành cảm ơn thầy hướng dẫn -TS Phạm Việt Thành đã tận tình

hướng dẫn, chỉ bảo em trong suốt quá trình thực hiện đề tài Thầy đã truyền tải cho em thấy được những yếu tố cần thiết đối với hoạt động nghiên cứu Thầy đã cùng tham gia thảo luận và đề xuất giải pháp cho các vấn đề liên quan Đồng thời, thầy cũng cung cấp cho em nhiều tư liệu chuyên môn quan trọng để tìm hiểu sâu và toàn diện hơn đề tài được giao

Em xin chân thành cảm ơn!

Hà nội, ngày tháng năm 2016

Trần Ngọc Nam

LỜI CAM ĐOAN

Tôi là Trần Ngọc Nam, số hiệu học viên: CA140071, học viên cao học lớp KTVTA khóa 2014A Người hướng dẫn khoa học là TS Phạm Việt Thành

Tôi xin cam đoan các số liệu và kết quả nêu trong luận văn là trung thực và chưa từng được ai công bố trong bất kỳ một công trình nào khác, trừ những phần tham khảo đã được ghi rõ trong luận văn

Tác giả

Trần Ngọc Nam

MỤC LỤC

LỜI CẢM ƠN 1

LỜI CAM ĐOAN 2

DANH MỤC HÌNH VẼ 5

DANH MỤC BẢNG BIỂU 7

DANH MỤC TỪ VIẾT TẮT 8

MỞ ĐẦU 9

CHƯƠNG I: GIỚI THIỆU VỀ ĐIỆN TRỞ NHỚ 10

1.1 Sự hình thành điện trở nhớ 10

1.2 Định nghĩa về điện trở nhớ 12

1.3 Điện kháng của điện trở nhớ 14

1.4 Đặc tính của điện trở nhớ 14

1.4.1 Đường đặc tính – q của điện trở nhớ 14

1.4.2 Đường đặc tính i-v của điện trở nhớ 14

1.5 Lịch sử phát triển [7] 15

1.6 Cấu tạo và cơ chế hoạt động 19

1.6.1 Đóng góp của phòng thí nghiệm HP[4] 19

1.6.2 Hình dạng của điện trở nhớ [4] 21

1.6.3 Hoạt động của điện trở nhớ [4] 22

1.7 Quá trình chế tạo điện trở nhớ [8] 23

1.7.1 Lựa chọn lớp đế và làm sạch lớp đế 24

1.7.2 Hình thành điện cực dưới 25

1.7.3 Phủ cứng điện cực dưới 25

1.7.4 Hình thành lớp TiO2-x 26

1.7.5 Hình thành lớp TiO2 26

1.7.6 Hình thành điện cực bên trên 27

1.7.7 Tổng kết quá trình chế tạo 32

1.7.8 Chế tạo điện trở nhớ từ TiO2 pha lẫn Mangan (Mn) 33

CHƯƠNG 2: MỘT SỐ HỆ THỐNG DỰA TRÊN ĐIỆN TRỞ NHỚ 36

2.1 Ứng dụng điện trở nhớ vào lĩnh vực trí tuệ nhân tạo [10] 36

2.2 Ứng dụng điện trở nhớ vào xây dựng các phần tử logic [11] 47

Bảng 2.1: Phân tích đặc tính của các cổng logic khác nhau sử dung phần tử MeMOS 55

Bảng 2.2: Phân tích đặc tính của các cổng logic khác nhau sử dụng phần tử CMOS 55

Bảng 2.3: Số lượng phần tử trong các cổng logic theo 2 loại MeMOS và CMOS 57

Bảng 2.4: Số lượng phần tử trong mạch cộng theo 2 loại MeMOS và CMOS 58

2.3 Bộ nhớ dựa trên các điện trở [12] 58

Bảng 2.5: Năng lượng tiêu thụ trong quá trình ghi, đọc của các khối xà ngang 4x4 và 8x8 với điện trở đường dây là 500Ω 64

Bảng 2.6: So sánh giữa các bộ nhớ có cấu trúc khác nhau 65

2.4 Một số mạch tương tự dựa trên điện trở nhớ[16] 66

CHƯƠNG 3: HƯỚNG NGHIÊN CỨU TRONG TƯƠNG LAI 70

3.1 Tụ điện nhớ (Memcapacitor) [17] 70

3.1.2 Cuộn cảm nhớ (Meminductor) [17] 80

KẾT LUẬN 87

PHỤ LỤC A: Mô phỏng điện trở nhớ trên MATLAB sử dụng M-file Scripts 90

DANH MỤC HÌNH VẼ

Hình 1.1: Ba phần tử cơ bản biển diễn mối quan hệ trong mạch điện 11

Hình 1.2: Thuyết Aristotle của vật chất 11

Hình 1.3: Mối quan hệ giữa những sự biến thiên trong mạch điện cơ bản 12

Hình 1.4: Kí hiệu của điện trở nhớ 12

Hình 1.5: Đường đặc tính φ-q của điện trở nhớ 14

Hình 1.6: Đường cong hình số 8 và sự co lại của đường đặc tính khi tăng tần số 15

Hình 1.7: Cấu trúc xà ngang của điện trở nhớ 21

ụp bằng kính hiển vi STM 21

Hình 1.8: Điện trở nhớ ở các trạng thái 22

Hình 1.9: Cấu trúc điện trở nhớ được đưa ra bởi S.Williams và nhóm nghiên cứu 24

Hình 1.10: (a) Tấm silicn với đường kính 50mm được dùng làm đế 24

Hình 1.12: Thiết bị phún xạ điện tích sử dụng nguồn xoay chiều tần số cao 26

Hình 1.13: Lớp TiO2 ở trên lớp TiO 2-x 27

Hình 1.14: Quá trình gia nhiệt tấm silicon ở nhiệt độ 115 o C trong 5 phút 28

Hình 1.15: Máy xoay với bộ điều khiển số được dùng để phủ và điều khiển độ dày của lớp lót HMDS và lớp cản quang 28

Hình 1.16: Tấm phim được thiết kế với hình dạng điện cực trên của các điện trở nhớ 29

Hình 1.17: Hình dạng của các con chip được dùng trong quá trình quang khắc 30

Hình 1.18: Các điện cực dùng cho điện trở nhớ Các điên cực trên CD6 30

Hình 1.19: (a)Tấm silicon cuối cùng chứa điện trở nhớ; (b) Hình ảnh chi tiết về điện trở nhớ 31

Hình 1.20: Hình ảnh quan sát dưới kính hiển vi 31

Hình 1.21: Tổng quan về quá trình chế tạo điện trở nhớ 33

Hình 1.23: Lớp Mn được thêm vào giữa điện cực Vonfram và lớp TiO 2-x 35

Hình 2.1: Mô hình học cho điện trở nhớ 38

Hình 2.2: Ví dụ về hàm học cập nhật trọng số STDP ( T) với T 38

Hình 2.3: Kiến trúc mạch gồm 3 lớp tế bào thần kinh kết nối với các điện trở nhớ 39

Hình 2.4: Các tế bào thần kinh lại giữa điện trở nhớ và CMOS 40

Hình 2.5: Sơ đồ mạch DPI Log-domain của một khớp thần kinh silicon 41

Hình 2.6: Thời gian đáp ứng của mạch DPI theo 2 trọng số thần kinh khác nhau 42

Hình 2.7: Mạch nguyên lý của một dãy các khớp thần kinh nhớ 43

Hình 2.8: Mặt cắt ngang của một khớp nối thần kinh 43

Hình 2.9: Đáp ứng dòng điện ra của khớp thần kinh 44

Hình 2.10: Phần tử logic OR và AND tạo từ điện trở nhớ 48

Hình 2.10: Tính toán logic sử dụng điện trở nhớ 48

Hình 2.12: Cổng logic từ MeMOS 51

Hình 2.13: Cổng XOR được tạo từ MeMOS 52

Hình 2.14: Đáp ứng quá độ của cổng XOR 52

Hình 2.18: Đáp ứng quá độ của toàn bộ mạch cộng 1 bit 54

Hình 2.19: Diện tích bề mặt của mạch cộng 57

Hình 2.21: Mạch nguyên lý của cấu trúc 1T1M 60

Hình 2.22: Bộ nhớ có cấu trúc xà ngang mật độ cao 61

Hình 2.23: Đồ thị quan hệ giữa công suất tiêu thụ và số hàng, cột trong cấu trúc xà ngang 61

Hình 2.24: Sơ đồ mạch của hệ thống bộ nhớ cấu trúc xà ngang 62

Hình 2.25: Quá trình ghi dữ liệu vào bộ nhớ 63

Hình 2.26: Mạch trigger smith 64

Hình 2.27: Mạch in của khối xà ngang 4x4 (a) và 8x8 (b) 66

Hình 2.28: Sơ đồ nguyên lý của từng mạch dạo động Wien 67

Hình 2.29: Mạch nguyên lý của điện trở khả trình sử dụng điện trở nhớ 68

Hình 2.30: Mạch lọc thích nghi R m LC và đáp ứng tần số của hàm truyền V out /V in 68

Hình 2.31: (a) Mạch nguyên lý của CPPLL; (b) Mạch lọc dựa trên điện trở nhớ 69

Hình 3.1: Ký hiệu của Tụ điện nhớ và Cuộn cảm nhớ 70

Hình 3.2: Mô hình tụ điện nhớ lý tưởng 71

Hình 3.3: Đáp ứng tức thời của tụ điện nhớ lý tưởng sử dụng mô hình trong Hình 3.2 72

Hình 3.4: Mô hình về tụ điện nhớ 2 lớp 73

Hình 3.5: Đáp ứng tức thời của tụ điện nhớ được mô hình hóa trong 75

Hình 3.6: Tụ điện nhớ dạng màng mỏng ổn định kép 77

Hình 3.7: Đáp ứng tức thời của tụ điện nhớ dạng màng mỏng kép 78

Hình 3.8: Hàm f mô hình hóa thuộc tính ngưỡng của tụ điện 78

Hình 3.9: Hai mô hình tương đương của tụ điện nhớ với ngưỡng 79

Hình 3.20: Đáp ứng tức thời của mô hình trong Hình 3.9b 80

Hình 3.21: Mô hình cuộn cảm nhớ lý tưởng 81

Hình 3.22: Đáp ứng tức thời của cuộn cảm nhớ theo mô hình ở Hình 3.21: 82

Hình 3.23: Cuộn cảm điều khiển bằng từ thông dựa trên tính tương hỗ 82

Hình 3.24: Đáp ứng tức thời ở trạng thái ổn định của cuộn cảm nhớ ở Hình 3.23 84

Hình 3.25: Hai mô hình tương đương của cuộn cảm nhớ với ngưỡng 85

Hình 3.26: Đáp ứng quá độ của mô hình trong Hình 3.25a 86

Hình A.1: Điện áp, dòng điện và trở kháng của điện trở nhớ 95

Hình A.2: Đường đặc tính i-v của điện trở nhớ 96

Hình A.3: Đường đặc tính i-v của điện trở nhớ 97

DANH MỤC BẢNG BIỂU

Bảng 2.1: Phân tích đặc tính của các cổng logic khác nhau sử dung phần tử MeMOS 55

Bảng 2.2: Phân tích đặc tính của các cổng logic khác nhau sử dụng phần tử CMOS 55

Bảng 2.3: Số lượng phần tử trong các cổng logic theo 2 loại MeMOS và CMOS 57

Bảng 2.4: Số lượng phần tử trong mạch cộng theo 2 loại MeMOS và CMOS 58

Bảng 2.5: Năng lượng tiêu thụ trong quá trình ghi, đọc của các khối xà ngang 64

Bảng 2.6: So sánh giữa các bộ nhớ có cấu trúc khác nhau 65

5 AER Address Event Representation Biểu diễn sự kiện theo địa chỉ)

6 DPI DPI (Differential Pair

Bộ nhớ truy cập ngẫu nhiên

thay đổi pha

9 STTMRAM Spin-Torque Transfer

Magnetic Random Access

Memory

Bộ nhớ truy cập ngẫu nhiên chuyển đổi moomen xoay và từ

trường

MỞ ĐẦU

Lý do chọn đề tài

Sự phát triển của khoa học công nghệ nói chung và ngành điện tử nói riêng những

năm qua với tốc độ vô cùng chóng mặt Với xu hướng đó, việc tìm ra những dạng vật liệu mới, dạng linh kiện mới nhằm đáp ứng nhu cầu thị trường và công nghiệp điện tử cũng như sự phát triển của khoa học nhân loại ngày càng trở nên cần thiết, và việc khám phá ra loại linh kiện điện trở nhớ đã ghóp phần tạo nên một xu hướng nghiên cứu và ứng dụng cho ngành điện tử

Điện trở nhớ là một linh kiện đã được nghiên cứu hàng thập kỷ, nó nằm ngoài các linh kiện mà chúng ta thường nói đến như điện trở, tụ điện và cuộn cảm.Việc nghiên cứu điện trở nhớ không chỉ ứng dụng trong các vi mạch, trong các thiết bị ổ cứng, máy tính

mà còn có thể thực hiện việc thu nhỏ kích cỡ mạch điện tử, thực hiện các chức năng phức tạp của mạch , thậm trí trong việc mô phỏng bộ não con người …Những ứng dụng đó hiện đang trong quá trình nghiên cứu, nhưng có thể nói điện trở nhớ là một trong những linh kiện tiềm năng có thể ghóp phần giúp con người cũng như giới khoa học có thể mở ra một thời kì mới cho lịch sử phát triển ngành công nghiệp điện tử

Nội dung mục đích của đề tài

Mục tiêu của đề tài là nghiên cứu về lịch sử phát triển, nghiên cứu về điện trở nhớ Bên cạnh đó đề tài sẽ khai thác về quá trình chế tạo, hoạt động và các ứng dụng của điện trở nhớ Xây dựng đồ thị mô phỏng hoạt động đơn giản của điện trở nhớ bằng phần mềm Matlab

Kết cấu của đề tài

CHƯƠNG 1: GIỚI THIỆU VỀ ĐIỆN TRỞ NHỚ

CHƯƠNG 2: MỘT SỐ HỆ THỐNG DỰA TRÊN ĐIỆN TRỞ NHỚ

CHƯƠNG 3: HƯỚNG NGHIÊN CỨU TRONG TƯƠNG LAI

CHƯƠNG I: GIỚI THIỆU VỀ ĐIỆN TRỞ NHỚ

Trong 150 năm gần đây, sự hiểu biết của chúng ta về các phần tử mạch điện cơ bản chỉ giới hạn trong 3 phần tử là tụ điện (được tìm ra vào nằm 1745), điện trở (1827) và cuộn cảm (1831) Sở dĩ ta gọi đây là 3 phần tử cơ bản là do bất kì phần tử mạch điện nào cũng có thể biến đổi tương đương về sự kết hợp của 3 phần tử này, đồng thời 3 phần tử này không thể biểu diễn qua lại lẫn nhau Thông thường, mọi người nghĩ về điện tử, ban đầu họ có thể nghĩ tới những sản phẩm như điện thoại di động, máy tính … Một số khác,

có hiểu biết về kĩ thuât, họ sẽ nghĩ tới điện trở, tụ điện, cuộn cảm…đó là những phần tử

cơ bản cần thiết cho thiết bị điện tử hoạt động Những phần tử cơ bản như vậy khá là hạn chế về mặt số lượng và tính năng Ví dụ như, điện trở thực hiện chức năng tiêu hao năng lượng nhiệt, tụ điện có chức năng lưu trỡ năng lượng và transistor thực hiện chức năng khuếch đại và chuyển mạch Sự sắp xếp của những phần tử cơ bản này tạo nên hầu hết những thiết bị điện tử mà chúng ta vẫn sử dụng hàng ngày [4]

Bài báo của giáo sư Leon Chua tại Đại học California, Berkeley, vào năm 1971, khi

đó không được đánh giá cao Ông đã đoán trước được sự tồn tại của phần tử cơ bản thứ 4

và ông gọi nó là điện trở nhớ Ông chứng minh rằng điện trở nhớ không phải là sự lặp lại của bất kì phần tử nào trong 3 phần tử cơ bản trên nên nó được coi là một phần tử cơ bản [4]

1.1 Sự hình thành điện trở nhớ

Như đã biết, lý thuyết mạch điện của chúng ta được hình thành từ 3 phần tử cơ bản

là điện trở, tụ điện và cuộn cảm Ba thành phần này tượng trưng cho mối quan hệ giữa 2

trong 4 sự biến thiên trong mạch điện cơ bản, cụ thể là dòng điện i, điện áp v, điện tích q,từ thông Dòng điện i thể hiện cho sự biến thiên của điện tích q theo thời gian Theo định luật Faraday thì điện áp v được định nghĩa là sự biến thiên theo thời gian của từ thông φ Điện trở thể hiện mối quan hệ giữa điện áp và dòng điện theo công thức dvRdi

, tụ điện thể hiện mối quan hệ giữa điện tích và điện áp – cụ thể là dqCdv, và tương tự như vậy, cuộn cảm cho biết mối quan hệ giữa từ thông và dòng điện dLdi [1]

Không khó để nhận ra rằng ta có 4 sự biến thiên trong mạch điện cơ bản, vậy thì tối

đa ta sẽ có 6 cặp quan hệ giữa các đại lượng này Tuy nhiên, hiện tại, ta mới chỉ tìm ra 5 trong số 6 cặp quan hệ (Hình 1.1).[1]

Hình 1.1: Ba phần tử cơ bản biển diễn mối quan hệ của 4 sự biến thiên trong mạch

điện

Nhận ra được điều này, Giáo sư Leon Chua đã so sánh cách xác định các phần tử mạch điện cơ bản với lý thuyết Aristotle của vật chất Thuyết Aristotle nói rằng tất cả vật chất đều hình thành dựa trên 4 thành phần (đất, nước, không khí và lửa) Và từng thành phần này tượng trưng cho 2 trong 4 tính chất cơ bản (ẩm ướt, khô khan, nóng và lạnh ) – Hình 1.2 [1]

Hình 1.2: Thuyết Aristotle của vật chất

Giáo sư Leon Chua đã nhìn ra sự tương đồng giữa các thành phần trong tự nhiên này với sự biến thiên trong mạch điện Vào năm 1971, Giáo sư Leon Chua đã đề xuất rằng nên có phần tử cơ bản thứ 4 để biểu diễn mối quan hệ giữa điện tích và từ thông, đồng thời hoàn thành sơ đồ như hình 1.3 [1]

Hình 1.3: Mối quan hệ giữa những sự biến thiên trong mạch điện cơ bản và 4 phần

Điện trở nhớ được định nghĩa là một phần tử mạch điện có 2 đầu và là phần tử có từ

thông φ giữa 2 đầu là một hàm của lượng điện tích q chảy qua nó [2] Hay nói một cách

ngắn gọn hơn, điện trở nhớ là một phần tử thụ động biểu diễn mối quan hệ giữa điện tích

và từ thông Điện trở nhớ không phải là một phần tử lưu trữ năng lượng Kí hiệu của điện trở nhớ được thể hiện ở hình 1.4 [2]

Hình 1.4: Kí hiệu của điện trở nhớ

Dựa vào đại lượng điều khiển mà điện trở nhớ được chia làm 2 loại:

+ Điện trở nhớ điều khiển bằng điện tích

+ Điện trở nhớ điều khiển bằng từ thông

Điện trở nhớ điều khiển bằng điện tích q: Đại lượng chịu tác động từ bên ngoài là

điện tích q và từ thông φ sẽ thay đổi theo một hàm của điện tích q.[1]

điện tích q không đổi Do đó, nếu điện kháng M của điện trở nhớ là hằng số thì điện trở

nhớ được coi như một điện trở thông thường

Điện trở nhớ điều khiển bằng từ thông : Đại lượng chịu tác động từ bên ngoài là

từ thông φ và điện tích q sẽ thay đổi theo một hàm của từ thông φ.[1]

1.3 Điện kháng của điện trở nhớ

Điện kháng là một tính chất của điện trở nhớ [3] Khi lượng điện tích chảy theo 1 hướng trong mạch điện, điện kháng của điện trở nhớ tăng lên và giảm đi khi điện tích chảy theo hướng ngược lại trong mạch điện Nếu điện áp giữa 2 đầu điện trở nhớ tắt đi, tức là không tồn tại dòng điện tích trong mạch, thì điện trở nhớ sẽ lưu lại giá trị điện kháng cuối cùng mà nó có Khi dòng điện tích xuất hiện trở lại, điện kháng sẽ là giá trị ở lần cuối cùng nó hoạt động Chính nhớ khả năng lưu lại giá trị điện kháng khi không hoạt động nên nó có tên là điện trở nhớ

1.4 Đặc tính của điện trở nhớ

1.4.1 Đường đặc tính – q của điện trở nhớ

Đường đặc tính φ – q là một đường tăng đơn điệu và điện kháng M(q) của điện trở

nhớ là độ dốc của đường đặc tính đó Theo điều kiện thụ động của điện trở nhớ, một điện trở nhớ là thụ động khi và chỉ khi điện kháng M(q) là không âm [5] Khi M(q) ≥ 0 năng

lượng tiêu hao tức thời của điện trở nhớ là p(i) = M(q)(i(t)) 2

là luôn dương và vì thế điện

trở nhớ là một phần tử thụ động [6]

Hình 1.5: Đường đặc tính φ-q của điện trở nhớ

1.4.2 Đường đặc tính i-v của điện trở nhớ

Một dấu hiệu quan trọng của điện trở nhớ là đường đặc tính dòng điện – điện áp

“hình số 8” Cấp cho điện trở nhớ một tín hiệu tuần hoàn, khi điện áp bằng không thì

dòng điện cũng bằng không và ngược lại Do đó, cả điện áp và dòng điện đều có thời điểm qua không trùng nhau Nếu bất kì thiết bị nào có đường đặc tính dòng điện – điện áp hình số 8 thì đó là một điện trở nhớ hoặc một thiết bị có tính chất của điện trở nhớ Một dấu hiệu khác của điện trở nhớ là đường cong “ hình số 8 ” bị co lại khi tăng tần số (Hình 1.6 ) [1] Và khi tăng tần số tới vô cùng, điện trở nhớ sẽ có đặc tính như một điện trở thông thường

Hình 1.6: Đường cong hình số 8 và sự co lại của đường đặc tính khi tăng tần số

1.5 Lịch sử phát triển [7]

Câu chuyện về điện trở nhớ thực sự là một cuốn sách lịch sử Giáo sư Leon Chua , hiện là Ủy viên tại Hiệp hội Kỹ sư điện-điện tử quốc tế (IEEE), đưa ra dự đoán về sự xuất hiện của điện trở nhớ khi ông vừa mới nhận chức danh giáo sư tại Đại học Berkeley Ông

đã chiến đấu trong nhiều năm để chống lại những gì mà ông cho là giới hạn của lý thuyết mạch điện với các hệ thống tuyến tính Ông tin rằng các hệ phi tuyến có nhiều tiềm năng hơn so với hệ tuyến tính đã thống trị công nghệ điện tử cho tới ngày nay.[4]

Thậm trí trước kia, Leon Chua đã có kết quả về đường đặc tích i-v của điện trở nhớ,

tuy nhiên, rất nhiều nhà nghiên cứu cho đó chỉ là kết quả một hiện tượng lạ được tạo ra từ phản ứng hóa học những vật liệu như polyme hay oxit kim loại hay thậm chí là một sự cố điện nào đó trong thí nghiệm của ông.[4]

Năm 1971, Leon Chua đặt tiền đề cho phần tử mạch điện cơ bản thứ 4 có đặc tính là mối quan hệ giữa điện tích và từ thông trong bài báo “Memristor –the missing circuit element” công bố tại Hội nghị IEEE về Lý thuyết mạch điện

Năm 1976, Leon Chua và học trò của ông là Sung Mo Kang công bố bài báo với đầu

đề là “Memristive Devices and Systems” tại chuyên đề của IEEE về Lý thuyết của điện

trở nhớ và các hệ thống có tính chất của điện trở nhớ bao gồm đường đặc tính i-v hình số

8 hay còn gọi là đường cong Lissajous

Năm 1986, Robert Johnson và Standford Ovshinsky nhận được bằng sáng chế

4597162 mô tả về việc sản xuất dãy chuyển mạch điện trở dựa trên các vật liệu thay đổi pha Và những nghiên cứu về sử dụng kiến trúc xà ngang là một bước tiến lớn trong việc chế tạo điện trở nhớ

Năm 1990, S.Thakoor, A.Moopenn, T.Daud và A.P.Thakoor công bố bài báo với tiêu đề “Solid-state thin-film memristor for electronic neural networks” trên tạp chí Applied Physics – Vật lý ứng dụng Bài báo đề cập tới một thiết bị có trở kháng thay đổi được bằng khả năng lập trình sử dụng vật liệu Vonfram nhưng không rõ là liệu rằng thiết

bị này có liên quan gì tới điện trở nhớ của Giáo sư Leon Chua hay không Bên cạnh đó, các tài liệu tham khảo được trích dẫn trong bài viết này không bao gồm bất kỳ bài báo nào của Leon Chua về điện trở nhớ, vì vậy đây có thể coi là một sự trùng hợp ngẫu nhiên Năm 1993 Katsuhiro Nichogi, Akira Taomoto, Shiro Asakawa, Kunio Yoshida của Viện nghiên cứu Matsushita nhận được bằng sáng chế 5223750 mô tả một bộ não nhân tạo được hình thành bằng cách sử dụng các thiết bị chuyển mạch điện trở màng mỏng hữu

cơ có 2 đầu Thiết bị này có một số tính chất tương tự như điện trở nhớ nhưng lại thấy đề cập cụ thể tới cách điện trở nhớ được thực hiện

Năm 1994 F.A.Bout và A.K.Rajagopal công bố trên tạp chí Applied Physics bài báo

“Binary information storage at zero bias in quantum-well diodes” Bài báo chứng minh sự

tồn tại của điện trở nhớ với đường đặc tính i-v hình số 8 trong các điốt quantum-well

AIAs/GaAs/AIAs với thiết kế đặc biệt

Năm 1998:

+ Ngày 02/06/1998: Michael Kozicki và William West nhận bằng sáng chế 5761115

mô tả về Tế bào kim loại lập trình được Tế bào này có một chất dẫn ion giữa hai hoặc nhiều điện cực Trở kháng hoặc điện dung có thể lập trình được thông qua nó để tăng hoặc giảm mật độ ion

+ Ngày 03/06/1998: Bhagwat Swaroop, William West, Gregory Martinez, Michael Kozicki và Lex Akers công bố bài báo “Programmable Current Mode Hebbian Learning

Neural Network Using Programmable Metallization Cell” tại chuyên đề của IEEE về các

hệ thống và mạch điện, giải thích về độ phức tạp của các tế bào thần kinh có thể được giảm thiểu bằng cách sử dụng thiết bị điện trở có thể lập trình được

+ Ngày 12/06/1998: James Heath, Philip Kuekes, Gregory Snider và Stan William tại phòng thí nghiệm HP, đã công bố bài báo khoa học “A Defect-Tolerant Computer Architecture: Opportunities for Nanotechnology” Bài báo đề cập khả năng chế tạo phần

tử cấu hình được có thể thực hiện trên cấu hình xà ngang

Năm 2000 Shangqing Liu, NaiJuan Wu, Xin Chen và Alex Ignative là các nhà nghiên cứu tại Trung tâm chân không tại Đại học Houston, công bố kết quả về bộ nhớ không bay hơi tại hội nghị diễn ra tại San Diego, California vào tháng 11 Bài báo có tên

“A New Concept for Non-Volatile Memory: The Electric Pulse Induced Resistive Change Effect in Colossal Magnetoresistive Thin Films” Đây được coi là nhận thức đầu tiên về tầm quan trọng của oxit 2 lớp để đạt được tỉ lệ trở kháng từ cao xuống thấp Dữ liệu được cung cấp mang tính chất của đường cong Lissajous

Năm 2005:

+ Ngày 22/03/2005 Darrell Rinerson, Christophe Chevallier, Steven Longcor, Wayne Kinney, Edmond Ward và Steve Kou-Ren Hsia nhận bằng sáng chế 6870755 về khả năng đảo ngược trở kháng dựa trên oxit kim loại

+ Ngày 01/11/2005 Zhida Lan, Colin Bill và Michael A.VanBuskirk nhận bằng sáng chế 6960783 về tế bào nhớ thay đổi trở kháng được hình thành từ một lớp vật liệu hữu cơ

và một lớp oxit kim loại Đường đặc tính i-v tương tự với điện trở nhớ

Năm 2006 Stanford Ovshinsky nhận bằng sáng chế 6999953 về hệ thống tế bào thần kinh dựa trên vật liệu thay đổi pha sử dụng chuyển mạch điện trở 2 đầu

Năm 2007:

+ 27/02/2007 Vladimir Bulovic, Aaron Mandell và Andrew Perlman nhận bằng sáng chế 7183141 về phương pháp lập trình các bộ chuyển mạch điện trở 2 đầu phức tạp hoạt động như cầu chì

+ 10/04/2007 Gregory Snider tại phòng thí nghiệm HP nhận bằng sáng chế 7203789

mô tả về cách triển khai các bộ chuyển mạch điện trở 2 đầu tương tự như điện trở nhớ trong kiến trúc máy tính có khả năng tái cấu trúc

+ 10/08/2007 Gregory Snider tiếp tục công bố bài báo “Self-organized computation with unreliable, memristive nanodevices” trên tạp chí Công nghệ Nano, thảo luận về các

thiết bị nano có tính chất của điện trở nhớ rất hữu ích trong việc nhận dang mô hình và cấu trúc mạch có khả năng tái cấu trúc

+ 27/11/2008 Blaise Mouttet-sinh viên tốt nghiệp tại Đại học Geogre Mason, nhận bằng sáng chế 7302513 mô tả về việc sử dụng vật liệu chuyển mạch điện trở 2 đầu trong

xử lý tín hiệu, các hệ điều khiển, truyền thông và nhận dạng mô hình

Năm 2008

+ 15/04/2008 Greg Snider nhận bằng sáng chế 7359888 về mạng nơ-ron được hình thành từ mảng các phần tử chuyển mạch điện trở với kích thước nano xếp theo kiểu xà ngang

+ 01/05/2008 Dmitri Strukov, Gregory Snider, Duncan Stewart và Stan Williams tại phòng thí nghiệm HP công bố bài báo “The missing memristor found” xác nhận mối liên kết giữa các bộ chuyển mạch điện trở 2 đầu được tìm thấy trong các hệ thống nano với điện trở nhớ của Leon Chua

+ 05/06/2008 Blaise Mouttet, sinh viên tốt nghiệp tại Đại học Geogre Mason, trình bày bài báo “Logicless Computational Architectures with Nanoscale Crossbar Arrays” mô

tả vê kiến trúc máy tính analog sử dụng vật liệu chuyển mạch điện trở 2 đầu tương tự như điện trở nhớ tại hội nghị Công nghệ Nano NSTI 2008

+ 07/07/2008 Victor Erokhin và M.P.Fontana tuyên bố đã phát triển điện trở nhớ ở dang polyme trước điện trở nhớ đi-oxit của nhóm Stan Williams trong bài báo

“Electrochemically controlled polymeric device: a memristor (and more) found two years ago”

+ 15/07/2008 J.Joshua Yang, Matthew D.Pickett, Xuema Li, Douglas A.A.Ohlberg, Duncan R Stewart and R.Stanley Williams công bố bài báo tại Công nghệ Nano

“Memristive switching mechanism for metal/oxide/metal nano-devices” giải thích về các

bộ chuyển mạch có tính chất của điện trở nhớ và cơ cấu trong công nghệ nano

+ 26/08/2008 Stefanovich Genrikh, Choong-rae Cho, In-kyeong Yoo, Eun-hong Lee, Sung-il Cho và Chang-wook Moon nhận bằng sáng chế 7417271 tuyên bố rằng các

bộ chuyển mạch điện trở 2 đầu làm từ oxit 2 lớp có tính chất của điện trở nhớ

+ 16/09/2008 Blaise Mouttet, sinh viên tốt nghiệp Đại học George Mason giới thiệu

về vấn đề “Proposal for Memristors in Signal Processing” tại Hội nghị công nghệ nano tại Boston

+ 28/10/2008 Duncan Stewart, Patricia Beck và Doug Ohlberg là các nhà nghiên cứu tại phòng thí nghiệm HP nhận bằng sáng chế 7443711 về bộ chuyển mạch điện trở 2 đầu kích thước nano điều chỉnh được

+ 04/11/2008 Blaise Mouttet tiếp tục nhận bằng sáng chế 7447828 về việc sử dụng vật liệu chuyển mạch điện trở 2 đầu vào xử lý tín hiệu thích nghi

+ 21/11/2008 Leon Chua, Stan Williams, Greg Snider, Rainer Waser, Wolfgang Porod, Massimilliano Di Ventra và Blaise Mouttet phát biểu tại Hội nghị về điện trở nhớ

và các hệ thống có tính chất của điện trở nhớ tại UC Berkeley để thảo luận về các lý thuyết cơ bản của điện trở nhớ và hệ thống mang tính chất của điện trở nhớ của Leon Chua và Sung Mo Kang và những hứa hẹn của điện trở nhớ trong RRAM và kiến trúc điện tử neuromorphic

+ 02/12/2008 Blaise Mouttet tiếp tục nhận bằng sáng chế 7459933 về việc sử dụng điện trở nhớ cho xử lý ảnh và nhận dạng hệ thống

Năm 2009 các nhà nghiên cứu tại Viện nghiên cứu quốc gia Mỹ về tiêu chuẩn và công nghệ (NIST) đã tạo ra bộ nhớ có khả năng uốn cong và tiêu thụ năng lượng thấp, nó nhớ được lượng dòng điện chảy qua nó Điện trở nhớ linh hoạt có khả năng sẽ được sử dụng trong các cảm biến dùng một lần và trong các ứng dụng y tế cần tới trí nhớ dài hạn

và ngắn hạn

Năm 2010 các nhà nghiên cứu đã cố gắng trong nhiều năm để đưa ra cơ chế mà các

mô sống có thể tương tác với các thiết bị điện tử, điều đó nâng cao đáng kể về tính tương thích giữa con người và mạch điện Các nhà khoa học tại Đại học North Carolina State thông báo rằng họ đã tạo ra các điện cực bằng hợp kim của Indium và Gallium

Sau gần 50 năm phát triển, chúng ta đang tiến rất gần tới việc chế tạo và thương mại hóa điện trở nhớ Tốc độ phát triển nhanh cùng với sự tham gia của ngày càng nhiều các nhà nghiên cứu, điện trở nhớ sẽ sớm được đưa vào các sản phẩm công nghệ tiên tiến trên thế giới

1.6 Cấu tạo và cơ chế hoạt động

1.6.1 Đóng góp của phòng thí nghiệm HP[4]

Mặc dù điện trở nhớ được đưa ra đầu tiên bởi Giáo sư Leon Chua, nhưng thật tiếc rằng cả ông và công đồng khoa học kỹ thuật đều đã không thể tìm ra cấu trúc vật lý tương ứng với biểu thức toán học của ông tại thời điểm đó

Sau 37 năm, cuối cùng, nhóm các nhà khoa học tại phòng thí nghiệm HP đã chế tạo thành công một điện trở nhớ có thể làm việc thực sự và đóng góp thêm một phần tử cơ

bản cho lý thuyết mạch điện cùng với các phần tử đã quá quen thuộc với chúng ta là tụ điện, điện trở và cuộc cảm

Mối quan tâm về điện trở nhớ đã được khơi dậy vào năm 2008 khi mà một phiên bản thử nghiệm ở trạng thái rắn được đưa ra bởi R.Stanley Williams Các nhà nghiên cứu tại phòng thí nghiệm HP tạo ra điện trở nhớ khi họ đang cố gắng phát triển các phần tử chuyển mạch có kích thước phân tử trên cấu trúc Teramac (tera operation per second multiarchitecture computer – hàng tỉ thao tác trên 2 máy tính đa cấu trúc) Cấu trúc Teramac là cấu trúc xà ngang, nhờ vào tính đơn giản, thích nghi tốt và khả năng dự phòng của nó mà cấu trúc này trở thành tiêu chuẩn cho các mạch có kích cỡ nano

Điện trở nhớ của đội HP thiết kế bao gồm 2 bộ dây vuông đặt vuông góc với nhau, mỗi bộ chứa 21 dây rộng 40nm song song nhau, tạo thành cấu trúc xà ngang Bộ dây này

có được là nhờ vào kĩ thuật khắc nano tiên tiên ngày nay Một lớp bán dẫn Titan dioxit (TiO2) dày 20nm được kẹp giữa các dây nano ngang và dọc, tạo thành một điện trở nhớ tại giao điểm của mỗi cặp dây Tồn tại một dãy các transistor hiệu ứng trường (FET) bao quanh mảng điện trở nhớ Các điện trở nhớ và transistor được liên kết với nhau thông qua các đường dây kim loại

Cấu trúc xà ngang là một dãy các đường vuông góc với nhau Bất kì chỗ nào có 2 dây đi qua đều được kết nối bởi phần tử chuyển mạch Để nối một dây chạy ngang với một dây chạy dọc tại bất kì điểm nào trên lưới, ta phải đặt các phần tử chuyển mạch giữa chúng Lưu ý rằng cấu trúc xà ngang về cơ bản là một hệ thông lưu trữ dữ liệu, khi mở phần tử chuyển mạch tương ứng với mức 0 và khi đóng phần tử chuyển mạch tương ứng với mức 1 Nhờ vào tính đơn giản của chúng mà cấu trúc xà ngang có mật độ các phần tử chuyển mạch cao hơn nhiều so với các mạch tích hợp dựa trên transistor

Stanley Williams đã tìm ra điện trở nhớ lý tưởng trên vật liệu Titan dioxit (TiO2) Trong TiO2, các tạp chất không ở vị trí cố định trong môi trường điện trường cao, chúng

có xu hướng di chuyển theo hướng của dòng điện Các nguyên tử TiO2 là các ion tích điện âm và có điện trường rất lớn Điều này cho phép các ion Oxi di chuyển và thay đổi

độ dẫn điện của vật liệu Đó là nguyên tắc cơ bản để tạo ra điện trở nhớ

Các nhà nghiên cứu sau đó kẹp 2 lớp TiO2 mỏng vào giữa 2 điện cực dày 5nm Một dòng điện nhớ đặt lên 2 điện cực cũng đủ để thực hiện chức năng của điện trở nhớ, đó là các nguyên tử di chuyển xung quanh và nhanh chóng chuyển đổi vật liệu từ đang dẫn điện sang cản trở dòng điện Khi đặt một điện trường vào 2 điện cực, các lỗ trống Oxi sẽ trôi qua ranh giới giữa các lớp trở kháng cao và trở kháng thấp Do đó mà trở kháng của toàn

bộ tấm màng TiO2 phụ thuộc vào việc có bao nhiêu điện tích đi qua nó theo một hướng

cụ thể

Trong quá trình hoạt động, điện trở nhớ tiêu hao ít năng lượng và chỉ phát ra một lượng nhiệt rất nhỏ và khi chúng được tắt đi, các nguyên tử Oxi sẽ giữ nguyên vị trí, trạng thái của điện trở nhớ được giữa nguyên và vì thế mà nó được dùng để lưu trữ dữ liệu Ngày 30/04/2008, các nhà nghiên cứu tại phòng thí nghiệm HP tự hào tuyên bố về mẫu thử nghiệm điện trở nhớ của họ

1.6.2 Hình dạng của điện trở nhớ [4]

Điện trở nhớ do phòng thí nghiệm HP chế tạo là những mạch điện kiểu xà ngang chứa một mạng tinh thể của 40 đường dây platin rộng 50nm và dày 2-3nm Lớp trên và lớp dưới được phân cách nhau bởi phần tử chuyển mạch có độ dày khoảng 3-30nm Các phần tử chuyển mạch bao gồm 2 phần bằng nhau của TiO2 Một nửa kết nối với lớp dưới của tấm xà ngang và nửa còn lại nằm trong khoảng giữa của 2 lớp TiO2 Toàn bộ mạch và

cơ cấu không thể nhìn thấy bằng mắt thường mà phải sử dụng kính hiển vị để quét (Hình 1.7, Hình 1.8)

Hình 1.7: Cấu trúc xà ngang của điện trở nhớ

ngang chụp bằng kính hiển vi STM (Scanning Tunneling

Microscope)

1.6.3 Hoạt động của điện trở nhớ [4]

Hoạt động của điện trở nhớ có thể được mô tả lại trong 3 bước Bước thứ nhất là đặt một điện áp hoặc dòng điện lên điện trở nhớ Bước thứ hai là thời gian để dòng điện chảy qua khoảng trống của cấu trúc xà ngang và các khối lập phương Titanium biến đối từ một vật liệu bán dẫn sang dẫn Và bước cuối cùng là bộ nhớ thực của khối lập phương được

ổn định để tương ứng với dữ liệu cần lưu trữ

Bước thứ nhất

Như đã giải thích ở trên, mỗi vùng trống sẽ kết nối với 2 sợi dây Platin chứa hỗn hợp của hai lớp TiO2 Ở trạng thái ban đầu, hỗn hợp chứa một nửa là chất dẫn điện, một nửa là chất bán dẫn 2 sợi dây được nối ra ngoài để cấp điện áp dương hoặc âm Với điện

áp dương, hiệu điện thế sẽ tạo ra một điện trường để các lỗ trống dương di chuyển xuống (Hình 1.8) dẫn tới khóa phần tử chuyển mạch và thông mạch Với điện áp âm, các lỗ trống di chuyển theo hướng ngược lại và làm cho phần tử chuyển mạch mở ra và hở mạch Lưu ý rằng, khi được cấp nguồn, điện trở nhớ có thể làm hở mạch hoàn toàn giữa các sợi dây, tuy nhiên lại không thể dẫn hoàn toàn được do vật liệu vẫn còn tính chất của chất bán dẫn

Hình 1.8: Điện trở nhớ ở các trạng thái: (a) Ban đầu, (b) Đặt điện áp dương, (c)

Đặt điện áp âm

Bước thứ hai

Bước thứ hai là một quá trình diễn ra ở cấp độ nguyên tử và không thể quan sát được bằng bất kỳ thiết bị hay công cụ nào Nó liên quan tới quá trình các nguyên tử di chuyển các khoảng trống của vật liệu được tạo ra từ TiO2 để dẫn tới hiện tượng đóng hoặc mở phần tử chuyển mạch Ở trạng thái ban đầu, các khoảng trống được trung hòa, tức là vật liệu bao gồm một nửa là TiO2 nguyên chất và một nửa là TiO2 thiếu oxi TiO2-x(ở trạng thái ban đầu x = 0.05) Khi đặt một điện áp dương, dưới tác động của điện trường, vùng TiO2-x sẽ đẩy vùng TiO2 hẹp lại, dẫn tới trở kháng tại những khoảng trống của vật liệu giảm mạnh và vật liệu có tính dẫn cao hơn dẫn tới dòng điện tăng lên Ngược lại, khi đặt điện áp âm, vùng TiO2-x bị co lại và vùng TiO2 nguyên chất tăng lên dẫn tới trở kháng tăng lên và dòng điện trong mạch giảm đi Khi dòng điện tăng lên, phần tử chuyển mạch được coi như thông và dữ liệu ở mức nhị phân là ở mức cao (High - 1) và khi dòng điện giảm đi, dữ liệu được coi là mức thấp (LOW - 0)

Bước thứ ba

Bước thứ ba này tập trung vào giải thích về cách lưu trữ dữ liệu của điện trở nhớ Trong những bước trước, ta đã chỉ ra rằng điện kháng của điện trở nhớ là một điện trở có thể lưu trữ được dòng điện đi qua nó Khi không cấp nguồn nữa, vùng TiO2-x vấn giữ nguyên vị trí cuối cùng của nó trước khi ngắt điện Điều đó có nghĩa là giá trị điện trở của khoảng trống trong vật liệu sẽ giữ nguyên cho tới khi điện áp được cấp trở lại Và đó chính là ý nghĩa của điện trở nhớ Và khi đọc dữ liệu, với một điện áp không đáng kể thì

nó không làm ảnh hướng tới sự chuyển động của các phân tử trong khoảng trống của vật liệu và từ đó cho phép trạng thái của điện trở nhớ được dữ nguyên và coi đó như dữ liệu Điều này có nghĩa là điện trở nhớ trong thực tế lưu trữ dữ liệu ở dạng vật lý thay vì logic như những bộ nhớ thông thường

Nếu ta muốn có một phần tử điện trở nhớ hoạt động ngược lại, tức là khi đặt điện áp dương thì hở mạch và đặt điện áp âm thì thông mạch, ta chỉ cần xếp lớp TiO2 ở phía trên lớp TiO2-x Ở trạng thái ban đầu, điện trở nhớ chỉ chứa các phần tử chuyển mạch đang ở trạng thái hở và không có dữ liệu bên trong Nhưng khi bắt đầu đóng các phần tử chuyển mạch, ta có thể lưu trữ một lượng lơn thông tin một cách gọn gàng và hiệu quả

1.7 Quá trình chế tạo điện trở nhớ [8]

Trong quá trình này, chúng ta sẽ đi chế tạo một phần tử giống như hình 1.9 Quá trình chế tạo này được dựa trên những kỹ thuật chế tạo chuẩn để chứng tỏ rằng công nghệ chế tạo hiện nay hoàn toàn có thể chế tạo được những điện trở nhớ như vây Tuy nhiên,

có một vài bước chế tạo vẫn chưa được tối ưu cho quá trình sản xuất hang loạt và đang là định hướng nghiên cứu

Hình 1.9: Cấu trúc điện trở nhớ được đưa ra bởi S.Williams và nhóm nghiên cứu

của ông tại phòng thí nghiệm HP

1.7.1 Lựa chọn lớp đế và làm sạch lớp đế

Quá trình chế tạo bắt đầu bằng việc chọn lớp đế thích hợp Trong trường hợp này, lớp đế chỉ mang nhiệm vụ hỗ trợ Do kỹ thuật chế tạo những tấm silicon trong công nghệ chế tạo CMOS đã vượt xa so với những vật liệu nên việc sử dụng một tấm silicon làm lớp

đế cho điện trở nhớ là hoàn toàn hợp lý Tuy nhiên, những vật liệu khác cũng đang trong quá trình nghiên cứu để tìm ra được vật liệu phù hợp nhất Một tấm silicon được dùng có đường kính 50mm và độ dày 525µm.(Hình 1.10a)

Hình 1.10: (a) Tấm silicon với đường kính 50mm được dùng làm đế; (b) Tấm silicon

được ngâm trong dung dịch hỗn hợp H 2 O:HF với tỉ lệ 50:1

Những tấm silicon được vệ sinh bằng cách ngâm trong dung dịch hỗn axit Hydrofluoric pha loãng trong nước chưng cất theo tỉ lệ 50:1, trong khoảng 10 giây tới 2 phút để đảm bảo những tấm silicon không chứa bất kỳ yếu tố nào ảnh hướng đến kết quả chế tạo

1.7.2 Hình thành điện cực dưới

Trong khi tìm cách giảm chi phí chế tạo, cả 2 điện cực trên và dưới của điện trở nhớ được làm từ Vonfram (W) sẽ tốt hơn là Platin (Pt) như phòng thí nghiệm HP đề xuất Mục đích của việc sử dụng Vonfram là do nó có đặc tính làm việc tương tự với Platin đối với Titan (4.32-5.22 đối với Vonfram và 5.12-5.93 đối với Platin) trong khi lại giảm được giá thành vật liệu

Điện cực dưới chứa một lớp Vonfram có độ dày 10-7m Lớp này được cô đọng lại trên toàn bộ tấm silicon bằng kỹ thuật phún xạ điện tích bằng điện áp xoay chiều ở tần số cao (RF magnetron sputtering) Độ dạy của lớp Vonfram được điều khiển theo thời gian

cô đọng cùng với đặc tính đã biết về tốc độ cô đọng của vật liệu dưới áp suất 5x10

-3mmHg, nhiệt độ 19oC và năng lượng của nguồn cấp là 100W

1.7.3 Phủ cứng điện cực dưới

Để hoàn thiện điện cực dưới của điện trở nhớ, ta cần thêm một bước phủ cứng với ý tưởng là không vật liệu nào phủ trên lớp điện cực trong các bước chế tạo tiếp theo được nối với điện cực Như đã đề cập ở trên, bước này làm cho việc sản xuất hàng loạt điện trở nhớ gặp nhiều khó khăn mà chỉ làm cho quá trình thử nghiệm một sản phẩn mẫu trở nên

dễ dàng và có kết quả gần với lý thuyết hơn

Lớp phủ cứng của điện trở nhớ được thực hiện bằng cách bảo phủ một phần của tấm silicon và điện cực dưới với phần nhỏ hơn của một tấm silicon khác Phần được phủ cứng của tấm silicon được gắn vào lớp đế trước khi bắt đầu triển khai các bước tiếp theo

Hình 1.11: Một phần của tấm silicon được dùng để phủ cứng điện cực dưới bằng Vonfram để tránh những vật liệu khác cô đọng trên mặt trong của điện cực

1.7.4 Hình thành lớp TiO 2-x

Lớp TiO2-x thu được bằng phương pháp phún xạ phản ứng của Titan trong môi trường oxy Titan được dùng cho quá trình phún xạ được thực hiện khi truyền một hỗn hợp khí Oxy và Argon theo tỉ lệ 1:9 vào một buồng phún xạ Trong khi cô đọng, nhiệt độ phải được duy trì ổn định ở 300oC để Titan phản ứng với oxy và cô đọng lên lớp phủ cứng và điện cực bằng Vonfrom bên dưới Việc sử dụng lưu lượng oxy thấp (1.2cc/phút) cho phép hình thành các lớp titan oxit với nồng độ oxy thấp hơn TiO2 Và kết quả là thu được lớp TiO2-x Thời gian cô đọng cần cho một lớp TiO2-x dày 10-7m được tính theo đặc tính cô đọng của vật liệu dưới điều kiện nhiệt độ 300o

C và áp xuất 5x10-3mmHg và nguồn cung cấp 200W

Hình 1.12: Thiết bị phún xạ điện tích sử dụng nguồn xoay chiều tần số cao (RF

Magnetron Sputtering)

1.7.5 Hình thành lớp TiO2

Tương tự như lớp TiO2-x, lớp TiO2 dày 240x10-10m cũng được cô đọng bằng quá trình phún xạ của Titan trong môi trường oxy Tuy nhiên, trong trường hợp này ta sử dụng nồng độ oxy cao hơn Hỗn hợp Oxy – Argon theo tỉ lện 1:4 được đưa vào buồng phún xạ và giữ nhiệt độ không đổi ở 300oC Lưu lượng oxy là 2.4cc/phút làm cho toàn bộ lượng titan được oxy hóa và trở thành TiO2 Lớp này được cô đọng ở phía trên của lớp TiO2-x và lớp phủ cứng Lưu ý rằng khi cô đọng TiO2 trên lớp TiO2-x, ta phải bảo vệ lớp TiO2-x khỏi quá trình oxy hóa do TiO2-x tiếp xúc với không khí

Hình 1.13: Lớp TiO2 ở trên lớp TiO 2-x có màu xanh dương, lớp có tên là Clamp Marks là lớp phủ cứng được loại bỏ lớp TiO2 bên trên để có thể quan sát được và lớp

điện cực Vonfram không bị bao phủ bởi lớp TiO2

1.7.6 Hình thành điện cực bên trên

Hình dạng của điện cực trên được dùng để định nghĩa diễn tích của một điện trở nhớ

và phân biệt với các điện trở khác trên cùng một tấm silicon Hình dạng được chọn là điện cực hình vuông với độ dài cạnh từ 200, 100, 50 tới 25µm

Kỹ thuật được dùng ở đây có tên là “Lift-off”, lớp kim loại được dùng để phủ lên một lớp cản quang sau đó chiếu sáng để ăn mòn khu vực không được phủ lớp cản quang Sau khi ăn mòn xong chúng ta sẽ thu được phần kim loại với hình dáng của điện cực Hoặc một phương pháp khác là kỹ thuật khắc để loại bỏ phần kim loại không cần thiết và giữ lại hình dạng của điện cực Nếu phương pháp khắc được sử dụng, chất để khắc cần phải được lựa chọn thật cản thận để chỉ phản ứng với kim loại dùng làm điện cực chứ không phản ứng với lớp TiO2 bên dưới điện cực Và để thiết kế một quá trình chế tạo đơn giản, kỹ thuật lift-off sẽ phù hợp hơn kỹ thuật khắc

Thông thường, lớp đế có xu hướng ngậm thêm vài phân tử nước từ không khí ẩm Khi chất cản quang đặt ở điện cực trên, nó sẽ hút các phân tử nước và làm giảm khả năng hút nước của các tấm silicon Và kết quả là ta dễ dàng thu được vùng có dễ bị ăn mòn bởi ánh sáng Hơn thế nữa, quá trình chiếu sáng được bắt đầu bằng việc khò khô tấm silicon

để loại bỏ sự ảnh hưởng của độ ấm tới việc tạo ra lớp cản quang trên bề mặt kim loại Lớp

để được gia nhiệt ở nhiệt độ không đổi 115oC trog 5 phút Sau đó được làm mát ở nhiệt độ phòng 5 phút

Hình 1.14: Quá trình gia nhiệt tấm silicon ở nhiệt độ 115 o C trong 5 phút

Sau khi nhiệt độ tấm silicon giảm xuống, lớp đế được phủ một lớp lót Hexamethydisilazane (HMDS) Hợp chất hóa học này được phủ trực tiếp lên bề mặt của tấm silicon để bảo vệ bề mặt tấm silicon khỏi các phân tử nước HMDS được phủ bằng kỹ thuật mạ xoay Kỹ thuật mạ xoay thực hiện với tốc độ ban đầu là 300 vòng/phút trong 5 giây để hợp chất HMDS lan rộng trên khắp bề mặt của tấm silicon Sau đó tốc độ được tăng lên 3000 vòng/phút trong 30 giây để loại bỏ phần thừa của HMDS trên bề mặt

Sau khi phủ HMDS, chất cản quang S1813 cũng được phủ bằng kỹ thuật mạ xoay Nhưng bây giờ, tốc độ ban đầu là 500 vòng/phút trong 10 giây và sau khi chất cản quang lan rộng ra khắp bề mặt tấm silicon thì tốc độ tăng lên 4000 vòng/phút trong 60 giây để loại bỏ phần cản quang thừa và thu được độ dày cản quang mong muốn

Hình 1.15: Máy xoay với bộ điều khiển số được dùng để phủ và điều khiển độ dày

của lớp lót HMDS và lớp cản quang

Một yếu tố khác cần xem xét trong quá trình chiếu sáng là các dung môi được dùng trong chất cản quang để làm cho chất cản quang ít nhạy với tia cực tím Để tránh việc thừa chất dung môi làm ảnh hưởng tới chất lượng của chất cản quang, lớp đế đã được phủ cản quang sẽ được gia nhiệt mềm để làm bay hơi lượng dung môi thừa Quá trình gia nhiệt mềm được thực hiện bằng máy gia nhiệt số dùng ở trên, lớp đế và lớp cản quang được gia nhiệt ở 115oC trong vòng 1 phút

Quá trình quang khắc được thực hiện bằng việc chiếu tia cực tím (UV) với cường độ 20mW/cm2 Do sử dụng chất cản quang âm nên vùng diện tích bị chiếu vào sẽ bị hóa cứng và vùng không tiếp xúc với tia UV sẽ được giữ nguyên Quá trình chiếu tia UV được thực hiện thông qua một tấm phim chứa hình dạng cần được tạo ra ở điện cực trên và cả vùng cho kết nối với điện cực phía dưới Tấm phim sẽ được thiết kế trước để tạo ra vài điện trở nhớ trên một tấm silicon 4inch

Hình 1.16: Tấm phim được thiết kế với hình dạng điện cực trên của các điện trở nhớ

mẫu

Hình 1.17: Hình dạng của các con chip được dùng trong quá trình quang khắc

Hình 1.18: Các điện cực dùng cho điện trở nhớ Các điên cực trên CD6 có độ dài cạnh là 200µm, CD5 có độ dài cạnh là 100µm, CD4 là 50µm và CD3 là 25µm

) )

Sau khi chuyển đổi hình dạng về điện cực trên trong tấm phim lên lớp cản quang bằng tia UV, những vùng không mong muốn sẽ được loại bỏ nhờ quá trình ăn mòn lớp cản quang Quá trình này được thực hiện bằng việc ngâm toàn bộ tấm silicon vào chất MF-319 trong khoảng 1 phút và chất này sẽ ăn mòn dần dần vùng cản quang không được bao phủ

Khi bề mặt của chất nền chỉ chứa hình dạng của lớp cản quang âm mong muốn, điện cực trên được tạo ra bằng việc cô đọng lớp Vonfram với độ dày 10-7m theo cách tương tự khi làm điện cực dưới Cuối cùng là ngâm tấm silicon trong dung môi PG sau khoảng 1 phút thì bắt đầu dùng sóng siêu âm để kích thích trong vòng 9 phút và ta thu được một phần tử điện trở nhớ

Hình 1.19: (a)Tấm silicon cuối cùng chứa điện trở nhớ; (b) Hình ảnh chi tiết về điện

trở nhớ

Cuối cùng, ta có thể kiếm tra các phần tử điện trở nhớ bằng các kính hiện vi với độ phóng đại từ 10 lần trở lên để chắc chắn rằng các điện cực trên của điện trở nhớ ở đúng vị trí

Hình 1.20: Hình ảnh quan sát dưới kính hiển vi: (a) Điện cực 200µm và 100µm; (b)

Điện cực 50µm và 25µm

1.7.7 Tổng kết quá trình chế tạo

Các mục từ 1.7.1 tới 1.7.6 đã mô tả chi tiết quá trình chế tạo một điện trở nhớ cơ bản Tuy nhiên, một cái nhìn tổng quan về quá trình chế tạo sẽ giúp ta hiểu hơn về toàn bộ quá quá trình chế tạo

Hình 1.21: Tổng quan về quá trình chế tạo điện trở nhớ

1.7.8 Chế tạo điện trở nhớ từ TiO2 pha lẫn Mangan (Mn)

Lợi ích của việc sử dụng hỗn hợp TiO2 pha lẫn Mn để chế tạo điện trở nhớ

Có 2 tác dụng được kỳ vọng từ việc sử dụng một lượng nhỏ Mn trong TiO2 Tác dụng đầu tiên là giảm dòng điện ở trạng thái OFF đi qua điện trở nhớ Tác dụng thứ hai là tạo ra tương tác từ trường giữa các nguyên tử Mn với sự di chuyển của các lỗ trống oxy Các nghiên cứu trước đây về vật liệu oxit kim loại chuyển tiếp đã chỉ ra rằng Mangan Oxit (MnO) có tính cách điện cao hơn một chất bán dẫn trong trường hợp của TiO2 hoặc kim loại tương tự như TiO Bằng cách thêm Mn vào cả 2 lớp TiO2 và TiO2-x, sau đó tiến hành phún xạ ở nhiệt độ cao trong môi trường khí oxy, một phần của Mn sẽ bị oxy hóa để tạo thành MnO Kết hợp với tính cách điện của MnO, toàn bộ trở kháng của điện trở nhớ sẽ tăng lên, điều đó rất quan trọng trong trạng thái OFF của điện trở nhớ khi

mà công suất tiêu thụ giảm xuống và cải thiện sự chênh lệnh trở kháng giữa 2 trạng thái

ON và OFF

Một bài báo gần đây cũng đã chứng minh rằng hạt Mn có thể được định hướng để có được tính chất của sắt từ trong khi xuất hiện các lỗ trống oxy [18] Hình 1.22 cho thấy phản ứng của các nguyên tử Mn khi không có và có các lỗ trống oxy Khi không xuất hiện các lỗ trông oxy, các nguyên tử Mn sẽ hoạt động hỗn loạn, không có tích định hướng Tuy nhên, khi xuất hiện các lỗ trông oxy, các nguyên tử Mn sẽ được định hướng theo từ trường tương tự như vật liệu sắt từ Nói cách khác, sự tương tác của quá trình di chuyển các lỗ trống oxy trong điện trở nhớ có thể thay đổi đặc tính từ của vật liệu Titan oxit pha tạp với Mn

Hình 1.22: (a) Khi không có các lỗ trống oxy, các nguyên tử Mn hoạt động hỗn loạn, không có phương hướng; (b)Khi xuất hiện các lỗ trong oxy, các nguyên tử Mn có

tính định hướng như vật liệu sắt từ

Có một vài cách để có thể trộn lẫn các nguyên tử Mn vào Titan oxit và ở đây chúng

ta sẽ xét tới 2 cách:

Sử dụng phương pháp khuếch tán Mn:

Kỹ thuật này dựa trên sự khuếch tán của kim loại khi ở nhiệt độ cao Trong trường hợp này, độ dày của lớp Mn là 30x10-10m được cô đọng ngay trên điện cực Vonfram phía dưới và lớp phủ cứng Lớp này được cô đọng theo cách tương tự áp dụng đối với lớp điện cực bên dưới Thời gian ngưng tụ cần cho lớp Mn dày 30x10-10m được tính toán bằng cách sử dụng đường đặc tính về tốc độ ngưng tụ của Mn dưới áp xuất 5x10-3mmHg, nhiệt

độ 19oC và công suất là 100W Sau khi lớp Mn được cô đọng, quá trình chế tạo diễn ra theo cách thông thường Và kết quả là, một lớp nền Mn sẽ nằm giữa điện cực Vonfram và lớp TiO2-x (Hình 1.23) Như ta đã biết, quá trình cô đọng các lớp Titan oxit phải hoạt động

ở nhiệt độ 300oC Chính điều kiện nhiệt độ như vậy cung cấp năng lượng vừa đủ cho phép

sử khuếch tán của các nguyên tử Mn vào cả 2 lớp Titanoxit

Hình 1.23: Lớp Mn được thêm vào giữa điện cực Vonfram và lớp TiO 2-x Do quá trình nhiệt trong quá trình phún xạ nên các nguyên tử Mn sẽ khuếch tán vào lớp Titan oxit để

tạo thành sự pha tạp

Sử dụng phương pháp đồng phún xạ Mn:

Kĩ thuật đồng phún xạ cũng đã được thử nghiệm đánh giá để đạt được quá trình pha trộn Mn vào các điện trở nhớ Trong trường hợp này, các nguyên tử Mn được cô đọng cùng lúc với các lớp Titan oxit trong cùng một điều kiện nhiệt độ là 300oC nhưng công suất để cô đọng Mn được giảm xuống để nồng độ Mn/Titanoxit là 5% Bằng cách điều khiển công suất phún xạ Mn, ta có thể tạo ra được hỗn hợp trộn lẫn tương tự như kỹ thuật khuếch tán Mn

CHƯƠNG 2: MỘT SỐ HỆ THỐNG DỰA TRÊN ĐIỆN TRỞ NHỚ

Sau khi phòng thí nghiệm HP chế tạo thành công phần tử điện trở nhớ đầu tiên, rất nhiều nhà nghiên cứu trên toàn thế giới đã bắt tay vào các thí nghiệm quan trọng để chứng minh khả năng ứng dụng của điện trở nhớ Điện trở nhớ đã được đề xuất cho rất nhiều ứng dụng trong tương lai như thiết kế các mạch tương tự phi tuyến, xây dựng các bộ nhớ kích thước nhỏ, trí tuệ nhân tạo, xây dựng các phần tử logic… Dưới đây là một số ứng dụng tiêu biểu của điện trở nhớ

2.1 Ứng dụng điện trở nhớ vào lĩnh vực trí tuệ nhân tạo [10]

Trí tuệ nhân tạo đã trở thành một lĩnh vực khá phổ biến hiện nay và được dùng để giải quyết rất nhiều vấn đề phức tạp trong thực tế Đó là sự kết hợp của ngành Khoa học máy tính, các lý thuyết tính toán và quá trình xử lý thông tin của não bộ con người Khi nhắc tới trí tuệ nhân tạo, ta sẽ nghĩ ngay tới những thuật toán được thực hiện trên máy tính số Tuy nhiên, trong thực tế tồn tại một kỹ thuật khác có tên là “neuromorphic” Kỹ thuật này chủ yếu liên quan tới việc triển khai quá trình xử lý thần kinh trên các mạch điện tử tích hợp quy mô lớn bằng phần cứng thay vì phần mềm như kỹ thuật truyền thống

Kỹ thuật này khai thác những tính chất vật lý của silicon để tái tạo trực tiếp các quá trình sinh lý xảy ra trong não bộ con người Ban đầu, thuật ngữ “neuromophic” được Carver Mead đưa ra vào năm 1990 để mô tả các hệ thống mạch tích hợp sử dụng kỹ thuật tương

tự, được chế tạo theo quy trình CMOS tiêu chuẩn Trong thời gian gần đây, việc sử dụng thuật ngữ này đã được mở rộng để chỉ những hệ thống lai kỹ thuật số và kỹ thuật tương

tự

Thật vậy, cả mạng trí tuệ nhân tạo và kiến trúc tính toán neuromorphic hiện đang nhận được nhiều quan tâm nhờ vào sự tiến bộ của ngành Công nghệ thông tin và sự ra đời đầy hứa hẹn của công nghệ nano Ví dụ như, dự án Blue Brain bắt đầu vào năm 2005 với

sự tham gia của một siêu máy tính IBM Blue Gene/P với công suất 126kW để chạy phần mềm mô phỏng hoạt động sinh học của các tế bào thần kinh và khớp thần kinh trên một dây thần kinh tại vỏ não với độ chính xác tuyệt vời Tương tự là dự án Brain ScaleS EU-FET FP7 tập trung phát triển một siêu máy tính tùy chỉnh hệ thần kinh bằng các mạch quy

mô lớn tích hợp kỹ thuật số và tương tự theo chuẩn CMOS trên các tấm silicon nguyên chất với khoảng 262 nghìn noron thần kinh và 67 triệu khớp thần kinh Mặc dù có thể điều chỉnh được, nhưng mô hình noron và khớp thần kinh trên các tấm silicon có tốc độ nhanh hơn khoảng 10000 lần ở trong não bộ con người, mỗi tấm silicon tiêu thụ khoảng 1kW chưa bao gồm các ngoại vi Một dự án quy mô lớn khác là SpiNNaker SpiNNaker

là một hệ thống máy tính phân tích với sự liên kết các chip lõi ARM thông qua một framework truyền thông nhất định Mỗi khối SpiNNaker chưa 18 vi xử lý với lõi ARM9

và 1 DRAM 128Mbyte Thông thường, mỗi con vi xử lý có thể đóng vai trò của một noron hoặc khớp thần kinh Nhưng trong trường hợp đơn giản, mỗi lõi ARM có thể mô phỏng hoạt động của khoảng 1000 noron thần kinh trong thời gian thực Mỗi bo mạch

SpiNNaker chứa 47 khối như vậy và với khoảng 1200 khối thì hệ thống SpiNNaker tiêu thụ khoảng 90kW Và sau này còn rất nhiều những dự án lớn khác phục vụ trong công nghiệp với lượng máy tính khổng lồ

Với sự phát triển của công nghệ nano, các khớp thần kinh với kích thước cỡ nano có khả năng cải thiện đáng kể mật độ tích hợp mạch và giảm năng lượng tiêu thụ của các hệ thống này Đặc biệt, ReRAM được coi là một công nghệ đầy hứa hẹn cho việc hình thành các tế bào nhớ không bay hơi thế hệ tiếp theo với khả năng lưu trữ nhiều thông tin trên mỗi phần tử và năng lượng tiêu thụ rất nhỏ Ngày nay, công nghệ đã cho phép chúng ta làm ra những phần tử cơ bản với cấu trúc có kích thước 10x10nm và năng lượng tiêu thụ thấp hơn 50fJ/bit, điều mà cho đến nay chưa từng có mạch tích hợp quy mô lớn nào thực hiện được

Và dưới đây, chúng ta sẽ mô tả cách mà các khớp thần kinh cỡ nano được tích hợp vào kiến trúc tính toán thần kinh để tạo nên các mạng noron quy mô lớn và vi mạch

“neuromorphic” mới, được lai giữa CMOS và điện trở nhớ, mô phỏng phản ứng của các khớp thần kinh để khám phá và hiểu được các nguyên tắc tính toán trong não bộ và cuối cùng là xây dựng hệ thống máy tính dựa trên não bộ

Kiến trúc tính toán thần kinh dựa trên điện trở nhớ

Trong hệ thống này, các điện trở nhớ được đề xuất tương ứng với các khớp thần kinh trong não bộ con người Điện trở nhớ có thể thể hiện các mô hình rất nhỏ và trừu tượng của khớp thần kinh Ví dụ như, biểu diễn trạng thái ON/OFF ở dạng nhị phân hoặc lưu trữ một trọng số ở dạng tương tự Và chúng có thể được tích hợp vào một dãy các cấu trúc xà ngang rộng lớn và dày đặc để kết nối với số lượng lớn các tế bào thần kinh khác ở dạng silicon và được dùng để thực hiện cơ chế học dựa trên sự thay đổi điện dẫn tại từng phần tử điện trở nhớ

Một chương trình được đề xuất với ý tưởng là các tế bào thần kinh ở dạng silicon có thể đưa các khớp thần kinh ở dạng điện trở nhớ thực hiện chương trình học máy STDP (Spike-Timing Dependent Plasticity) bằng cách phát ra các xung từ từng tế bào thần kinh trước và sau của điện trở nhớ (Hình 2.1) theo cách không đồng bộ, nhờ đó giải quyết được các vấn đề tồn tại trước đây của chương trình học máy STDP này

Hình 2.1: Mô hình học cho điện trở nhớ

Ý tưởng chính của chương trinh học máy STDP như sau: Khi không có xung được phát xa, mỗi tế bào thần kinh sẽ giữ điện áp tham chiếu ở cả 2 đầu của điện trở nhớ Khi

có xung phát ra, mỗi tế bào thần kinh tạo ra sóng với hình dạng điện áp xác định trước tới

2 đầu của điện trở nhớ (Hình 2.1) để cập nhật trọng số thần kinh được biểu diễn bởi trạng thái của điện trở nhớ Do các điện trở nhớ thay đổi điện trở của chúng khi điện áp giữa 2 đầu vượt qua một ngưỡng xác định, nên ta có khả năng cập nhật trọng số STDP tùy ý (Hình 2.2) Hơn thế nữa, bằng việc thay đổi hình dạng của xung cấp vào 2 đầu, ta có thể thay đổi hàm học STDP hay thậm chí là làm cho quá trình học ngày càng tiến bộ

Hình 2.2: Ví dụ về hàm học cập nhật trọng số STDP ( T) với T biểu diễn thời

gian sai lệch giữa 2 xung vào trước và sau của điện trở nhớ

Hình 2.3: Kiến trúc mạch gồm 3 lớp tế bào thần kinh kết nối với các điện trở nhớ

theo cấu trúc xà ngang

Hình 2.3 là mô hình thể hiện đầy đủ các liên kết giữa khớp thần kinh (điện trở nhớ) với các tế bào thần kinh và giữa các khớp thần kinh với nhau trên cấu trúc xà ngang Mô hình này sẽ tạo điều kiện cho kiến trúc mạng thần kinh học theo thứ bậc Do không có nhu cầu về đồng hộ hóa toàn bộ, phương pháp này có thể được mở rộng đến các kiến trúc

đa chíp để truyền các xung đi theo thời gian hoàn toàn không đồng bộ Ví dụ như, một giao thức truyền thông không đồng bộ phổ biến mà được sử dụng trong các hệ thống

“neuromorphic” là dựa trên phương thức AER (Address Event Representation - Biểu diễn

sự kiện theo địa chỉ) Trong phương thức này, mỗi tế bào thần kinh được đánh một địa chỉ

và khi tế bào thần kinh tác động tới một địa chỉ trên bus một xung sẽ được phát ra chứa thông tin đã được mã hóa

Bằng cách sử dụng thêm các kỹ thuật chế tạo chip lai giữa điện trở nhớ và CMOS, ta

có thể dễ dàng mở rộng mạng lên quy mô tùy ý (Hình 2.4) Theo phương pháp này, mỗi

bộ xử lý tế bào thần kinh sẽ được đặt trong một mạng lưới 2D đầy đủ hoặc kết nối với nhau thông qua các điện trở nhớ Mỗi tế bào thần kinh sẽ cung cấp những dạng sóng mong muốn tới 2 đầu của điện trở nhớ và giao tiếp thông qua mạch truyền thông AER Sử dụng công nghệ CMOS hiện đại là khá thực tế để cung cấp khoảng 1 triệu tế bào thần kinh như vậy trên mỗi chip với khoảng 104 khớp thần kinh trên mỗi tế bào thần kinh Ví

dụ, với công nghệ CMOS 40nm ngày nay, ta có thể đặt 1 tế bào thần kinh vào vùng có diện tích 10µm x 10µm và 1 con chip có kích thước 1cm2 có thể chứa tới 1 triệu tế bào thần kinh Đồng thời, những sợi dây có kích thước nano đặt phía trên cấu trúc CMOS có diện tích bề mặt khoảng 100nm Điều này sẽ cho phép tích hợp khoảng 104 khớp thần kinh trên bề mặt của mỗi tế bào thần kinh Tương tự, ở mức độ mạch in, ta có thể hình dung rằng con chip 100 chân có thế chứa khoảng 108 tế bào thần kinh

Hình 2.4: Các tế bào thần kinh lại giữa điện trở nhớ và CMOS, và kiến trúc chip 2D

AER cho việc xử lý và định tuyến sự kiện Neuromorphic và các mạch khớp thần kinh lai giữa điện trở nhớ và CMOS

Ở đây, chúng ta sẽ xem cách mà điện trở nhớ và công nghệ nano được sử dụng để tang mật độ tích hợp một cách đáng kể và triển khai những mạng noron quy mô lớn Tuy nhiên, để tái tạo chức năng của các khớp thần kinh trong não bộ con người một cách chân thực bao gồm những đặc tính động theo thời gian của chúng, các phần tử điện trở nhớ sẽ cần phải được giao tiếp với các mạch CMOS sinh học thực tế theo phương pháp neuromorphic bên cạnh việc xây dựng những hoạt động vật lý của mạch điện và vật liệu

để mô phỏng trực tiếp quá trình sinh lý của khớp thần kinh trong não bộ con người và tái tạo lại những đường đặc tính động Mặc khác, phương pháp neuromorphic không chỉ mở đường cho công cuộc thay thế kiến trúc máy tính Von Neumann với đặc điểm là chậm chạp, không đáng tin cậy và biến động lớn Các linh kiện rắn nhỏ gọn và tiêu thụ rất ít năng lượng để xây dựng những hệ thống neuromorphic có khả năng xử lý tín hiệu cảm giác và tương tác với người dung và môi trường trong thời gian thực và có thể thực hiện tính toán bằng cách sử dụng các nguyên tắc tương tự như ở não bộ Thông thường, lượng

bộ nhớ có sẵn cho mỗi khớp thần kinh là có giới hạn và không thể chuyển giao hay lưu trữ một phần kết quả các quá trình tính toán trong các ngăn nhớ Vì vậy, để xử lý hiệu quả những tín hiệu cảm giác liên quan thế giới thực, các hệ thống neuromorphic phải sử dụng mạch điện có hằng số thời gian sinh học hợp lý (khoảng 10ms) Và các hệ thống này cũng

sẽ được đồng bộ với các sự kiện trong thế giới thực và chúng sẽ xử lý và tương tác với môi trường mà chúng đang hoạt động trong đó Nhưng những loại hằng số thời gian yêu cầu giá trị điện trở và điện dung rất lớn Ví dụ như, để có được một mạch dạo động RC với hằng số thời gian 10ms, điện trở phải có giá trị khoảng 10MΩ và điện dung của tụ điện có giá trị 100pF Vì thế những mạch khớp thần kinh với công nghệ tích hợp quy mô