THIẾT kế và LAYOUT MẠCH TÍCH hợp điểm ẢNH APS CHO CAMERA CMOS

Tuy nhiên CMOS lại có ưu thế về khả năng tích hợp, tốc độ cao và công suất thấp thích hợp cho các thiết bị cầm tay, điện thoại… Gần đây các kiến trúc điểm ảnh của công nghệ CMOS đã dần k

VIỆN ĐIỆN TỬ - VIỄN THÔNG

ĐỒ ÁN

TỐT NGHIỆP CAO HỌC

Đề tài:

THIẾT KẾ VÀ LAYOUT MẠCH TÍCH HỢP ĐIỂM ẢNH APS CHO CAMERA CMOS

Sinh viên thực hiện: NGUYỄN ANH TUẤN Lớp: 11BKTĐT

Giảng viên hướng dẫn: TS VÕ LÊ CƯỜNG

-

NHIỆM VỤ ĐỒ ÁN TỐT NGHIỆP Họ và tên sinh viên: ……….………….…… Số hiệu sinh viên: ………

Khoá:……….Viện: Điện tử - Viễn thông Ngành: ………

1 Đầu đề đồ án: ……… ………

……… ………

2 Các số liệu và dữ liệu ban đầu: ……… ……… …… ………

……….…

……… ………

3 Nội dung các phần thuyết minh và tính toán: ……… ….………

……… ….…………

……… ….…

………

4 Các bản vẽ, đồ thị ( ghi rõ các loại và kích thước bản vẽ ): ……… ….………

……… ……….………

………

5 Họ tên giảng viên hướng dẫn: ……… ………

6 Ngày giao nhiệm vụ đồ án: ……….………

7 Ngày hoàn thành đồ án: ……… ……….

Ngày tháng năm

Sinh viên đã hoàn thành và nộp đồ án tốt nghiệp ngày tháng năm

Cán bộ phản biện

-

BẢN NHẬN XÉT ĐỒ ÁN TỐT NGHIỆP Họ và tên sinh viên: Số hiệu sinh viên:

Ngành: Khoá:

Giảng viên hướng dẫn:

Cán bộ phản biện:

1 Nội dung thiết kế tốt nghiệp:

2 Nhận xét của cán bộ phản biện:

Ngày tháng năm

Cán bộ phản biện

( Ký, ghi rõ họ và tên )

***

Hiện nay trong ngành công nghiệp camera có hai công nghệ phát triển chip là CMOS và CCD Đây là hai công nghệ cảm biến hình ảnh chính hiện nay Cả hai đều có những ưu và nhược điểm và việc lựa chọn công nghệ nào phụ thuộc vào ứng dụng, cũng như nhà sản xuất Cảm biến hình ảnh có chức năng chuyển đổi tín hiệu quang thành tín hiệu điện Điểm khác biệt giữa CCD và CMOS là khâu đọc dữ liệu từ các ô cảm biến Ở CCD, điện tích sinh ra ở các bộ thu quang trong suốt quá trình phơi sáng

và được chuyển đồng thời sang các cột CCD sau khi kết thúc quá trình bắt sáng Các điện tích này được truyền và đọc nối tiếp nhau thông qua các hàng và cột CCD Ở cảm biến ảnh CMOS, thì tín hiệu được khuyếch đại nhờ một số transistor bên trong điểm ảnh Các điểm ảnh trong ma trận được đánh địa chỉ thông qua các hàng và tín hiệu điện tích được đọc ra từ mỗi điểm ảnh qua các cột Quá trình đọc ra được thực hiện bằng cách truyền 1 hàng mỗi lần tới các tụ lưu ở cột sau đó đọc ra ngoài, vì vậy tốc độ đọc của CMOS cao hơn hẳn CCD Ngoài ra, máy ảnh sử dụng chip CMOS có một ưu điểm nổi bật là tiêu thụ điện năng ít hơn nhiều so với CCD

Nếu như trước đây chip cảm biến hình ảnh CMOS được cho là chỉ phù hợp lắp trên các dòng máy số rẻ tiền, có độ phân giải thấp hơn hẳn so với chip cảm biến CCD Chip cảm biến CCD tỏ ra có ưu thế hơn bởi khả năng nhạy sáng cao, có thể tái hiện những bức ảnh có độ phân giải lớn, thể hiện được các dải màu liên tục Trong khi công nghệ chế tạo chíp cảm biến CMOS chưa hoàn thiện nên kích thước transistor lớn, photodiode nhỏ làm cho độ nhạy sáng kém Độ phân dải và khả năng hiện thị mầu của CMOS thấp nên ảnh thu được dễ bị rạn Do vậy dù chi phí sản xuất CCD rất đắt so với sản xuất CMOS, CCD vẫn vượt mặt và trở thành thành phần chủ yếu trong các máy ảnh số Gần đây các kiến trúc điểm ảnh của công nghệ CMOS đã dần khắc phục được

Với lí do trên luận văn này nghiên cứu và thiết kế điểm ảnh camera dùng công nghệ CMOS trên phần mềm Cadence Virtuoso Trong quá trình thực hiện đồ án tốt nghiệp tại AICS-Group tôi đã nhận được sự giúp đỡ chỉ bảo tận tình của Tiến sĩ Võ Lê Cường và các em sinh viên, đặc biệt là em Nguyễn Văn Duẩn Tôi xin gửi lời cảm ơn trân trọng nhất tới Tiến sĩ Võ Lê Cường, em Nguyễn Văn Duẩn và toàn thể thành viên AICS-Group đã giúp đỡ tôi trong quá trình thực hiện đồ án này

***

Đồ án đề cập đến vấn đề thiết kế điểm ảnh APS sử dụng công nghệ CMOS 130nm với hai phương pháp là sử dụng transistor NMOS và PMOS đồng thời chỉ ra ưu nhược điểm trong từng phương pháp thiết kế Đề tài này tập trung thiết kế và mô phỏng mạch schematic và layout điểm ảnh APS theo hai phương pháp nêu trên

Mạch sử dụng transistor NMOS có dải động thấp nhưng độ nhạy cao (tỉ lệ Fill factor = 68.96%) thích hợp cho những camera hoạt động ở điều kiện thiếu sáng và dải ánh sáng đến camera hẹp Mạch sử dụng transistor PMOS ngược lại có độ nhạy thấp (tỉ

lệ Fill factor = 55.88%) và dải động cao nên thích hợp cho những camera hoạt động ở điều kiện ánh sáng không quá yếu và dải ánh sáng đến camera rộng Mỗi thiết kế đều

có ưu điểm và nhược điểm riêng nên việc lựa chọn thiết kế nào tùy thuộc vào yêu cầu thiết kế và yêu cầu của ứng dụng

Bố cục của đồ án ngoài phần mở đầu và kết luận sẽ gồm 5 chương :

 Chương 1 Giới thiệu chung về công nghệ camera CMOS

 Chương 2 Cơ sở lý thuyết về thiết kế điểm ảnh camera dùng công nghệ CMOS

 Chương 3 Nghiên cứu các kiến trúc điểm ảnh cho camera CMOS

 Chương 4 Thiết kế điểm ảnh APS

 Chương 5 Kết luận và hướng phát triển của đề tài

***

The thesis presents design of APS using 130nm CMOS technology with two approaches using NMOS and PMOS for source follower seperatly Advantages and disadvantages of each method are discussed as well The thesis tocuses on designing and simulating the schematic and layout circuit of the APS based on the two above mentioned techiques

Circuits using NMOS transistors have low dynamic range but high sensitivity (fill factor = 68.96%) cameras suitable for operation in low light conditions and a narrow strip of light to the camera PMOS transistor circuits using reverse low sensitivity (Fill Factor = 55.88%) and high dynamic range camera is suitable for operation in low-light conditions not too weak and broad band light to the camera Each design has its own advantages and disadvantages, so the choice depends on the design requirements and design requirements of the application

The thesis is organized into 5 sections:

 Chapter I: Instroduction

 Chapter II: Theoretical basis

Theoretical basis for the design of CMOS camera technology used

 Chapter III: Look at the pixel architecture for CMOS camera

 Chapter IV: Design of APS

 Chapter V: Conclusion and future work

Tóm tắt đồ án 6

Danh mục hình vẽ 10

Danh mục bảng biểu 12

Danh mục từ viết tắt 13

CHƯƠNG 1 : GIỚI THIỆU CHUNG 1

1.1 Đặt vấn đề 1

1.2Mục tiêu đề tài 1

1.3Phương pháp nghiên cứu 2

CHƯƠNG 2 : CƠ SỞ LÝ THUYẾT 3

2.1 Giới thiệu chung về một hệ thống camera 3

2.2 Hoạt động của cảm biến hình ảnh 4

2.2.1 Cảm biến dùng công nghệ CCD 5

2.2.2 Cảm biến ảnh CMOS 10

2.2.3 Các thông số của cảm biến ảnh 14

2.3 Các linh kiện trong mạch 20

2.3.1 Photodiode 20

2.3.2 Transistor MOSFET 26

2.3.2.1 Cấu tạo 26

2.3.2.2 Các chế độ hoạt động 27

CHƯƠNG 3: NGHIÊN CỨU LỰA CHỌN KIẾN TRÚC ĐIỂM ẢNH 33

3.1 Lý thuyết cấu trúc điểm ảnh PPS 33

3.2 Lý thuyết cấu trúc điểm ảnh APS 36

3.2.1 Mạch nguyên lí cơ bản APS 36

3.2.2 Các kiến trúc APS 37

3.3 Lý thuyết cấu trúc điểm ảnh DPS 40

3.4 Ưu nhược điểm các kiến trúc điểm ảnh 42

CHƯƠNG 4THIẾT KẾ ĐIỂM ẢNH APS 43

4.1 Mô phỏng mạch nguyên lí 3T-APS 44

4.2 Mô phỏng mạch nguyên lí 4T-APS 47

4.2.1 Mô phỏng và layout mạch nguyên lí 4T-APS sử dụng NMOS source follower 47

4.2.3 Mô phỏng và layout mạch nguyên lí 4T-APS sử dụng PMOS source follower có

NMOS shutter và PMOS row-select 57

4.4 PHÂN TÍCH VÀ ĐÁNH GIÁ KẾT QUẢ 61

CHƯƠNG 5KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 63

5.1 Mục tiêu và kết quả đạt được 63

5.2 Hướng phát triển 64

Hình 2 1: Một hệ thống camera trong thực tế 3

Hình 2 2: Hoạt động CCD 3 pha 6

Hình 2 3: Quá trình truyền tín hiệu trong cảm biến ảnh CCD 7

Hình 2 4: Sơ đồ khối cảm biến hình ảnh CMOS 11

Hình 2 5: Điểm ảnh PPS và APS 12

Hình 2 6: APS dùng photogate 13

Hình 2 7: Điểm ảnh DPS 14

Hình 2 8: Mô hình điểm ảnh cảm biến CMOS 15

Hình 2 9: Đồ thị của SNR theo iph 17

Hình 2 10 Đồ thị biểu diễn SNR và iph 18

Hình 2 11: Đồ thị DR theo thời gian phơi sáng 20

Hình 2 12: Hoạt động của photodiode 22

Hình 2 13: Mô hình photodiode trong mô phỏng 23

Hình 2 14: Photodiode với quá trình phơi sáng 25

Hình 2 15: Đồ thị Vd theo thời gian 25

Hình 2 16: Cấu tạo transistor NMOS 27

Hình 2 17: Cấu tạo của transistor MOSFET loại NMOS 27

Hình 2 18: Đồ thị đặc tuyến hoạt động của transistor NMOS 28

Hình 2 19: Mô hình NMOS khi VGS 0 29

Hình 2 20: Mô hình tín hiệu nhỏ của transistor mắc theo sơ đồ S chung 31

Hình 3 1: Cấu trúc APS và biểu đồ thời gian quá trình đọc và phơi sáng 36

Hình 3 2: Pixel trong kiến trúc 3T-APS 37

Hình 3 3: Pixel trong kiến trúc 4T-APS 39

Hình 3 4: Điểm ảnh DPS 41

Hình 4 1: Mạch nguyên lý 3T-APS sử dụng NMOS source follower 44

Hình 4 2: Biểu đồ thời gian điện áp trên net15 của mạch APS sử dụng NMOS source follower 46

Hình 4 3: Mạch APS sử dụng NMOS source follower có NMOS shutter và NMOS row-select 47

Hình 4 4: Biểu đồ thời gian các xung đầu vào 48

Hình 4 5: Biểu đồ thời gian điện áp trên FD của mạch APS-4T sử dụng NMOS source follower 49

Hình 4 6: Biểu đồ thời gian điện áp ra của mạch APS-4T sử dụng NMOS source follower 50

Hình 4 7: Mạch layout APS-4T sử dụng NMOS source follower 51

Hình 4 8: Mạch APS-4T sử dụng PMOS source follower có NMOS shutter và NMOS row-select 52

NMOS row-select 55Hình 4 11: Mạch layout APS sử dụng PMOS source follwer NMOS shutter và NMOS row-select 56Hình 4 12: Mạch APS sử dụng PMOS source follower có NMOS shutter và PMOS row-select 57Hình 4 13: Biểu đồ thời gian điện áp trên FD của mạch APS-4T sử dụng PMOS source

follower có NMOS shutter và PMOS row-select 58Hình 4 14: Giá trị đầu ra của mạch APS sử dụng PMOS source có NMOS shutter và PMOS row-select 59Hình 4 15: Mạch layout APS sử dung PMOS source follower và row-select 60

Bảng 2 1: Bảng các giá trị η và tỉ lệ điện tích ở đầu ra tương ứng trong trường hợp xấu nhất 8

Bảng 4 1: Kết quả mô phỏng mạch schematic 61Bảng 4 2: Độ nhạy sáng giữa mạch sử dụng NMOS và PMOS 61

CCD : Charge Coupled Device

CMOS : Complementary Metal Oxide Semiconductor PPS : Passive Pixel Sensor

APS : Active Pixel Sensor

DPS : Digital Pixel Sensor

SNR : Signal to Noise Ratio

DR : Dynamic Range

LOFIC : Lateral Overflow Capacitor

TTS : Time to Saturation

CHƯƠNG 1 : GIỚI THIỆU CHUNG

1.1 Đặt vấn đề

Bộ phận cảm biến hình ảnh là trái tim của một hệ thống camera số, có chức năng chuyển đổi tín hiệu quang thành tín hiệu điện Có 2 công nghệ cảm biến hình ảnh chính là CCD (Charge Coupled Device) và công nghệ CMOS (Complementary Metal Oxide Semiconductor) Trước đây CCD chiếm ưu thế nhờ vào chất lượng hình ảnh tốt, khả năng chống nhiễu cao hơn CMOS Tuy nhiên CMOS lại có ưu thế

về khả năng tích hợp, tốc độ cao và công suất thấp thích hợp cho các thiết bị cầm tay, điện thoại… Gần đây các kiến trúc điểm ảnh của công nghệ CMOS đã dần khắc phục được các nhược điểm về chất lượng hình ảnh và cùng với các ưu thế vốn có, điểm ảnh dùng công nghệ CMOS đang dần chiếm lại thị trường

- Thiết kế layout cho 2 mạch nguyên lý nêu trên

- Chứng minh ưu nhược điểm của NMOS hoặc PMOS thông qua thiết kế điểm ảnh APS

- Phân tích sự phù hợp của việc sử dụng cấu trúc NMOS/ PMOS cho các ứng dụng khác nhau

1.3 Phương pháp nghiên cứu

- Phương pháp nghiên cứu lý thuyết

- Phương pháp nghiên cứu mô phỏng

- Phương pháp tham khảo chuyên gia

CHƯƠNG 2 : CƠ SỞ LÝ THUYẾT 2.1 Giới thiệu chung về một hệ thống camera

Với khả năng tích hợp ngày càng cao của công nghệ CMOS thì chúng ta có thể để các mạch AGC, ADC (Analog to Digital Converter), xử lý và nén ảnh vào cùng một chip Việc tích hợp phần cảm biến cùng với các mạch xử lý do một số nguyên nhân vẫn chưa thực hiện được một cách triệt để

Cảm biến hình ảnh đóng một vai trò quan trọng trong việc quyết định chất lượng hình ảnh thu được Phần lớn các hệ thống camera trước đây dùng công nghệ

CCD Dạng cảm biến hình ảnh này cho phép điện tích thu được tại bộ thu quang trong suốt thời gian phơi sáng dịch nối tiếp ra khỏi ma trận điểm ảnh Chính phương thức này gây ra cho điểm ảnh dùng công nghệ CCD tốc độ thấp và tiêu thụ công suất lớn CCD được chế tạo với một tiến trình xử lý đặc biệt với một bộ thu quang tối ưu

có nhiễu rất thấp và tính đồng dạng cao Vì quá trình xử lý này không tương thích với xử lý CMOS chuẩn nên các cảm biến CCD không thể tích hợp với các mạch xử

lý dùng công nghệ CMOS

Các cảm biến CMOS mới phát triển gần đây tương tự với các bộ nhớ số, đọc

ra không mất dữ liệu và có thể hoạt động ở tốc độ rất cao Cảm biến CMOS có thể tích hợp vào cùng một chíp với kích thước nhỏ, công suất thấp và kèm theo các chức năng khác Chính nhờ những ưu điểm này mà cảm biến CMOS đang ngày càng được ứng dụng nhiều vào các ứng dụng trong các điện thoại di động, ô tô,… Tuy nhiên do vấn đề về nhiễu khi đọc và nhiễu cố định FPN (Fixed Pattern Noise) nên cảm biến CMOS thường có tỉ lệ tín hiệu trên nhiễu SNR (Signal to Noise Ratio) và dải động (Dynamic Range) nhỏ hơn so với CCD Tăng SNR và DR cho cảm biến CMOS trở thành mục tiêu chung cho ngành công nghiệp và các trung tâm nghiên cứu hướng tới

2.2 Hoạt động của cảm biến hình ảnh

Trong kiến trúc camera mô tả tại mục 2.1 thì phần quan trọng nhất là cảm biến ảnh Vì vậy trong mục này sẽ tập trung giới thiệu các công nghệ phổ biến về cảm biến ảnh và các tham số quan trọng của cảm biến ảnh

Ma trận cảm biến nxm điểm ành nằm trong khoảng 320x240 (QVGA) tới 7000x9000 (dùng trong thiên văn học)

Mỗi điểm ảnh bao gồm 1 bộ thu sáng và mạch đọc (tụ thường với CCD, transistor MOS trong cảm biến CMOS)

 Kích cỡ điểm ảnh nằm trong khoảng 15x15µm2 tới 3x3µm2 (giới hạn bởi dải động và giá của thiết bị quang)

 Fill factor là tỉ lệ diện tích cảm biến dùng làm bộ thu quang, nằm trong khoảng 0.2 đến 0.9 ->fill factor cao thì nhạy hơn

 Có thể tăng fill factor bằng cách dùng microlens

Sự khác nhau cơ bản giữa cảm biến CCD và CMOS là cấu trúc đọc ra:

 Với CCD điện tích được dịch dần ra ngoài

 Với CMOS điện tích hoặc điện áp được đọc ra bằng cách sử dụng bộ giải mã hàng và cột – tương tự như 1 bộ nhớ số nhưng dữ liệu tương tự được đọc ra Mạch đọc ra bao gồm các thiết bị khác trong điểm ảnh xác định hệ số chuyển đổi là điện áp ra ứng với mỗi e thu được tại bộ thu quang (µV/electron)

Từ đáp ứng quang phổ, hệ số chuyển đổi và diện tích của cảm biến, độ nhạy của nó được xác định V/Lux.s

Tốc độ đọc ra xác định tốc độ hình video mà 1 cảm biến có thể hoạt động, thông thường khoảng 30 đến 60 hình/s nhưng tốc độ hình chậm hơn đôi khi phải dùng do giới hạn băng thông khả dụng (PC camera) và tốc độ hình cao hơn đòi hỏi bởi các ứng dụng trong công nghiệp và quân sự

2.2.1 Cảm biến dùng công nghệ CCD

Cảm biến ảnh CCD hiện nay vẫn được ứng dụng rộng rãi trong các hệ thống camera số CCD là 1 thanh ghi dịch giá trị tương tự (điện tích) động chế tạo bằng cách sử dụng các tụ MOS được đồng bộ hóa sử dụng 2,3 hoặc 4 pha clock – các tụ này hoạt động ở chế nghèo sâu khi clock ở mức cao

Sự truyền điện tích từ 1 tụ sang tụ kế tiếp diễn ra phải ở tốc độ đủ lớn để tránh mất mát do dòng rò nhưng phải đủ chậm để đảm bảo hệ số chuyển đổi điện tích cao

CCD 3 pha được chế tạo sử dụng 3 lớp polysilicon (để điều khiển clock và tận dụng trường ở biên)

Hoạt động CCD 3 pha :

Hình 2 2: Hoạt động CCD 3 pha

Điểm khác biệt cơ bản giữa CCD và CMOS chính là kiến trúc đọc ra Với CCD thì điện tích đƣợc dịch nối tiếp ra ngoài qua các tụ Hình 2.2 mô tả quá trình dịch dữ liệu trong cảm biến ảnh CCD Hệ thống bao gồm ma trận điểm ảnh và các hàng, cột CCD phục vụ việc đọc dữ liệu Trong suốt quá trình phơi sáng điện tích

sinh ra ở các bộ thu quang và được chuyển đồng thời sang các cột CCD khi kết thúc quá trình bắt sáng Các điện tích này được truyền và đọc nối tiếp nhau thông qua các hàng và cột CCD

Hình 2 3: Quá trình truyền tín hiệu trong cảm biến ảnh CCD

CCD là một thanh ghi dịch động sử dụng các tụ MOS liền nhau hoạt động ở các pha khác nhau Các tụ hoạt động ở vùng nghèo sâu khi clock ở mức cao Điện tích chuyển từ một tụ khi clock tương ứng chuyển từ mức cao về mức thấp tới tụ tiếp theo có clock chuyển từ mức thấp lên cao cùng lúc đó Trong quá trình truyền hầu hết điện tích truyền rất nhanh bởi lực đẩy giữa các điện tử, những điện tử còn lại thì truyền chậm do khuếch tán nhiệt và trường ở biên

Hệ số truyền điện tích của CCD η là tỉ số của điện tích tín hiệu được truyền từ 1 tầng CCD sang tầng kế tiếp Hệ số này phải được điều chỉnh càng cao càng tốt vì ở cảm biến CCD điện tích được truyền trên n+m tầng CCD (3x(n+m) lần

với CCD 3 pha) Ví dụ cảm biến CCD 1024x1024 ta có bảng các giá trị η và tỉ lệ điện tích ở đầu ra tương ứng trong trường hợp xấu nhất

Cơ cấu truyền điện tích :

 Hầu hết điện tích được truyền rất nhanh bởi lực đẩy giữa các điện tử (tạo nên

sự trôi giạt ở bên do tự cảm)

 Điện tích còn lại được truyền chậm bởi khuếch tán nhiệt và trường ở biên

 Hệ số truyền có thể xác định chính xác bằng các thiết bị mô phỏng 2, 3D Phân tích đơn giản :

 99% điện tích được truyền đi ngay lập tức, 1% còn lại truyền chậm do khuếch tán nhiệt

 Tính toán 1% cuối cùng này cho toàn bộ thời gian truyền và ta có thể viết

Với tstage là thời gian truyền ở 1 tầng CCD, p là số pha CCD được dùng và

với L là khoảng cách tâm 2 tụ liền kề và Dn là hằng số khếch tán tại bề mặt Với η cho trước ta có thể dùng phương trình trên để tìm giới hạn dưới của thời gian truyền

Phân tích chính xác hơn phải xem xét tới trường tại biên (tăng η) và chế độ cửa sập trên bề mặt (giảm η)

Ưu điểm của CCD:

 Tốc độ hình bị giới hạn nhất là với các cảm biến kích thước lớn

 Quá trình đọc ra của CCD là mất dữ liệu, tín hiệu chỉ có thể đọc một lần đồng thời xóa giá trị trong tụ

2.2.2 Cảm biến ảnh CMOS

Các cảm biến ảnh CMOS được chế tạo dùng công nghệ CMOS chuẩn mà không cần hoặc chỉ cần thay đổi rất ít Các điểm ảnh trong ma trận được đánh địa chỉ thông qua các hàng và tín hiệu điện tích hoặc điện áp được đọc ra từ mỗi điểm ảnh qua các cột Quá trình đọc ra được thực hiện bằng cách truyền 1 hàng mỗi lần tới các tụ lưu ở cột sau đó đọc ra ngoài dùng các bộ giải mã và dồn kênh tương tự như cấu trúc bộ nhớ Hình 2.4 mô tả cấu trúc cảm biến CMOS Có 3 cấu trúc điểm ảnh chính là :

 PPS (Passive Pixel Sensor)

 APS (Active Pixel Sensor)

 DPS (Digital Pixel Sensor)

Hình 2 4: Sơ đồ khối cảm biến hình ảnh CMOS

Điểm ảnh PPS

PPS chỉ gồm 1 transistor mỗi điểm ảnh Tín hiệu điện tích ở mỗi điểm ảnh được đọc ra qua bộ khuếch đại cột, và quá trình đọc ra này xóa dữ liệu (giống CCD) PPS có kích thước điểm ảnh nhỏ nên hệ số điền đầy FF lớn nhưng lại gặp vấn đề về tốc độ đọc ra chậm và tỉ lệ tín hiệu trên nhiễu SNR thấp Thời gian đọc ra của PPS

bị giới hạn bởi thời gian truyền tín hiệu từ 1 hàng tới các bộ khuếch đại

Điểm ảnh APS

APS (Active Pixel Sensor) thường gồm 3 đến 4 transistor mỗi điểm ảnh với một trong số đó đóng vai trò bộ đệm và khuếch đại Tín hiệu ra ở photodiode đi qua một bộ đệm ở mức pixel (source follower) nên quá trình đọc ra không xóa dữ liệu ở

diode So với PPS thì APS có kích thước điểm ảnh lớn hơn nên tỉ lệ FF nhỏ hơn nhưng tốc độ đọc ra cao hơn và SNR cũng lớn hơn

Hình 2 5: Điểm ảnh PPS và APS

Hình 2.6 mô tả cấu trúc điểm ảnh APS dùng photogate CMOS Photogate PG được phân cực ở chế độ nghèo sâu trong suốt thời gian phơi sáng và photon sinh ra điện tích tích lũy dưới cực của (gate) Sau đó trong quá trình đọc điện áp ở photogate thấp hơn 0V và điện tích được chuyển qua điểm D (đã được reset về một giá trị đã biết trước khi nhận điện tích) Cổng truyền TX có thể chuyển từ mức thấp lên cao hoặc giữ cố định ở một mức trung gian trong quá trình truyền Tín hiệu ra của điểm ảnh là điện áp đã được biến đổi ở điểm D Các mạch ngoại vi của APS dùng photogate tương tự như APS dùng photodiode

Hình 2 6: APS dùng photogate

Điểm ảnh DPS

Trong kiến trúc DPS (Digital Pixel Sensor) mỗi điểm ảnh có một bộ ADC, các bộ ADC hoạt động song song và dữ liệu số được lưu trong bộ nhớ được đọc trực tiếp từ ma trận điểm ảnh tương tự hoạt động của các bộ nhớ thông thường Kiến trúc DPS có một số ưu điểm so với các điểm ảnh làm việc với tín hiệu tương tự (APS) : giảm thiểu các yêu cầu về hiệu suất các mạch tương tự, loại bỏ được nhiễu mẫu cố định (Fixed Pattern Noise) và nhiễu khi đọc ra từ cột Với một bộ ADC và bộ nhớ cho mỗi điểm ảnh cho phép chụp nhanh, song song Chuyển đổi tương tự - số và đọc ra tín hiệu số với tốc độ cao trở nên cực kì có lợi trong thực tiễn cho phép bỏ qua các giới hạn khi chuyển đổi A/D và đọc ra Điều này được dùng trong các ứng dụng chụp ảnh tốc độ cao và cho phép thực hiện các ứng dụng với tốc độ video chuẩn hoặc một vài ảnh tĩnh liên tiếp, trong các cảm biến có dải động cao và ước lượng chuyển động

Hình 2 7: Điểm ảnh DPS Điểm yếu chính của DPS là kích thước điểm ảnh lớn do số lượng transistor ở mỗi điểm ảnh tăng Do có một giới hạn dưới của kích thước điểm ảnh quy định bởi bước sóng ánh sáng, quá trình tạo ảnh và dải động, điểm yếu này ít ảnh hưởng hơn với công nghệ CMOS từ 0.18µm trở xuống Thiết kế điểm ảnh với các công nghệ mới phải đối mặt với thách thức về điện áp cấp vào và dòng rò Lưu ý rằng chỉ có DPS mới có khả năng thực hiện chụp ảnh nhanh (snap-shot) với tốc độ cao và đọc ra không xóa dữ liệu CCD, PPS có quá trình đọc ra mất dữ liệu trong bộ thu quang, APS không thể chụp nhanh thật sự vì thời gian phơi sáng khác nhau cho mỗi hàng trong suốt thời gian phơi sáng

2.2.3Các thông số của cảm biến ảnh

Tỉ số tín hiệu trên nhiễu (SNR) và dải động (DR) là những thông số quan trọng nhất quyết định chất lượng của cảm biến ảnh Đặc biệt là dải động của cảm biến ảnh (nhất là CMOS) vẫn chưa đủ cao để đáp ứng được chất lượng video

Hình 2 8: Mô hình điểm ảnh cảm biến CMOS

Hình 2.8 mô tả một điểm ảnh CMOS trong thực tế Photodiode được reset

trước khi bắt đầu chụp ảnh Trong suốt quá trình phơi sáng dòng quang điện được

nạp vào tụ ký sinh Cdiode của photodiode và điện tích Q(T) (hoặc điện áp) được đọc

ra ở cuối chu trình phơi sáng T Dòng tối idc và các nhiễu khác sinh ra cùng với dòng

quang điện Các loại nhiễu này có thể tập trung vào tổng của 3 thành phần độc lập :

 Shot noise U(T) sinh ra khi dòng điện xuyên qua lớp tiếp giáp của diode, nó có

thể được xấp xỉ với phân bố Gaussian U(T) ~ ɳ (0, q∫ ) )dt) với

dòng quang điện đủ lớn, q là điện tích điện tử [1]

 Nhiễu reset (bao gồm cả nhiễu FPN) sinh ra trong quá trình reset cũng có phân

bố Gaussian, C~ ɳ (0, )

 Nhiễu khi đọc ra V(T) (bao gồm nhiễu lượng tử hóa) với giá trị trung bình bằng

0 và phương sai

Mô hình :

- g là hệ số chuyển đổi điện tích thành điện áp (đơn vị V/electron)

Để xác định SNR ta dùng mô hình với nguồn dòng tương đương ở đầu vào thay thế cho các loại nhiễu

In có kì vọng bằng 0 và với Q(.) còn ở vùng tuyến tính thì phương sai được tính bằng công thức :

Từ đó ta có hàm của SNR theo iph là

Đồ thị của SNR theo iph

Hình 2 9 Đồ thị của SNR theo iph

Ở đây cảm biến có các hệ số Qmax = 125000 electrons, σr = 20 electrons, và

thời gian phơi sáng tint = 30ms với 3 giá trị của dòng tối idc = 1,5,15fA Ta thấy ban

đầu với độ dốc 20dB/decade khi read noise chiếm ƣu thế (iph nhỏ) và sau đó khi iph

đủ lớn shot noise chiếm ƣu thế thì độ dốc là 10dB/decade

Đồ thị biểu diễn SNR và iph tại các khoảng thời gian phơi sáng khác nhau:

Hình 2 10 Đồ thị biểu diễn SNR và iph

Từ công thức và đồ thị cho thấy SNR tăng khi thời gian phơi sáng tint tăng nhưng thực tế thì thời gian phơi sáng ko thể tăng quá lớn Sự bão hòa điện tích cũng như sư thay đổi của dòng quang điện hình thành nên 1 giới hạn trên cho thời gian phơi sáng

Dải động (Dynamic Range) đánh giá khả năng của cảm biến ảnh khi chụp ảnh ở các điều kiện ánh sáng mạnh và trong bóng tối Nó được định nghĩa bằng tỉ lệ giữa tín hiệu đầu vào lớn nhất chưa bão hòa với tín hiệu nhỏ nhất có thể thu được

- Tín hiệu ghi nhận tối đa là tổng tín hiệu mà một pixel có thể thu nhận được

Imax= max

int dc ,

Trong đó Qmax: dung lương giếng : C

tint : thời gian phơi sáng : C

- Thời gian phơi sáng dài giúp vùng tối ghi nhận đủ thông tin cần thiết nhưng vùng sáng đã bị đầy thông tin nên mất chi tiết nếu thời gian phơi sáng quá dài thì ảnh thu được sẽ bị cháy – các vùng có cường độ áng sáng lớn hoàn toàn màu trắng

Đồ thị của DR phụ thuộc vào thời gian phơi sáng

Hình 2 11: Đồ thị DR theo thời gian phơi sáng

2.3 Các linh kiện trong mạch

2.3.1 Photodiode

Khi một photon với năng lượng E=hc/λ (h là hằng số Planck, c là vận tốc ánh

sáng trong chân không, và λ là bước sóng ánh sáng) lớn hơn năng lượng vùng cấm

của chất bán dẫn, một số photon sẽ bị hấp thụ còn một số sẽ bị phản xạ Những

photon bị hấp thụ sẽ kích thích những điện tử từ vùng hóa trị lên vùng dẫn và sinh ra

cặp điện tử - lỗ trống Trong Silic sự di chuyển của điện tử cần sự thay đổi về năng

lượng cũng như thay đổi động lượng Khi photon tới cung cấp năng lượng cần thiết

cho sự kích thích điện tử từ vùng hóa trị lên vùng dẫn diễn ra các thay đổi về động

lượng phải được hỗ trợ bởi sự dao động của mạng tinh thể kết quả là làm giảm khả

năng chuyển đổi Hệ số hấp thụ quang học đặc trưng bởi hệ số α thay đổi theo vật liệu bán dẫn Trong vùng quang phổ nhìn thấy, α là hàm giảm theo bước sóng Cường độ ánh sáng tại độ sâu x trong bán dẫn được thể hiện bằng phương trình:

I(x) = I0exp(-αx) Với I0 là cường độ sáng tại bề mặt

Một bộ thu quang được sử dụng để chuyển đổi cặp điện tử lỗ trống thành dòng quang điện Bộ thu quang được sử dụng phổ biến trong công nghệ CMOS là photodiode là một tiếp giáp p-n hình thành một điện trường để thu thập các hạt dẫn sinh ra Hình 2.12 thể hiện sơ đồ dải năng lượng và sự di chuyển của cặp điển tử lỗ trống dưới tiếp giáp p-n phân cực ngược

Dòng quang điện sinh ra trong photodiode là tổng của dòng ở 2 vùng: vùng nghèo và vùng gần trung tính Trong khi hạt dẫn vùng nghèo được thu thập dưới điện trường, các điện tử ở vùng gần trung tính thường tái hợp ngẫu nhiên và chỉ có những hạt khuếch tán qua vùng nghèo mới thu được Sự thu thập điện tử ở đây phụ thuộc độ sâu của chiều dài khuếch tán, là hàm của mật độ pha tạp và độ sâu nơi quá trình hình thành điện tử lỗ trống diễn ra (hàm của bước sóng) Số lượng thực tế các cặp điện tử lỗ trống tạo thành bởi ánh sáng tới được tính bằng hệ số lượng tử QE (quantum efficiency) QE được định nghĩa là tỉ lệ của dòng quang điện sinh ra trong

bộ thu quang và dòng photon tới thiết bị Sự giảm mạnh của hệ số lượng tử với bước sóng dài được xác định bằng năng lượng vùng cấm của vật liệu bán dẫn Sự giảm dần tại các bước sóng ngắn là vì sự hấp thụ quang học có xu hướng xảy ra gần bề mặt và hạt dẫn ngày càng bị mất do quá trình tái tổ hợp ở bề mặt Tốc độ phát quang được tính bằng G(x) = QE α.I(x) với giá trị của nó giảm theo hàm mũ từ bề mặt

Hình 2 12: Hoạt động của photodiode Giả sử sự hấp thụ trong vùng pha tạp trên và dòng nhiệt hiệu dụng là không đáng kể, tổng mật độ dòng của photodiode :

[ α )

α ] Với √ là độ sâu khuếch tán, Dn là hệ số khuếch tán của điện tử, là thời gian sống hạt dẫn nhỏ nhất, W độ rộng vùng nghèo và Np0 là mật độ điện tử ở trạng thái cân bằng

Dưới điều kiện hoạt động thông thường, ảnh hưởng của Np0 nhỏ hơn nhiều nên dòng điện tổng tỉ lệ với cường độ sáng tại bề mặt I0 Hệ số lượng tử lớn nhất là :

α )

α

Một photodiode có thể đƣợc mô hình hóa nhƣ hình 2.13 bao gồm 1 nguồn dòng và một tụ hình thành ở tiếp giáp p-n(Cph) Nguồn dòng Iph tƣợng trƣng cho dòng sinh ra từ ánh sáng chiếu vào photodiode Mô hình photodiode này đƣợc dùng trong mô phỏng mạch vì thực tế nguồn sáng và photodiode không thể mô phỏng đƣợc Đây là mô hình xấp xỉ của mô hình truyền thống trong đó có thêm điện trở song song với nguồn dòng và một điện trở nối tiếp với tất cả các linh kiện còn lại trong mô hình Điện trở song song đặc trƣng cho độ dốc của đặc tuyến dòng điện – điện áp của photodiode lúc bắt đầu(V=0) Nó đƣợc dùng để xác định dòng nhiễu trong photodiode và dải giá trị của nó khoảng 10 đến 1000 MΩ Điện trở nối tiếp sinh ra do điện trở của điểm tiếp xúc (contact) và điện trở của silic chƣa pha tạp Vì điện trở song song rất lớn và điện trở nối tiếp rất nhỏ khi dùng CMOS photodiode nên ta có thể bỏ qua hai thành phần này Sự xấp xỉ này giúp đơn giản hóa quá trình phân tích định lƣợng

Hình 2 13: Mô hình photodiode trong mô phỏng

Điện dung tiếp giáp p-n của photodiode phân cực ngƣợc đƣợc cho bởi công thức

)

) Với Vd là điện áp rơi trên diode, A là diện tích diode, là hằng số điện môi của Silic và NA là mật độ hạt dẫn trên đế p Sử dụng các thông số của xử lý CMOS,

điện dung tiếp giáp trên photodiode có thể tính bằng tổng các thành phần song song của điện dung 2 bên và phía dưới [2]

Cph = CJ.A + CJSW.P Với Cph : Điện dung tiếp giáp photodiode

A : Diện tích mặt dưới

P : Chu vi mặt bên

CJ : Điện dung tiếp giáp mặt dưới

CLSW : Điện dung mặt bên

Dòng quang điện sinh ra ở photodiode tỉ lệ với dòng photon của ánh sáng tới Dòng điện này được chuyển thành điện áp Trong quá trình hoạt động có 2 trạng thái chính : reset và chuyển hóa quang điện Trong trạng thái reset photodiode được nạp lên điện áp reset bằng cách đóng chuyển mạch S1 Trong trạng thái phơi sáng, S1 ngắt, dòng quang điện xả bớt điện tích ở photodiode làm cho điện áp trên photodiode giảm với tốc độ tỉ lệ xấp xỉ với cường độ ánh sáng tới Sau một khoảng thời gian phơi sáng cho trước điện áp cuối cùng ở đây được lấy mẫu đặc trưng cho cường độ sáng trung bình trong khoảng thời gian đó Sau đó điểm ảnh được reset lại

và quá trình lặp lại cho quá trình thu ảnh tiếp theo

Điện áp ở photodiode biểu diễn dưới dạng hàm theo thời gian

)

Với Cph là điện dung tiếp giáp photodiode, Iph là dòng quang điện

Hình 2 14: Photodiode với quá trình phơi sáng

Sử dụng công thức tính Cph ở trên ta tìm được Vd

) )

) )Với V0 là điện áp ban đầu photodiode, Vr là điện áp reset

Vì dòng quang điện tỉ lệ với với tích dòng photon của ánh sáng tới và diện tích photodiode, hệ số diện tích có thể bỏ qua để điện áp rơi trên photodiode là một hàm đơn giản của dòng photon của ánh sáng tới Ở đây ta bỏ qua ảnh hưởng của điện dung kí sinh Trong điều kiện photodiode có diện tích A=10µm2 , Vr=5V, NA=1016cm-3 và Iph=1pA khi vẽ đồ thị Vd(t) theo thời gian ta được hình 2.15

Hình 2 15: Đồ thị Vd theo thời gian

Từ đồ thị có thế thấy là với thời gian phơi sáng ngắn thì Vd biến đổi tuyến tính theo dòng quang điện, dẫn tới điện áp ra tỉ lệ trực tiếp với cường độ sáng

2.3.2 Transistor MOSFET

MOSFET (Metal-oxide-semiconductor field-effect transistor) là transistor hiệu ứng trường, đây là thành phần chính và quan trọng nhất trong vi mạch mà tôi thiết kế Cấu tạo, hoạt động của nó như thế nào sẽ được trình bày chi tiết dưới đây

Sau đó ngay phía trên lớp oxit sẽ được phủ một lớp vật chất có khả năng dẫn điện (có thể là kim loại hoặc polysilicon, ngày nay thường dùng polysilicon) Lớp polysilicon này đóng vai trò là cực cửa (Gate, ký hiệu là G) của transistor Khi đưa điện áp phân cực hợp lý vào các cực của transistor thì ngay dưới cực cửa sẽ hình thành vùng giàu hạt dẫn (electron đối với transistor loại n và lỗ trống đối với loại P) được gọi là kênh dẫn, kênh dẫn này có bề rộng đúng bằng bề rộng W của lớp đế, và

có chiều dài L xấp xỉ khoảng cách giữa hai cực G và S của transistor Lớp đế thường sử dụng bán dẫn loại P do đặc điểm người ta thường sử dụng NMOS hơn và nối ra cực Bulk (ký hiệu là B) và thường được nối đất

Các điện áp quan trọng thường được sử dụng để phân cực cho transistor: điện áp giữa cực nguồn và cực cửa VGS, điện áp giữa cực máng và cực nguồn VDS, điện áp ngưỡng Vth, điện áp giữa đế và cực nguồn VBS

Tùy thuộc vào giá trị các điện áp phân cực mà transistor sẽ hoạt động ở các chế độ khác nhau