Luận án tiến sĩ Nghiên cứu thiết kế bộ ADC kiểu thanh ghi xấp xỉ liên tiếp công suất thấp sử dụng vật liệu điện tử hữu cơ (tt)

BỘ GIÁO DỤC VÀ ĐÀO TẠOTRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘIPHẠM THANH HUYỀN NGHIÊN CỨU THIẾT KẾ BỘ ADC KIỂU THANH GHIXẤP XỈ LIÊN TIẾP CÔNG SUẤT THẤP SỬ DỤNG VẬT LIỆU ĐIỆN TỬ HỮU CƠ Chuyên ngàn

BỘ GIÁO DỤC VÀ ĐÀO TẠOTRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

PHẠM THANH HUYỀN

NGHIÊN CỨU THIẾT KẾ BỘ ADC KIỂU THANH GHIXẤP XỈ LIÊN TIẾP CÔNG SUẤT THẤP SỬ DỤNG

VẬT LIỆU ĐIỆN TỬ HỮU CƠ

Chuyên ngành: Kỹ thuật điện tử

Mã số: 62520203

TÓM TẮT LUẬN ÁN TIẾN SĨ KỸ THUẬT ĐIỆN TỬ

HÀ NỘI – 2017

Công trình này được hoàn thành tạiTrường Đại học Bách Khoa Hà Nội

Luận án được bảo vệ trước Hội đồng đánh giá luận án tiến sĩ cấp trường

họp tại Trường Đại học Bách Khoa Hà Nội

vào hồi giờ, ngày tháng năm 2017

Có thể tìm hiểu luận án tại:

1 Thư viện Tạ Quang Bửu, Trường ĐHBK Hà Nội

2 Thư viện Quốc gia Việt Nam

GIỚI THIỆU LUẬN ÁN

1 Tính cấp thiết của luận án

Xu hướng sử dụng ngày càng rộng rãi các thiết bị di động cầm tay dẫnđến nhu cầu bắt buộc cho các mạch ADC công suất thấp ADC công suấtthấp sẽ giúp giảm nhiệt tiêu tán, từ đó cho phép sử dụng các kỹ thuật đónggói nhỏ gọn hơn và rẻ tiền hơn Ngoài ra, ADC công suất thấp tiêu thụnăng lượng ít nên sẽ kéo dài thời gian sử dụng pin cho các thiết bị điện tử.Trong các cấu trúc ADC, mạch ADC kiểu thanh ghi xấp xỉ liên tiếp(Successive Approximation Register Analog to Digital Converter – SARADC ) được sử dụng rộng rãi do thực hiện tốn ít phần cứng và tiêu thụ ítnăng lượng [8,84,113,115]

Bên cạnh đó, trong thời gian gần đây các nghiên cứu và sản phẩm củađiện tử hữu cơ phát triển rất mạnh mẽ do có những tính chất đặc biệt nhưmỏng, nhẹ, dễ dàng uốn cong, sản xuất không cần nhiệt độ cao và có thể

in được [12,21,65,88,109] Tuy nhiên, ở góc độ thiết kế mạch, các nghiêncứu đã công bố cho thấy vi mạch hữu cơ còn nhiều hạn chế như thiếu môhình đặc trưng, hiệu năng thấp, độ ổn định kém, tần số hoạt động thấp[48,118,125] Do đó, hướng nghiên cứu thiết kế các vi mạch hữu cơ cầnnhận được nhiều sự quan tâm của giới học thuật

Xét ở khía cạnh chiến lược phát triển, Chính phủ Việt Nam đã đưa lĩnhvực thiết kế IC và vật liệu mới vào danh sách các lĩnh vực mũi nhọn ưu tiênphát triển cho đến năm 2020 [1] Vì vậy, có thể nói việc phát triển nghiêncứu IC nói chung và SAR ADC hữu cơ nói riêng là rất cần thiết

2 Mục tiêu của luận án

Mục tiêu của luận án là nghiên cứu thiết kế vi mạch SAR ADC hữu

cơ công suất thấp từ transistor màng mỏng hữu cơ được mô hình hóa dựatrên dữ liệu đo đặc tính điện sau khi chế tạo thực tế

3 Nhiệm vụ của luận án

Nhiệm vụ của của luận án là xác định mô hình phù hợp và xác định bộthông số cho OTFT kênh P và kênh N dựa trên kết quả đo thực nghiệm.Các mô hình OTFT này được đưa vào thư viện của công cụ thiết kế chuyêndụng Tính đúng đắn của mô hình được chứng minh bằng cách mô phỏngmột số mạch logic và mạch tương tự

Sau khi có mô hình của linh kiện cơ bản, luận án cần nghiên cứu thiết

kế và mô phỏng mạch SAR ADC công suất thấp

Cuối cùng, luận án cần đề xuất các giải pháp để giảm thiểu công suấtcho mạch SAR ADC hữu cơ vừa thiết kế

4 Phương pháp nghiên cứu

Luận án kết hợp nhiều phương pháp để thực hiện mục đích nghiên cứu

Cụ thể là: Tìm hiểu và phân tích đặc tính điện của transistor màng mỏnghữu cơ để lựa chọn mô hình phù hợp Kết hợp với công cụ tìm hàm toánhọc và công cụ thiết kế mô phỏng mạch chuyên dụng để việc xây dựng môhình được chính xác và nhanh hơn Khảo sát chi tiết các nghiên cứu trước

để lựa chọn cấu trúc tối ưu phù hợp cho mạch SAR ADC hữu cơ cần thiết

kế Đánh giá các thông số của mạch sau khi thiết kế để tìm cách cải tiến và

đề xuất cấu trúc tiết kiệm năng lượng nhất nhưng vẫn đảm bảo hiệu năng

5 Tình hình nghiên cứu trong và ngoài nước

Tính đến hết năm 2016 số lượng nghiên cứu về SAR ADC tăng với tốc

độ rất nhanh và vượt trội so với các nghiên cứu về ADC khác theo dữ liệucủa IEEE [40] Điều này thể hiện mức độ hấp dẫn của SAR ADC đối vớicác nhà nghiên cứu

Mặc dù có tầm quan trọng rất lớn vì được coi là ngành công nghiệp lõinhưng nghiên cứu về IC nói chung và ADC nói riêng tại Việt nam còn ởmức độ rất khiêm tốn, các nghiên cứu trong nước công bố về ADC còn rất

ít [5,58,74] Các cơ sở đào tạo chuyên sâu về vi mạch chủ yếu tại TP HồChí Minh và tại Hà Nội như trung tâm ICDREC và BKIC Khối doanhnghiệp cũng đang có những bước phát triển mạnh mẽ cả về chiều rộng vàchiều sâu như công ty FSoft, tập đoàn FPT; Renesas Việt Nam

Điều này có nghĩa là hướng nghiên cứu về xây dựng mô hình cho linhkiện và thiết kế vi mạch hữu cơ là hướng nghiên cứu mới, cần thiết và cónhiều cơ hội phát triển

6 Đóng góp của luận án

Kết quả nghiên cứu và đóng góp của luận án được thể hiện ở các điểmsau: 1) Xây dựng thành công mô hình cho một số loại OTFT, bao gồmP-OTFT và N-OTFT với vật liệu hữu cơ là pentacene và fullerene trên đếSOI (Silicon on Insulator ) và P-OTFT với lớp điện môi cực cửa PVC (Poly(Vinyl Cinnamate)) trên đế dẻo

Kết quả được công bố trong các công trình: [C1], [C2] và [J4]

2) Thiết kế và mô phỏng thành công mạch SAR ADC hữu cơ kiểu bùcông suất thấp Các cấu trúc điển hình của mạch ADC được phân tích và

so sánh chi tiết để xác định loại phù hợp với vi mạch hữu cơ Mạch sau khithiết kế được khảo sát kỹ lưỡng để xác định dải giá trị đầu vào và giá trịtối ưu về công suất thấp mà vẫn đảm bảo hiệu năng

Kết quả được công bố trong các công trình: [J1], [J2], [J3] và [C4].3) Đề xuất hai giải pháp giảm thiểu công suất cho mạch Một là, đềxuất cấu trúc tiết kiệm năng lượng cho D flip-flop, đó là cấu trúc D-FFđiều khiển hai sườn xung dạng lai, viết tắt là H-DEDFF để nhờ đó giảmthiểu công suất cho mạch SAR ADC Hai là, đề xuất sử dụng OTFT điện

áp thấp với chất điện môi cực cửa PVC thay cho SiO2 thông thường.Kết quả được công bố trong các công trình: [C3] và [J4]

7 Bố cục luận án

Nội dung chính của luận án được chia thành 4 chương Chương 1 giớithiệu về các loại ADC và xác định loại ADC phù hợp nhất với tiêu chí côngsuất thấp Chương này cũng giới thiệu về điện tử hữu cơ và những nghiêncứu tiêu biểu đã công bố về mô hình hóa OTFT và về ADC hữu cơ để từ đóxác định chi tiết hơn những vấn đề còn tồn tại mà luận án cần giải quyết.Chương 2 trình bày cấu trúc và đặc tính điện cơ bản của OTFT để từ đó

đề xuất cách thức xây dựng mô hình cho OTFT Chương 3 trình bày chitiết nghiên cứu thiết kế mạch SAR ADC từ linh kiện đã được mô hình hóatrong Chương 2 Các mạch con đều được chạy thử và kiểm nghiệm riêngtrước khi kết nối với toàn mạch Chương 4 của luận án tập trung tìm giảipháp giảm thiểu công suất cho mạch đã thiết kế

Cuối cùng là phần kết luận chung tóm tắt lại những kết quả, đóng gópcủa nghiên cứu sinh trong luận án này cũng như là hướng phát triển trongtương lai

Chương 1

Tổng quan chung

1.1 Khảo sát các nghiên cứu về ADC

Nguồn dữ liệu sử dụng cho thống kê bao gồm: thống kê của Boris Murmann

từ năm 1997 tới 2016 [69] và thư viện số của IEEE [40]

Hình 1.6 biểu diễn mối quan hệ giữa công suất tiêu thụ P với độ phângiải hiệu dụng ENOB của các loại ADC

1.00E-10 1.00E-09 1.00E-08 1.00E-07 1.00E-06 1.00E-05 1.00E-04 1.00E-03 1.00E-02 1.00E-01 1.00E+00 1.00E+01 1.00E+02 1.00E+03

0.0 4.0 8.0 12.0 16.0 20.0

ENOB (bit)

Flash Pipelined Sigma-Delta SAR

1.00E-10 1.00E-09 1.00E-08 1.00E-07 1.00E-06 1.00E-05 1.00E-04 1.00E-03 1.00E-02 1.00E-01 1.00E+00 1.00E+01 1.00E+02

1.00E+02 1.00E+05 1.00E+08 1.00E+11

f S (Hz)

Flash Pipelined Sigma-Delta SAR

f S (Hz)

Hình 1.7: Mối quan hệ giữa công suất tiêu thụ P (W ) và tần số lấy mẫu

f S (Hz) của các loại ADC.

delta sử dụng năng lượng hiệu quả với FoM trong khoảng (1−100 f J/conv)trong khi hai loại còn lại giá trị này khoảng (100 − 3000 f J/conv)

1.00E-10 1.00E-09 1.00E-08 1.00E-07 1.00E-06 1.00E-05 1.00E-04 1.00E-03 1.00E-02 1.00E-01 1.00E+00 1.00E+01 1.00E+02 1.00E+03

1.00E+02 1.00E+05 1.00E+08 1.00E+11

f S (Hz)

Flash Pipelined Sigma-Delta SAR

f S (Hz)

0.0 4.0 8.0 12.0 16.0 20.0

1.0E-01 1.0E+01 1.0E+03 1.0E+05

Hình 1.8: Mối quan hệ giữa EN OB (bit) và F oM (f J/conv) của các loại ADC.

Tóm lại, xét theo khía cạnh tiết kiệm năng lượng thì rõ ràng SARADC là loại ADC có thể đạt mức tiêu thụ năng lượng ít nhất trong khitần số lấy mẫu và độ phân giải ở mức trung bình Vì vậy hiệu suất sử dụngnăng lượng của loại ADC này đạt mức rất cao (thể hiện ở FoM rất thấp).1.2 Điện tử hữu cơ

Vật liệu hữu cơ là một vật liệu đầy hứa hẹn thay thế cho vật liệu vô cơsilicon do tính tương thích sinh học tự nhiên, mềm dẻo, siêu mỏng, siêunhẹ, chi phí thấp (do vật liệu rẻ, quá trình sản xuất sử dụng nhiệt độ thấp

) và có thể in được [12,30,91,92,99,127] Những đặc điểm trên cho phépsản xuất các mạch điện tử hữu cơ có tính linh hoạt rất cao và thậm chí cóthể mặc được, cũng như là có thể dán lên các kiểu bề mặt hay cấy vào cơthể sống để thuận tiện cho việc theo dõi và kiểm soát trình trạng sức khỏe.Ngoài ra, vì đặc tính mềm dẻo và có thể uốn cong với bán kính cực nhỏnên người ta còn ứng dụng vật liệu này để sản xuất màn hình cong, tấmpin mặt trời diện tích lớn và cuộn được hay thẻ nhận dạng vô tuyến RFID(Radio Frequency Identification) siêu mỏng, xem minh họa trên hình 1.9.

LED chiếu sáng Điện tử siêu mỏng, siêu nhẹ RFID

Điện thoại uốn cong Đồng hồ thông minh Tấm pin mặt trời

Hình 1.9: Một số ứng dụng của điện tử hữu cơ [114].

Tuy nhiên, sản phẩm điện tử hữu cơ hiện nay vẫn còn đang tồn tạinhững hạn chế như tuổi thọ ngắn [27,57], độ linh động của điện tử và

lỗ trống trong các loại vật liệu hữu cơ còn khá thấp, xấp xỉ 1 cm2/V s[12,16,89], điện áp làm việc cao do điện áp ngưỡng lớn [2,18,124] và diệntích lớn [17,22,93]

Tóm lại, điện tử hữu cơ là xu hướng phát triển mới với nhiều lợi thếvượt trội mà điện tử vô cơ không có được nhưng kết quả nghiên cứu vẫncòn hạn chế và chưa đầy đủ nên rất cần những nghiên cứu chuyên sâu.1.3 Các nghiên cứu thiết kế mạch tích hợp hữu cơ

Tùy thuộc vào điều kiện về công nghệ mà lưu đồ của quá trình thiết kếmạch tích hợp có thể rất khác nhau Việc thiết kế vi mạch vô cơ phần lớn

hiện nay được thực hiện ở giai đoạn sử dụng thư viện tại các nút công nghệ

đã được hoàn thiện và đi vào sản xuất đại trà trong khi mạch hữu cơ đang

ở giai đoạn phát triển Vì vậy, với mạch hữu cơ, một lượng lớn các mạchđược thực hiện theo cách sản xuất trực tiếp [36,41,50] trong khi bắt đầuxuất hiện các nghiên cứu thực hiện mô hình hóa để thiết kế và mô phỏngtrước khi sản xuất [54,61] và hiện nay chưa có thư viện nào gắn với sảnxuất được công bố

Trong luận án này, tác giả đặt ra mục tiêu thiết kế mạch SAR ADCcông suất thấp từ cả p- và n-OTFT sau khi được mô hình hóa với cả hailoại đường đặc tuyến truyền đạt và đặc tuyến ra của các OTFT sản xuấtmẫu Quá trình trên được thể hiện thành các công đoạn như thể hiện tronghình 1.17

h ọ đặ c tuy ế n ra

Mô hình hóa P- và N-OTFT

Tốiưu hóa

*

*: Hình mang tính minh họa, nguồn Internet.

Hình 1.17: Các nội dung chính thực hiện trong luận án.

Chương 2

Xây dựng mô hình cho transistor màng mỏng hữu cơ

2.1 Giới thiệu OTFT

Các đặc tính điện của OTFT thể hiện trong các vùng hoạt động có rấtnhiều điểm chung với transistor hiệu ứng trường thông thường [57,73,124]

-2.0 -1.5 -1.0 -0.5 0.0 0

-2 -4 -6 -8 -10

Hình 2.3: (a) Điện áp đặt lên các cực của P-OTFT và dòng tương ứng Một ví

dụ về (b) Đặc tuyến truyền đạt và (c) Họ đặc tuyến đầu ra của một p-OTFT.

Với OTFT, khi điện áp trên các cực được đưa vào như ký hiệu tronghình 2.1 thì dòng điện cực máng được đơn giản hóa theo [25,51,73,112] nhưsau:

+ Khi điện áp cực máng VDS < (VGS− Vth), OTFT hoạt động ở vùngtuyến tính với giá trị dòng cực máng theo biểu thức:

với µ là độ linh động của hạt dẫn, W, L là chiều rộng và chiều dài củakênh dẫn, Vth là điện áp ngưỡng, ε0 là hằng số điện môi chân không, εr và

tox là hằng số điện môi và độ dày của lớp cách điện làm cực cửa

2.2 Đề xuất cách thức mô hình hóa OTFT

Transistor màng mỏng hữu cơ hiện chưa có mô hình đặc trưng chuẩn chủyếu do cấu trúc của OTFT đa dạng và loại vật liệu hữu cơ phong phú Việcxây dựng mô hình cho các linh kiện cơ bản là cần thiết vì đó là cơ sở đểthực hiện việc thiết kế hay mô phỏng mạch

Xét về hình thức, các mô hình được tạo ra bằng cách chỉ sử dụng toánhọc để tìm ra hàm số đặc trưng của đường cong dữ liệu cho sai số nhỏnhưng ý nghĩa về việc sử dụng mô hình cho thiết kế là không có Ngoài ra,

có nghiên cứu chỉ dùng dữ liệu của đặc tuyến truyền đạt hoặc đặc tuyếnđầu ra Khi đó đặc tính điện của linh kiện không được thể hiện đầy đủ

Vì các hạn chế của các mô hình đã có [20,54,67,122], luận án đề xuất cáchthức mô hình hóa trên cả hai loại đường đặc tuyến, sử dụng công cụ tìmhàm toán học và công cụ hỗ trợ thiết kế mạch chuyên dụng để chứng tỏ

mô hình đạt được thực sự đặc trưng cho linh kiện và có thể sử dụng đểthiết kế mạch Các bước xác định thông số của mô hình cho OTFT đượcthể hiện như trong hình 2.7

2.3 Mô hình hóa cho P-OTFT pentacene và N-OTFT fullerenetrên đế SOI

Hình 2.8 mô tả cấu trúc và ký hiệu của hai loại transistor được tạo ra Trênwafer bố trí 6 dãy 12 OTFT có thông số vật lý thiết kế như nhau, trong đó

4 dãy OTFT loại P pentacene và 2 dãy OTFT loại N fullerene

Sau khi chế tạo, các transistor này được xác định đặc tuyến bằng thiết

bị đo lường chuyên dụng Keithley 4200 trong buồng tối để được bộ dữ liệuthực nghiệm dùng làm căn cứ để mô hình hóa OTFT Quá trình thiết lập

hệ đo được trình bày chi tiết trong Phụ lục 1

So sánh kết quả mô phỏng và giá trị đo thực nghiệm

Xác định: µ, V th

L, W, t ox , EPS, EPSi … Họ đặc tuyến ra Đặc tuyến truyền đạt

Hình 2.7: Các bước mô hình hóa OTFT.

Layout, wafer và ký hiệu OFETs

S/D

G

SiO 2 S/D

Pentacene Fullerene

out

GND in

V DD out

đường truyền đạt và 3 % của đường đặc tuyến ra Trong khi đó, kết quả

trong nghiên cứu của Marinov, Li và Torricelli chưa thật sự tốt Cụ thể là

trên đường đặc tuyến ra, sai số tại các đoạn đánh dấu khoảng (4 − 10 %)

còn trên đặc tuyến truyền đạt, đoạn thể hiện dòng điện rò hoàn toàn chưa

liên quan tới giá trị thực nghiệm

Sản xuất và đo thửcác thông số chính

Tạo mô hình cho OFET

kênh P và kênh N

Sử dụng công cụ

*: TCAD, TDK4PE, Hspice, or OPDK

Tối ưu hóa Organic circuits

simulation

Chế tạo OFET

Đo thông số bằng thực nghiệm

Trích xuất tham số vật lý

và chọn tham số fitting

Mô hình OFET

Thiết kế và Mô phỏng mạch

Sản xuất và đo thửcác thông số chính

Tạo mô hình cho OFET kênh P và kênh N

Sử dụng công cụ

*: TCAD, TDK4PE, Hspice, or OPDK

Tối ưu hóa Organic circuits

simulation

Chế tạo OFET

Đo thông số bằng thực nghiệm

Trích xuất tham số vật lý

và chọn tham số fitting

Mô hình OFET

Thiết kế và Mô phỏng mạch

Hình 2.11: Đặc tuyến truyền đạt (trái) và đặc tuyến đầu ra (phải) theo các

nghiên cứu (từ trên xuống dưới) của Marinov và các cộng sự [20,48,67], Li và

các cộng sự [48,61] và nghiên cứu này có bổ sung thêm sai số tại các điểm đo

thực nghiệm.

1 2 3 4 5 6

sai số tại các điểm đo thực nghiệm (dưới).

Việc kết quả mô phỏng bám sát kết quả thực nghiệm cho thấy các thông

số trong mô hình mà luận án đã được chọn có tính đồng thuận cao với linhkiện thực tế

Kết quả khảo sát đặc tuyến tần số của các mô hình OTFT chỉ ra rằngtần số cắt của linh kiện đạt giá trị 10, 8 kHz và 40, 1 kHz tương ứng vớitransistor loại P và loại N, ở độ rộng kênh dẫn W = 2 mm và chiều dàikênh dẫn L = 50 µm Như vậy các linh kiện này có thể được sử dụng đểthiết kế mạch tích hợp xử lý tín hiệu trong dải tần số từ kHz trở xuốngnhư tín hiệu điện sinh [81,89,94]

Sau khi được mô hình hóa, các transistor được sử dụng để thiết kế một

số vi mạch hữu cơ kiểu bù như mạch cổng truyền dẫn, mạch đảo, mạchNOR, mạch NAND, D flip-flop và mạch so sánh Các mạch đều hoạt độngtheo đúng chức năng trong lý thuyết