Nghiên cứu thiết kế bộ ADC kiểu thanh ghi xấp xỉ liên tiếp công suất thấp sử dụng vật liệu điện tử hữu cơ

TÓM TẮT KẾT LUẬN MỚI CỦA LUẬN ÁN 1. Xây dựng thành công mô hình cho một số loại transistor màng mỏng hữu cơ (OTFT), bao gồm p-OTFT và n-OTFT với vật liệu hữu cơ là pentacene và fullerene trên đế SOI (Silicon on Insulator) và p-OTFT điện áp thấp sử dụng vật liệu cách điện PVC (Poly(Vinyl Cinnamate)) trên đế dẻo. Với linh kiện vừa được mô hình hóa, nhiều mạch tích hợp hữu cơ kiểu bù như là các cổng logic, D flip-flop và mạch so sánh đã được thiết kế và mô phỏng thành công. Kết quả mô phỏng cho thấy các mạch hoạt động theo đúng chức năng trong dải tần vài kHz. 2. Thiết kế và mô phỏng thành công mạch chuyển đổi tương tự/số kiểu thanh ghi xấp xỉ liên tiếp (SAR ADC) công suất thấp kiểu bù sử dụng linh kiện điện tử hữu cơ. Các cấu trúc điển hình của mạch ADC được phân tích và so sánh chi tiết để xác định loại phù hợp với vi mạch hữu cơ, đó là SAR ADC. Mạch sau khi thiết kế được khảo sát kỹ lưỡng để xác định dải giá trị đầu vào và giá trị tối ưu theo tiêu chí công suất thấp mà vẫn đảm bảo hiệu năng để có thể ứng dụng được trong cảm biến y sinh. 3. Đề xuất hai giải pháp giảm thiểu công suất cho mạch. Một là, đề xuất cấu trúc tiết kiệm năng lượng cho D flip-flop, đó là cấu trúc D-FF điều khiển hai sườn xung dạng lai, viết tắt là H-DEDFF để nhờ đó giảm thiểu công suất cho mạch SAR ADC. Hai là, đề xuất sử dụng OTFT điện áp thấp với chất điện môi cực PVC thay cho SiO2 thông thường.

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

PHẠM THANH HUYỀN

NGHIÊN CỨU THIẾT KẾ BỘ ADC KIỂU THANH GHI XẤP XỈ LIÊN TIẾP CÔNG SUẤT THẤP SỬ DỤNG

VẬT LIỆU ĐIỆN TỬ HỮU CƠ

LUẬN ÁN TIẾN SĨ KỸ THUẬT ĐIỆN TỬ

HÀ NỘI – 2017

1 Tính cấp thiết của luận án

Trong các hệ thống điện tử và hệ thống viễn thông, các tín hiệu có ý nghĩa thực

tế là tín hiệu tương tự nhưng quá trình xử lý tín hiệu chủ yếu lại được thựchiện trong mạch số Vì vậy, nhu cầu chuyển đổi qua lại giữa hai loại tín hiệunày là tất yếu và rất lớn Với vai trò là thành phần cơ bản trong hệ thống, bộchuyển đổi tín hiệu tương tự sang số (Analog to Digital Converter – ADC ) đãđược nghiên cứu nhiều từ những năm 50 của thế kỷ trước [8, 84, 113, 115] vàđược sử dụng trong hầu hết các sản phẩm điện tử

Thêm vào đó, sự hình thành và phát triển của cuộc cách mạng công nghiệp4.0 với các thành phần chính là hệ thống điều khiển-vật lý (Cyber-physical sys-tems – CPS ), mạng kết nối vạn vật (Internet of Things – IoT ) và điện toánđám mây chính là kết quả của sự phát triển các thiết bị thông minh có khảnăng kết nối không dây và tiêu thụ công suất thấp Điều này dẫn đến yêu cầubắt buộc cho các mạch ADC công suất thấp để giúp tiết kiệm năng lượng, giảmnhiệt tiêu tán, từ đó cho phép sử dụng các kỹ thuật đóng gói nhỏ gọn hơn và rẻtiền hơn Ngoài ra, ADC công suất thấp tiêu thụ năng lượng ít nên sẽ kéo dàithời gian sử dụng pin cho các thiết bị điện tử

Các kỹ thuật áp dụng cho ADC công suất thấp được cải tiến liên tục, chủyếu vì các lý do: Thứ nhất, sự phát triển của các thiết bị bán dẫn và các côngnghệ sản xuất mạch tích hợp (Integrated Circuit – IC ) mới sẽ cho phép thiết kế

và chế tạo các mạch có cấu trúc mới, tối ưu hơn các mạch cũ Thứ hai, luôn cóyêu cầu không bao giờ ngừng với việc giảm công suất tiêu thụ của các mạch,việc này dẫn tới nhu cầu phát triển các mạch sử dụng năng lượng hiệu quả hơn

Do vậy, thiết kế mạch ADC công suất thấp là vấn đề nghiên cứu luôn thu hútđược nhiều sự quan tâm của các nhà khoa học Trong các cấu trúc ADC, mạchADC kiểu thanh ghi xấp xỉ liên tiếp (Successive Approximation Register Analog

to Digital Converter – SAR ADC ) được sử dụng rộng rãi [8, 40, 84, 113]

1

Bên cạnh đó, trong thời gian gần đây các nghiên cứu và sản phẩm của điện

tử hữu cơ phát triển rất mạnh mẽ do có những tính chất đặc biệt như mỏng,nhẹ, dễ dàng uốn cong, sản xuất không cần nhiệt độ cao, có thể chế tạo bằngcách in mạch và thân thiện với môi trường [12, 21, 65, 88, 109] Thế hệ mạchđiện tử hoàn toàn mới này mở ra khả năng chế tạo những sản phẩm có thể dánlên mọi loại bề mặt hay có thể cấy ghép vào cơ thể của con người [30, 92, 103].Tuy điện tử hữu cơ đang chứng tỏ thế mạnh của mình ở những ứng dụng màđiện tử silicon truyền thống không thực hiện được nhưng vẫn còn tồn tại nhiềuhạn chế như thiếu mô hình đặc trưng, mật độ tích hợp thấp, độ ổn định kém,tần số hoạt động thấp và chưa tiết kiệm năng lượng [48, 118, 125] Vì vậy, lĩnhvực này cần rất nhiều sự đầu tư nghiên cứu

Xét ở khía cạnh chiến lược phát triển, Chính phủ Việt Nam đã đưa lĩnh vựcthiết kế IC và vật liệu mới vào danh sách các lĩnh vực mũi nhọn ưu tiên pháttriển cho đến năm 2020 [1] Vì vậy, có thể nói việc phát triển nghiên cứu IC nóichung và SAR ADC hữu cơ nói riêng là rất cần thiết

2 Mục tiêu của luận án:

Mục tiêu của luận án là nghiên cứu thiết kế vi mạch SAR ADC hữu cơ côngsuất thấp từ transistor màng mỏng hữu cơ đã được mô hình hóa dựa trên dữliệu đo đặc tính điện sau khi chế tạo thực tế

3 Nhiệm vụ của luận án

Xu hướng phát triển của điện tử hữu cơ đã rất rõ ràng, thể hiện ở số lượngnghiên cứu và sản phẩm mạch hữu cơ xuất hiện trên thực tế [77, 92, 97, 124].Tuy nhiên, ở góc độ thiết kế mạch thì việc thiếu các mô hình của linh kiện cơbản sẽ làm cho các nhà thiết kế gặp khó khăn rất lớn Do vậy, nhiệm vụ củaluận án là xác định mô hình phù hợp và xác định bộ thông số cho transistormàng mỏng hữu cơ (Organic Thin-Film Transistor – OTFT ) kênh P và kênh Ndựa trên kết quả đo thực nghiệm Các mô hình OTFT này được đưa vào thưviện của công cụ thiết kế chuyên dụng Tính đúng đắn của mô hình được chứngminh bằng cách mô phỏng một số mạch logic và mạch tương tự

Sau khi có mô hình của linh kiện cơ bản, luận án nghiên cứu thiết kế và môphỏng mạch SAR ADC công suất thấp có thể ứng dụng trong điện tử y sinh.Cuối cùng, luận án đề xuất các giải pháp để giảm thiểu công suất cho mạch

SAR ADC hữu cơ vừa thiết kế trong khi vẫn đảm bảo hiệu năng của mạch.

4 Phương pháp nghiên cứu

Luận án kết hợp nhiều phương pháp để thực hiện mục đích nghiên cứu Cụ thểlà:

+ Tìm hiểu và phân tích đặc tính điện của transistor màng mỏng hữu cơ đểlựa chọn mô hình phù hợp nhất với mục tiêu sử dụng mô hình cho thiết kế và

+ Đánh giá các thông số của mạch sau khi thiết kế để tìm cách cải tiến và

đề xuất cấu trúc tiết kiệm năng lượng nhất nhưng vẫn đảm bảo hiệu năng

5 Tình hình nghiên cứu trong và ngoài nước

Hình 1 biểu diễn kết quả thống kê số lượng các bài báo về 4 loại ADC điển hình

từ nguồn [40], bao gồm flash ADC, sigma-delta ADC, pipelined ADC và SARADC, chi tiết về mỗi loại ADC này được trình bày trong Chương 1 Các biểu đồtrong hình 1 cho thấy tính đến hết năm 2016 số lượng nghiên cứu về SAR ADCtăng với tốc độ rất nhanh và vượt trội so với các nghiên cứu về ADC khác Điềunày thể hiện mức độ hấp dẫn của SAR ADC đối với các nhà nghiên cứu.Đối với nghiên cứu về mạch điện tử hữu cơ, hầu hết các phòng thí nghiệmmạnh trên thế giới đều trực tiếp sản xuất để thử nghiệm các mạch vì không cócông cụ để thiết kế hay mô phỏng mạch hữu cơ như đối với mạch vô cơ Có rấtnhiều các công cụ cho phép thiết kế vi mạch bán dẫn vô cơ phục vụ học thuật

và phục vụ sản xuất trong công nghiệp như Cadence, Hspice, Silvaco nhưngphần này tới nay mới chỉ có bộ OPDK (Organic Process Design Kit ) [126] doĐại học Minnesota, Hoa Kỳ phát triển cho thiết kế vi mạch hữu cơ Tuy nhiên,trong thư viện của OPDK hiện nay mới chỉ có một loại p-OTFT với vật liệu hữu

CNT (Carbon nanotube) Lý do của sự hạn chế số lượng này là sự phát triểncủa điện tử hữu cơ còn khá mới mẻ, hơn nữa vật liệu hữu cơ rất phong phú vàtính tùy biến cao [16, 22, 65, 114] nên việc xác định được mô hình thống nhất

1 SAR

51 flash 17

pipelined

21 sigma- delta

Trước 2000 81

SAR

116 flash 226

pipelined

94 sigma- delta

2000-2010

505 SAR 119

flash

151 pipelined

62 sigma- delta

2011-2016

Trước năm

2011 - 2016

Hình 1: Thống kê các bài báo về 4 loại ADC điển hình theo thời gian, nguồn [40].

đặc trưng là điều rất khó Vì vậy cần thiết phải có các nghiên cứu chuyên sâutrong thời gian dài về mô hình hóa để bổ sung vào thư viện thiết kế

Xét ở góc độ thiết kế mạch, các nghiên cứu đã công bố cho thấy vi mạchhữu cơ còn nhiều hạn chế về hiệu năng [41, 71, 77], độ phức tạp [3, 28, 70] vàcông suất tiêu thụ [2, 66] Do đó, hướng nghiên cứu thiết kế các vi mạch hữu cơchắc chắn cần nhận được nhiều sự quan tâm của giới học thuật

Mặc dù có tầm quan trọng rất lớn vì được coi là ngành công nghiệp lõi nhưngnghiên cứu về IC nói chung và ADC nói riêng tại Việt nam còn ở mức độ rấtkhiêm tốn, các nghiên cứu trong nước công bố về ADC còn rất ít [5, 58, 74].Các cơ sở đào tạo chuyên sâu về vi mạch ở tại TP Hồ Chí Minh gồm Trung tâmNghiên cứu và Đào tạo Thiết kế Vi mạch (ICDREC) và Phòng thí nghiệm xử

lý tín hiệu số và hệ thống nhúng, Khoa Điện tử Viễn thông, Trường ĐH Khoahọc Tự nhiên, ĐHQG, Tp HCM Tại Hà Nội có phòng thí nghiệm Vi mạch và

Hệ thống (BKIC), Trường ĐH Bách khoa Hà Nội; phòng thí nghiệm trọng điểm

Hệ thống tích hợp thông minh, Trường ĐH Công nghệ, ĐH Quốc gia Hà Nội;phòng thí nghiệm vi mạch chuyên dụng, Học viện Kỹ thuật quân sự và phòngnghiên cứu Vi mạch hữu cơ, ĐH Giao thông Vận tải Cùng lúc đó khối doanhnghiệp cũng đang có những bước phát triển mạnh mẽ cả về chiều rộng và chiềusâu với các đơn vị điển hình như công ty FSoft, tập đoàn FPT; Renesas ViệtNam; Microchip technology Vietnam hay Marvell Việt Nam

Điều này có nghĩa là hướng nghiên cứu về xây dựng mô hình cho linh kiện

và thiết kế vi mạch hữu cơ là hướng nghiên cứu mới, cần thiết và có nhiều cơhội phát triển.

6 Đóng góp của luận án

Kết quả nghiên cứu và đóng góp của luận án được thể hiện ở các điểm sau:

1 Xây dựng thành công mô hình cho một số loại OTFT, bao gồm p-OTFT

và n-OTFT với vật liệu hữu cơ là pentacene và fullerene trên đế SOI icon on Insulator ) và p-OTFT với lớp điện môi cực cửa PVC (Poly(VinylCinnamate)) trên đế dẻo Việc mô hình hóa cho p-OTFT được thực hiệntrong nhiều nghiên cứu [43, 49, 60, 67] nhưng việc xây dựng mô hình choloại n-OTFT thì mới có ít nghiên cứu đề cập [107] Do đó, kết quả mà luận

(Sil-án đạt được rất có ý nghĩa vì nhờ thế việc thiết kế mạch kiểu bù cho cả hailoại transistor p- và n-OTFT mới được thực hiện

Với linh kiện vừa được mô hình hóa, tác giả luận án đã thiết kế và môphỏng thành công nhiều mạch tích hợp hữu cơ kiểu bù như: các cổng logic,

D flip-flop và mạch so sánh Kết quả mô phỏng cho thấy các mạch hoạtđộng đúng như lý thuyết

Kết quả được công bố trong các công trình: [C1], [C2] và [J4]

2 Thiết kế và mô phỏng thành công mạch SAR ADC hữu cơ kiểu bù côngsuất thấp Các cấu trúc điển hình của mạch ADC được phân tích và so sánhchi tiết để xác định loại phù hợp với vi mạch hữu cơ Mạch sau khi thiết kếđược khảo sát kỹ lưỡng để xác định dải giá trị đầu vào và giá trị tối ưu vềcông suất thấp mà vẫn đảm bảo hiệu năng Bằng việc khảo sát chi tiết cáccấu trúc ADC để lựa chọn loại phù hợp với linh kiện hữu cơ và có thể ứngdụng trong cảm biến y sinh, các thông số mà mạch SAR ADC được thiết

kế có tần số lấy mẫu cao gấp 4 lần và hệ số năng lượng cho một lần chuyểnđổi thấp hơn 8,7 lần so với các nghiên cứu tốt nhất trước đó

Kết quả được công bố trong các công trình: [J1], [J2], [J3] và [C4]

3 Đề xuất hai giải pháp giảm thiểu công suất cho mạch Một là, đề xuất cấutrúc tiết kiệm năng lượng cho D flip-flop, đó là cấu trúc D-FF điều khiểnhai sườn xung dạng lai, viết tắt là H-DEDFF, để nhờ đó giảm công suất cho

một sườn xung nhịp với cùng điều kiện mô phỏng Hai là, đề xuất sử dụng

mạch ban đầu, nghĩa là sẽ giảm được công suất tiêu tán toàn mạch

Kết quả được công bố trong các công trình: [C3] và [J4]

7 Bố cục của luận án

Nội dung chính của luận án được tổ chức thành các chương như sau:

Chương 1 giới thiệu về các loại ADC và kết quả khảo sát về ADC để thống

kê các thông số của chúng nhằm xác định loại ADC phù hợp nhất với tiêu chícông suất thấp Chương này cũng giới thiệu về điện tử hữu cơ và những nghiêncứu tiêu biểu đã công bố về mô hình hóa OTFT và về ADC hữu cơ để từ đóxác định chi tiết hơn những vấn đề còn tồn tại mà luận án cần giải quyết.Chương 2 trình bày cấu trúc và đặc tính điện cơ bản của OTFT Hai loạiOTFT kênh P và kênh N được sản xuất theo công nghệ SOI với số mẫu tươngứng là 48 và 24 transistor Sau đó tiến hành đo đặc tính điện để làm dữ liệu choquá trình mô phỏng bao gồm bộ giá trị thể hiện ở cả đặc tuyến truyền đạt và

họ đặc tuyến ra Việc sử dụng cả hai loại đường đặc tuyến sẽ làm quá trình môhình hóa phức tạp lên nhiều nhưng nó đảm bảo việc mô hình được tạo ra sẽ đặctrưng cho linh kiện Công cụ toán học OriginPro và công cụ mô phỏng OPDKđược sử dụng để phân tích vai trò, sự ảnh hưởng và xác định giá trị của tham

số trong mô hình Kết quả mô phỏng một số vi mạch hữu cơ kiểu bù cũng sẽđược trình bày trong chương này

Chương 3 trình bày chi tiết nghiên cứu thiết kế mạch SAR ADC từ linh kiện

đã được mô hình hóa trong Chương 2 Các mạch con đều được chạy thử và kiểmnghiệm riêng trước khi kết nối với toàn mạch Kết quả mô phỏng cho thấy mạch

đề xuất có các thông số có thể so sánh được với các nghiên cứu đã công bố trongcác tài liệu [2, 66, 71, 82] Đặc biệt là xét ở khía cạnh sử dụng năng lượng hiệuquả thì mạch đề xuất đã có kết quả tốt hơn Nhằm xác định dải giá trị đầu vàohợp lý cũng như tìm giá trị tối ưu trong dải đó, mạch SAR ADC được đánh giá

ở nhiều giá trị khác nhau của điện áp nguồn cung cấp, tần số lấy mẫu và tần

số tín hiệu vào Kết quả đạt được đã chứng minh rằng mạch sau khi thiết kế cóthể ứng dụng trong cảm biến tín hiệu điện tim hoặc điện não

Chương 4 của luận án tập trung tìm giải pháp giảm thiểu công suất cho

mạch đã thiết kế Với giải pháp tối ưu hóa cấu trúc mạch, tác giả đề xuất cấutrúc mới cho D flip-flop, gọi là H-DEDFF Lý do lựa chọn D-FF để cải tiến là

vậy, nếu giảm được công suất tiêu thụ của D-FF thì tổng công suất của mạch sẽgiảm đáng kể Kết quả mô phỏng đã cho thấy với cấu trúc được đề xuất, mạch

đầu vào Với giải pháp lựa chọn linh kiện điện áp thấp, tác giả đề xuất sử dụng

giải pháp này chưa được thực hiện triệt để vì chưa có dữ liệu của n-OTFT, luận

án mới chỉ thực hiện xong mô hình hóa cho p-OTFT

Cuối cùng là phần kết luận chung sẽ tóm tắt lại những kết quả, đóng gópcủa nghiên cứu sinh trong luận án này cũng như là hướng phát triển trong tươnglai

Chương 1

Tổng quan chung

Mạch chuyển đổi tín hiệu ADC có rất nhiều loại, để xác định được loại tiêu thụcông suất thấp và có hiệu suất sử dụng năng lượng tốt cần thiết phải tiến hànhkhảo sát các nghiên cứu đã có Chương này của luận án sẽ giới thiệu cấu trúc

và so sánh các thông số chính giữa bốn loại ADC điển hình Hiện trạng và xuhướng phát triển của điện tử hữu cơ cũng sẽ được giới thiệu và phân tích Cuốicùng là phần phân tích, đánh giá các nghiên cứu đã công bố về mô hình hóaOTFT và về ADC hữu cơ để từ đó xác định những thách thức mà luận án cóthể giải quyết

1.1 Khảo sát các nghiên cứu về ADC

1.1.1 Giới thiệu chung về ADC

Tín hiệu trong tự nhiên thường ở dạng tương tự, ví dụ như âm thanh, hình ảnhcòn tín hiệu được xử lý trong các hệ thống máy tính để lưu trữ, gia công haytruyền dẫn lại là tín hiệu ở dạng số Vì vậy, yêu cầu biến đổi qua lại giữa các tínhiệu dạng tương tự và dạng số là cực kỳ cần thiết Khối chuyển đổi tương tự/số(Analog-to-Digital Converter – ADC hay A/D ) có nhiệm vụ chuyển đổi tín hiệutương tự thành tín hiệu số để đưa vào hệ thống xử lý số Sau khi được xử lý tạicác hệ thống số như bộ vi xử lý hay máy tính, các tín hiệu số cần được chuyểnđổi lại về thành tín hiệu tương tự để có thể tác động vào các hệ thống vật lý vàthể hiện ra bên ngoài, ví dụ tái tạo âm thanh hay hình ảnh, hay dùng vào việcđiều khiển sau đó, ví dụ dùng dòng điện tương tự để điều khiển vận tốc động

cơ Mạch thực hiện chức năng này chính là mạch chuyển đổi số sang tương tự(Digital-to-Analog Converter – DAC hay D/A) Trong luận án này, tác giả chỉtập trung nghiên cứu chi tiết về loại chuyển đổi ADC

Bộ chuyển đổi tương tự/số biến đổi tín hiệu tương tự liên tục về thời gian

8

và biên độ thành tín hiệu số rời rạc cả về thời gian và biên độ Tín hiệu tương

Trong đó, Vref là giá trị điện áp tham chiếu,Dout là tín hiệu số đầu ra, Qe là

áp của LSB được tính theo biểu thức:

Tín hiệu tương tự là tín hiệu liên tục cả về thời gian và biên độ, sau khi qua

khối Lấy mẫu sẽ được rời rạc về thời gian, tức là chỉ xuất hiện ở những thời

điểm nhất định trong thời gian lấy mẫu Sau đó, tín hiệu này tiếp tục qua khối

Lượng tử hóa để được rời rạc về biên độ Cuối cùng, khối Mã hóa có nhiệm vụ

chuyển các giá trị mức rời rạc trên theo một dạng mã số nào đó, ví dụ như mã

nhị phân, mã Gray hay mã vòng Johnson

Trên thực tế dựa vào cấu trúc mạch, ADC được chia thành nhiều kiểu như

kiểu tốc độ cao (flash ADC ), kiểu thanh ghi xấp xỉ liên tiếp (SAR ADC ),

kiểu vi-tích phân (sigma-delta ADC ), kiểu ghép chuỗi (pipelined ADC ), kiểu so

sánh theo sườn (ramp ADC ), kiểu tích phân đa sườn (multi-slope ADC ),

Tuy nhiên, trong số đó, bốn loại đầu tiên là phổ biến nhất theo các tài liệu

[8, 69, 84, 113] nên luận án chỉ tập trung xem xét bốn loại ADC này

C2N-1R

+ -

+ -

+ -



Vref

f S

Mạch điều chế sigma

Hình 1.2: Cấu trúc điển hình của một bộ flash ADC [8].

Hình 1.2 mô tả cấu trúc cơ bản của một flash ADC Trong một bộ flash

ADC N bit có dãy (2N − 1) bộ so sánh để cùng so sánh tín hiệu đầu vào với tập

đến 111 1 Nghĩa là, các bộ so sánh hoạt động đồng thời để xác định bộ giá trị

số đầu ra và vì thế tốc độ là ưu thế nổi trội nhất của loại ADC này Tuy nhiên,

thụ công suất lớn và tốn diện tích khi độ phân giải tăng Ví dụ, với độ phân giải

3 bit thì mạch cần 7 bộ so sánh và nếu độ phân giải lên 8 bit thì cần tới 255 bộ

so sánh Chính vì vậy, trên thực tế người ta thường thiết kế các bộ flash ADC

* Sigma-delta ADC

Đây là loại ADC có khả năng đạt độ chính xác cao nhất nhờ sử dụng bộ lọc số

để loại bỏ sai số lượng tử Hình 1.3 mô tả cấu trúc cơ bản của một sigma-deltaADC Khối quan trọng nhất trong mạch là khối điều chế sigma-delta với các

ADC 1 bit) và bộ DAC 1 bit

+ -

+ -

+ -



Vref

f S

Mạch điều chế sigma-delta

Hình 1.3: Cấu trúc điển hình của một mạch sigma-delta ADC bậc 1 [113].

Hình 1.3 biểu diễn kết cấu bên trong của mạch điều chế sigma-delta bậc 1,

cao nhưng do mạch có cấu trúc phức tạp nên loại ADC này tiêu thụ năng lượngrất lớn khi độ phân giải tăng lên

* SAR ADC

Cấu trúc cơ bản của SAR ADC với một đầu vào được biểu diễn ở hình 1.4 Cáckhối chính bao gồm mạch lấy mẫu (Sample and Hold – S/H ), mạch so sánh,

mạch DAC, thanh ghi SAR logic và thanh ghi đệm cho các bit đầu ra So vớicác loại ADC khác thì SAR ADC có cấu trúc đơn giản nên nó có thể giảm thiểunăng lượng tiêu thụ Cùng với xu hướng của điện tử hiện đại là tạo ra các thiết

bị nhỏ gọn, dễ dàng mang theo và ít tiêu tốn năng lượng, SAR ADC ngày càngđược sử dụng rộng rãi

Clk Thanh ghi dịch N bit

Thanh ghi đầu ra

Hình 1.4: Cấu trúc cơ bản của SAR ADC [8, 113].

* Pipelined ADC

Mạch pipelined ADC về thực chất là sự nối tiếp của nhiều mạch ADC để cóđược độ phân giải cao như mô tả trong hình 1.5 Theo phân tích mạch của cácloại ADC đề cập ở trên, khi cần độ phân giải cao cấu trúc mạch sẽ trở nên cồngkềnh nên nếu chia thành nhiều tầng ADC với độ phân giải thấp có thể sẽ tạo

ra được ADC vừa có độ phân giải cao mà độ phức tạp và công suất giảm bớt.Nghĩa là, bằng cách chia tầng, công việc thiết kế cho ADC sẽ đơn giản hơn vìchỉ phải thiết kế các ADC có độ phân giải thấp sau đó ghép lại

Trong cùng một cấu trúc pinelined có thể sử dụng nhiều loại ADC khácnhau Khi này mạch có thể phát huy tối đa ưu thế của mỗi loại ADC như tốc

độ, độ chính xác và tiết kiệm năng lượng tương ứng với loại flash, sigma-delta

và SAR ADC

+ -

+ -

+ -



Vref

f S

Mạch điều chế sigma-delta

Hình 1.5: Sơ đồ khối của pipelined ADC [47].

độ phân giải 13 bit

1.1.2 Các thông số cơ bản của ADC

Các thông số được sử dụng để so sánh giữa các loại ADC bao gồm công suất tiêuthụP (W ), tần số lấy mẫufS(Hz), số bithiệu dụng EN OB (bit)(Effective Num-ber Of Bit ), tỉ số tín hiệu trên nhiễu và suy hao SiNaD (dB ) (Signal to Noiseand Distortion ratio), dải động không nhiễu SFDR (dB) (Spurious Free Dy-namic Range), tổng suy hao do các thành phần hài THD (dB ) (Total Harmonic

* Công suất tiêu thụ P

Đây là tổng công suất mà toàn mạch sử dụng trong quá trình làm việc Giá trịnày càng nhỏ càng tốt vì điều đó có nghĩa mạch càng tiết kiệm năng lượng

* Tần số lấy mẫu fS

Thông số này thể hiện lượng mẫu mà tín hiệu đầu vào được ADC xử lý trong

những yếu tố quyết định độ chính xác của quá trình chuyển đổi Do vậy, giá trịnày càng lớn càng tốt

* ENOB và SiNaD

Theo phân tích lý thuyết trong tài liệu [8, 44], ENOB chính là độ phân giải thực

tế của ADC khi làm việc và được tính theo biểu thức sau:

Biểu thức 1.4 cho thấy ENOB tỉ lệ tuyến tính với SiNaD, do vậy việc sửdụng cả hai thông số này trong cùng phép so sánh là không cần thiết Luận án

sẽ chỉ đánh giá ENOB với chú ý là giá trị lớn nhất của ENOB chính là độ phângiải mặc định theo thiết kế của ADC

* SFDR

SFDR là tỉ số của biên độ hiệu dụng của hài cơ bản và giá trị hiệu dụng củathành phần nhiễu lớn nhất trong dải tần số Nghĩa là, SFDR chỉ ra đặc tính củathành phần hài, nguyên nhân chính làm hẹp dải tần của mạch và vì thế thông

số này rất quan trọng SFDR càng lớn thì chất lượng của ADC càng cao

* THD

Xét ở khía cạnh suy hao, THD được định nghĩa là tỉ số của giá trị rms của tínhiệu cơ sở trên giá trị trung bình của giá trị rss của các thành phần hiệu dụngcủa tất cả các hài xuất hiện trong phổ tín hiệu bao gồm cả thành phần mộtchiều Tuy nhiên, do 5 thành phần hài đầu tiên có giá trị vượt trội so với cácthành phần hài khác nên chỉ cần tính cho 5 thành phần này là đủ và nói chungthì THD càng thấp càng tốt

* FoM

FoM được sử dụng để thể hiện năng lượng chuyển đổi bit theo tốc độ, tức là

là thông số được coi là có ý nghĩa nhất khi xét hiệu năng của một ADC vì nó

giới khoa học khi so sánh chất lượng của ADC [45, 69, 115] FoM được xác địnhtheo biểu thức sau:

F oM (J/conv) = P (W )

fS(Hz) × 2 ENOB (bit) (1.5)

1.1.3 Biểu đồ so sánh thông số của các loại ADC

Trong luận án này, tác giả thống kê các nghiên cứu về bốn loại ADC thông dụng

đã giới thiệu ở trên dựa vào hai nguồn dữ liệu, bao gồm:

ADC trong các bài báo đăng trên nhiều tạp chí và hội nghị có uy tín, công

bố trong tài liệu [69]

[40] sau khi đã loại trừ các nghiên cứu đã xuất hiện trong thống kê của mann

Mur-Mặc dù đây là hai nguồn thống kê chưa thực sự đầy đủ nhưng chúng chiếm

có thể lấy làm dữ liệu điển hình [45] Các biểu đồ dưới đây là kết quả thống kêcủa các nghiên cứu từ các nguồn dữ liệu [40] và [69] có bổ sung thêm một sốnguồn khác mà sẽ được trích dẫn riêng

hiệu dụng ENOB của các loại ADC Biểu đồ này cho thấy SAR ADC có hai

(6 − 10 bit), trong khi nhóm còn lại có công suất lớn với độ phân giải (4 − 16 bit)

Xét về dải tần số làm việc, hình 1.7 thể hiện mối quan hệ giữa công suất

theo tỉ lệ thuận với tần số Flash ADC chủ yếu là tập trung ở dải tần số hàngtrăm MHz đến vài chục GHz, trong khi sigma-delta và pipelined ADC lại chủyếu làm việc ở dải tần trung bình từ vài MHz đến vài GHz

1.00E-10 1.00E-09 1.00E-08 1.00E-07 1.00E-06 1.00E-05 1.00E-04 1.00E-03 1.00E-02 1.00E-01 1.00E+00 1.00E+01 1.00E+02 1.00E+03

0.0 4.0 8.0 12.0 16.0 20.0

ENOB (bit)

Flash Pipelined Sigma-Delta SAR

1.00E+02 1.00E+05 1.00E+08 1.00E+11

f S (Hz)

Flash Pipelined Sigma-Delta SAR

SAR, pipelined đến sigma-delta ADC Vì thông số FoM càng nhỏ càng tốt nênhình trên cũng cho thấy là loại SAR ADC và sigma-delta sử dụng năng lượng

Hình 1.8: Mối quan hệ giữa EN OB (bit) và F oM (f J/conv) của các loại ADC.

Từ các biểu đồ trên có các nhận xét sau:

công suất tiêu hao lớn và độ phân giải thấp

đạt độ chính xác cao Tuy vậy, chúng cũng tiêu thụ năng lượng lớn giốngnhư loại flash

quả với các thông số ở mức trung bình

Bảng 1.1: So sánh thông số của các loại ADC cơ bản.

Cao ( > 8)

Thấp − Cao ( 4 − 16)

(10 7

− 10 9 )

Tr.bình − Cao (10 6

− 10 9 )

Thấp − Cao (10 3

− 10 9 )

Thấp − Cao (10 2

− 10 1 )

Thấp − Cao (10 −6

− 10 0 )

Cực thấp − Cao (10 −9

− 10 0 )

F oM (f J/conv) Tr.bình− Cao

(10 2 − 10 4 )

Tr.bình − Cao (10 2 − 10 4 )

Thấp − Tr.bình (10 0 − 5 × 10 2 )

Thấp − Tr.bình (10 0 − 5 × 10 2 )

Từ đây trở về sau, trong luận án này thuật ngữ SAR ADC là để chỉ loại SAR

từ (5 − 10 bit), fS vài kHz và FoM khoảng vài chục nJ/conv

Tóm lại, xét theo khía cạnh tiết kiệm năng lượng thì rõ ràng SAR ADC làloại ADC có thể đạt mức tiêu thụ năng lượng ít nhất trong khi tần số lấy mẫu

và độ phân giải ở mức trung bình Vì vậy hiệu suất sử dụng năng lượng của loạiADC này đạt mức rất cao (thể hiện ở FoM rất thấp)

1.2 Các hướng phát triển của lĩnh vực điện tử

1.2.1 Giới thiệu chung

Diễn đàn kinh tế thế giới mới đây giới thiệu nghiên cứu của Bart Kolodziejczyk

về các hướng phát triển mới của điện tử trong tương lai [53] Đây là kết quả của

sự phát triển công nghệ nano và kỹ thuật vật liệu Như vậy, ngoài điện tử siliconkinh điển với gần 70 năm phát triển, lĩnh vực điện tử có thêm năm hướng pháttriển mới là điện tử 2-D, điện trở nhớ, điện tử spin, điện tử phân tử và điện tử

hữu cơ Phần tiếp theo đây sẽ lần lượt giới thiệu sơ lược về sáu hướng phát triểnnày của lĩnh vực điện tử.

* Điện tử silicon Điện tử silicon được đánh dấu bởi sự ra đời của bóngbán dẫn đầu tiên vào năm 1947 của John Bardeen, William Shockley và WalterBrattain Kể từ đó tất cả các lĩnh vực từ sản xuất đến đời sống của con ngườithay đổi với tốc độ rất nhanh Đây được coi là phát minh vĩ đại nhất của thế

kỷ 20 và điều này đã đem lại cho các nhà sáng chế ra nó giải Nobel Vật lý năm

1956 Tuy nhiên, tới nay công nghệ bán dẫn silicon đang tiến dần tới giới hạnvới công nghệ tạo ra transistor kích thước vài nano mét Một số trở ngại lớn củacông nghệ này đang đẩy nhanh quá trình thoái trào của nó là chi phí sản xuấtlớn, tốc độ hạt dẫn trong silicon bị hạn chế, không thân thiện với môi trường vàkhông có tính mềm dẻo

* Điện tử 2-D Hướng phát triển này bắt nguồn từ phát hiện về graphene,một kiểu cấu trúc của carbon Các nguyên tử carbon trong graphene tạo ra mộtmạng tinh thể hai chiều với độ dày cỡ nguyên tử Năm 2010, giải Nobel vật lý

đã được trao cho Andre Geim và Konstantin Novoselov về những nghiên cứumang tính đột phá của họ với graphene [75, 76] Graphene được coi là siêu vậtliệu, có khả năng dẫn điện và nhiệt cực tốt, độ dẻo và bền cơ khí thì tốt hơnthép 150 lần Tuy nhiên, chi phí để tạo ra vật liệu này cực kỳ lớn nên chúnghướng tới các sản phẩm có đặc tính siêu việt chất lượng cao chứ không phải làcác sản phẩm có chi phí hợp lý

* Điện trở nhớ Điện trở nhớ (Memristor ) lần đầu tiên được giới thiệubởi Leon Chua vào năm 1971 [15] nhưng tới năm 2007 mới thực sự được quantâm sau khi nhóm nghiên cứu của Hewlett Packard [100] chứng minh được hiệuứng lưu giữ được thông tin của điện trở nhớ ngay cả khi mất nguồn điện trongđiều kiện nhất định ở kích thước nano Mạch điện được tạo ra từ memristor sẽcho phép tạo ra các bộ nhớ máy tính giống như bộ não người, nghĩa là nhanhhơn, an toàn hơn và hiệu suất cao hơn

* Điện tử spin Các đặc trưng của các thiết bị điện tử spin (Spintronics)

là có tính tổ hợp cao (điện tử học, từ học và quang tử), đa chức năng, thôngminh, nhỏ gọn, tiêu thụ ít năng lượng nhưng hiệu suất cao, xử lý và có khả nănglưu trữ thông tin cực lớn [7, 14]

* Điện tử phân tử Đây là một nhánh của công nghệ nano sử dụng điện

tử đơn phân tử để giảm thiểu kích thước [4, 64] Mặc dù có nhiều điểm chung

với điện tử hữu cơ nhưng mục tiêu ứng dụng của điện tử phân tử là ở các sảnphẩm kích thước đơn phân tử và chúng vẫn chưa trở thành sản phẩm thươngmại thực sự

* Điện tử hữu cơ Transistor màng mỏng hữu cơ lần đầu tiên được giớithiệu vào năm 1986 trong nghiên cứu của A Tsumura và các cộng sự [110] Tuynhiên, chính sự phát triển của polyme dẫn và các ứng dụng của chúng mới thực

sự khiến OTFT có cơ hội được thực sự trở thành linh kiện điện tử tạo ra cácsản phẩm có các tính năng mà sản phẩm silicon trước đó không có Vì thế cácnghiên cứu về polyme dẫn của Alan J Heeger, Alan G MacDiarmid và HidekiShirakawa đã đem lại cho các ông giải Nobel hóa học năm 2000

Trong các hướng phát triển mới vừa giới thiệu ở trên, hướng điện tử bándẫn hữu cơ là hướng có sự phát triển mạnh mẽ nhất và đang có nhiều sản phẩmđược thương mại hóa nhất [22, 30, 77] Phần tiếp theo đây sẽ trình bày chi tiếthơn về hướng nghiên cứu này

1.2.2 Điện tử hữu cơ

Vật liệu hữu cơ là một vật liệu đầy hứa hẹn, đang dần thay thế cho vật liệu

vô cơ silicon trong các ứng dụng đòi hỏi diện tích rộng, tương thích với cơ thểsống, mềm dẻo, siêu mỏng, siêu nhẹ, chi phí sản xuất thấp và có thể in được[12, 30, 91, 92, 99, 127] Những đặc điểm trên cho phép các mạch điện tử hữu

cơ có tính linh hoạt rất cao và thậm chí có thể mặc được, cũng như là có thểdán lên mọi loại bề mặt hay cấy vào cơ thể sống để thuận tiện cho việc theo dõi

và kiểm soát trình trạng sức khỏe Ngoài ra, vì đặc tính mềm dẻo và có thể uốncong với bán kính cực nhỏ nên người ta còn ứng dụng vật liệu này để sản xuấtmàn hình cong, tấm pin mặt trời diện tích lớn và cuộn được hay thẻ nhận dạng

vô tuyến RFID (Radio Frequency Identification) siêu mỏng, xem minh họa trênhình 1.9

Tuy nhiên, sản phẩm điện tử hữu cơ hiện nay vẫn còn đang tồn tại nhữnghạn chế như là:

hợp chất hữu cơ bị phân rã theo thời gian [27, 57]

LED chiếu sáng Điện tử siêu mỏng, siêu nhẹ RFID

Điện thoại uốn cong Đồng hồ thông minh Tấm pin mặt trời

Hình 1.9: Một số ứng dụng của điện tử hữu cơ [116].

đặc tính mềm dẻo [46]

Những thách thức chủ đạo cần có những đột phá là:

hóa được linh kiện cơ bản Hoàn thiện kỹ thuật in để đảm bảo chất lượngngay cả khi mật độ linh kiện lớn

hạt dẫn và có thể sản xuất đại trà được

Kết luận quan trọng nhất của Hiệp hội điện tử hữu cơ và điện tử in mạch(Organic and Printed Electronics Association – OE-A) trong tài liệu dự báophát triển lần thứ 7 [77] là: Điện tử hữu cơ và điện tử in được tự nó đã tạo

ra một ngành công nghiệp mới Tuy nhiên, ngành công nghiệp điện tử hữu cơcòn đang phát triển ở giai đoạn ban đầu, một số sản phẩm đã được thương mạinhưng phần nhiều vẫn còn đang được nghiên cứu trong các phòng thí nghiệm.Tóm lại, điện tử hữu cơ là xu hướng phát triển mới với nhiều lợi thế vượttrội mà điện tử vô cơ không có được nhưng kết quả nghiên cứu vẫn còn hạn chế

và chưa đầy đủ nên rất cần những nghiên cứu chuyên sâu

1.3 Các nghiên cứu thiết kế mạch tích hợp hữu cơ

1.3.1 Các bước thiết kế mạch tích hợp

Mục đích cuối cùng của các nhà thiết kế mạch nói chung và mạch hữu cơ nóiriêng là tạo ra mạch đáp ứng được yêu cầu của ứng dụng dự kiến Tuy nhiêntùy thuộc vào điều kiện về công nghệ mà các bước thực hiện của quá trình này

có thể rất khác nhau như minh họa trong hình 1.10

Hình 1.10(a) thể hiện cách thiết kế đi từ chế tạo transisor để đo lấy thông số,dựa vào đó để thiết kế mạch và tạo layout trước khi chế tạo mạch Đây chính làgiai đoạn 1 khi các linh kiện cơ bản mới bắt đầu được tạo ra và chưa có mô hìnhđặc trưng Khi muốn việc thiết kế và mô phỏng được thực hiện bằng phần mềmchuyên dụng thì cần thiết phải xây dựng mô hình cho transistor Đây chính làgiai đoạn 2, được biểu diễn trong hình 1.10(b) Sau khi mạch được tạo ra có kếtquả đo thực nghiệm giống như kết quả đạt được trong quá trình mô phỏng, cócàng nhiều mạch chế tạo lần hai càng tốt, thì có thể coi thư viện của mô hìnhtransistor được kiểm chứng và đây chính là lúc có thể thiết kế mạch theo giaiđoạn 3 như hình 1.10(c)

Hiện nay, việc thiết kế vi mạch vô cơ phần lớn được thực hiện ở giai đoạn 3

vì thư viện tại các nút công nghệ đã được hoàn thiện và đi vào sản xuất đại trà

LOW POWER SAR ADC 12

Chế tạo transistor

Đo thông số bằng thực nghiệm

Xây dựng mô hình transistor

Hình 1.10: Các bước tạo ra mạch tích hợp theo từng giai đoạn: (a) Giai đoạn 1, (b)

Giai đoạn 2 và (c) Giai đoạn 3.

trong khi mạch hữu cơ đang ở giai đoạn phát triển Vì vậy, với mạch hữu cơ,một lượng lớn các mạch được thực hiện theo cách ở giai đoạn 1 [36, 41, 51] vàbắt đầu xuất hiện các nghiên cứu đi theo cách ở giai đoạn 2 [33, 124] và hiện naychưa có thư viện nào gắn với sản xuất được công bố nên giai đoạn 3 chưa thựchiện được Ngoài ra cũng có nhiều các nghiên cứu chỉ thực hiện một hay mộtvài trong số các bước trên, ví dụ như chỉ sản xuất linh kiện cơ bản [9, 35, 129],chế tạo mạch từ linh kiện cơ bản [71, 104], mô hình hóa khi có dữ liệu đo sausản xuất [48, 67, 119], thiết kế mạch từ mô hình [54, 125]

Bên cạnh đó, xét ở góc độ kỹ thuật thiết kế mạch, hiện nay rất nhiều mạchtích hợp hữu cơ được thiết kế và chế tạo bằng cách chỉ sử dụng một loại transistorkênh P [54, 66, 79, 82, 125] Lý do là p-OTFT có độ ổn định tốt hơn, độ linhđộng hạt dẫn cao hơn và hàng rào thế năng thấp hơn loại n-OTFT [124, 129].Mặc dù đã đạt được một số kết quả ban đầu, các mạch tích hợp hữu cơ cũng

hé lộ nhiều nhược điểm như là độ khuếch đại thấp, dải tần hẹp, tiêu hao côngsuất lớn và cấu trúc còn cồng kềnh [29, 66, 82]

Giải pháp được kỳ vọng nhiều nhất cho vấn đề trên là phát triển linh kiệnloại N [6, 73, 117] để có thể thiết kế mạch kiểu bù, kiểu tương tự như CMOS(Complementary Metal Oxide Semiconductor ) trong bán dẫn silicon Khi đó

mạch sử dụng cả hai loại transistor mắc đối xứng cho mạng pull-up và mạngpull-down Kiểu thiết kế này trong điện tử đã được chứng minh là làm giảm sựphức tạp của mạch và công suất tiêu thụ thấp hơn đáng kể [8, 73, 84] Ngoài ra,

có thể điều chỉnh kích thước của transistor để loại trừ tối đa sự chênh lệch dòngcực máng xuất hiện do độ linh động của hạt dẫn trong mỗi loại transistor khácnhau, nhờ thế giảm nhiễu loạn trong mạch Chính vì vậy, các mạch có cấu trúcphức tạp mà yêu cầu công suất thấp cần thiết phải được thiết kế theo hướngnày

Phần tiếp theo đây sẽ giới thiệu các nghiên cứu đã công bố về mô hình hóaOTFT và về mạch ADC để từ đó xác định thách thức chính mà luận án sẽ tậptrung để giải quyết

1.3.2 Các nghiên cứu đã công bố về mô hình hóa OTFT

Một thách thức lớn trong thiết kế mạch hữu cơ chính là việc thiếu mô hình cholinh kiện cơ bản OTFT trong các thư viện của các công cụ thiết kế Một sốnghiên cứu trước đây tạo mô hình cho OTFT bằng cách tìm hàm toán học chođặc tuyến có từ thực nghiệm [20, 25, 49, 67] Mặc dù có độ chính xác khá caonhưng các mô hình đó không được chứng minh là có thể sử dụng được trongquá trình thiết kế mạch nên luận án không thực hiện theo cách này

Hướng nghiên cứu mô hình hóa linh kiện cơ bản ở Việt Nam cũng bước đầu

có kết quả [38, 111] Công bố [111] sử dụng mô hình EKV 2.6 level-55 áp dụngthuật toán gen cho MOSFET với bộ dữ liệu là các họ đặc tuyến đầu ra của cáctransistor có kích thước khác nhau Tuy nhiên, do đặc tuyến truyền đạt là đặctuyến thể hiện hoạt động của linh kiện tốt hơn đặc tuyến đầu ra [85, 102] nêncần dựa trên dữ liệu của cả hai loại đặc tuyến để mô hình sau khi xây dựng cóthể đặc trưng cho linh kiện Các tác giả của [38] chọn mô hình a-Si TFT level-61[101] để làm căn cứ phát triển mô hình cho OTFT nhưng cũng mới chỉ thựchiện với đặc tuyến truyền đạt và sử dụng phương pháp trùng khớp điểm nênthời gian mô phỏng lâu và độ chính xác thấp

Bảng 1.2 thống kê các nghiên cứu điển hình về hướng nghiên cứu mô hìnhhóa cho OTFT Việc xác định mô hình cho OTFT được đề xuất nhiều kiểunhưng kiểu tích hợp là được ưa chuộng nhất với các nghiên cứu của Marinov[67], Sambandan [86], Tejada [105] và đặc biệt là Ling Li [61]

Bảng 1.2: Thống kê một số nghiên cứu về mô hình hóa OTFT.

Marinov [20, 67] Li [61]

Chen [122]

Torricelli [108]

Kumar [54]

Torricelli [107]

Nguồn

IEEE T Electron Dev

IEEE Electr Device L

J Sem

IEEE T Electron Dev

J Comput Electron

Org Electron

truyền

truyền đạt

truyền đạt + ra

truyền đạt + ra Kiểu mô hình tích hợp /

dòng cực

dòng cực máng

đảo + khuếch đại

Công cụ thực

Spice + Cadence tính toán Atlas 2-D tính toán

Một cách thức nữa cũng đem lại nhiều kết quả trong việc xây dựng mô hình

và cả thiết kế mạch nên được chú ý nhiều, nhất là vài năm gần đây, đó là hướngnghiên cứu kết hợp toán học và phần mềm mô phỏng mạch như các nhóm củaKumar [54, 55], Papadopoulos [78] và Bartzsch [10] Ngoài ra còn một vài cáchthức khác mà đã thể hiện trong bảng này Thêm nữa, bảng 1.2 chỉ ra là OTFTđược mô hình hóa đa số là loại p-OTFT, các OTFT có kích thước khá lớn, sửdụng chất bán dẫn hữu cơ phổ biến là pentacene trong khi chất điện môi cựccửa lại đa dạng Hầu hết các nghiên cứu đều sử dụng cả đặc tuyến truyền đạt

và đặc tuyến ra để mô hình hóa Các nghiên cứu thực hiện bằng thuần túy công

cụ toán học có thể đạt độ chính xác cao nhưng không chứng minh được là cóthể sử dụng trong việc thiết kế mạch Nghiên cứu của Li và Kumar sử dụng môhình được tạo ra để thiết kế và mô phỏng một số mạch đơn giản là mạch khuếchđại đảo và mạch NAND, NOR dùng một loại p-OTFT là nhờ có sử dụng công

cụ mô phỏng

Hình 1.11 biểu diễn kết quả mô hình hóa được so sánh với giá trị thực nghiệmtrong các nghiên cứu của Torricelli [108] trên đặc tuyến truyền đạt và Chen [122]

(b)

Hình 1.11: So sánh kết quả mô phỏng (nét liền) và giá trị đo (ký hiệu) trong các

nghiên cứu của (a) Torricelli [108] và (b) Chen [122].

Hình 1.12 và hình 1.13 thể hiện kết quả mà Li và Kumar đạt được trên cảhai loại đường đặc tuyến Khi này mô hình mà họ tạo ra đặc trưng cho linh kiệnthực nên chỉ hai nghiên cứu này có thể sử dụng mô hình để mô phỏng mạch như

đã liệt kê trong bảng 1.2 Mặc dù các mạch còn đơn giản nhưng cũng thể hiện

là cần thiết phải tạo mô hình dựa trên dữ liệu của cả hai loại đường đặc tuyến.Một điểm rất quan trọng nữa là công cụ hỗ trợ cho việc tạo mô hình phải làcông cụ hỗ trợ việc thiết kế và mô phỏng mạch chuyên dụng để đảm bảo rằngmạch tạo ra có độ tin cậy Ví dụ, nghiên cứu của Li và Kumar tương ứng sửdụng công cụ Spice và Atlas 2-D để mô phỏng một số mạch đơn giản và kết quảcho thấy sự tương đồng giữa số liệu thực nghiệm và mô phỏng [54, 61] Trongkhi đó, tác giả Chen sử dụng mô hình a-Si TFT của Spice để mô hình hóa nhưngchưa dùng mô hình này trong việc thiết kế mạch [122]

Fig 2 (a) Comparison between calculation and experimental data for transfer

characteristics of OTFT (b) The comparison between calculation and

experi-mental data for output characteristics of OTFT

Fig 3 (a) Comparison between calculation and experimental data for output

conductance of OTFT (b) Plots of transcapacitance Cgs and Cgd as function

of drain voltage

The neutrality requirement demands that the total charge in

the transistor should be always zero This requirement is used

Finally, the transcapacitances are now evaluated as the partial

derivatives of the charges with respect to the terminal

poten-tials, i.e.,

j

(21)

is used.

The model has been validated by comparison with

560 m with gold bottom gate, gold bottom source and drain

contacts, and an organic dielectric were fabricated on plastic

PEN foil They were characterized using an Agilent 4156C

pa-rameter analyzer The transfer characteristics of the transistors

modeled transfer curves (lines) compared with the experimental

data (symbols) Comparison between simulation results (lines)

and the measurement data (symbols) for output characteristics

Fig 4 (a) Topology of the OTFT inverter amplifier (b) Comparison betweensimulation and experiment of inverter-amplifier transfer characteristics

between the measured and simulated data of the conductance of this device.

Furthermore, the relation between transcapacitance and drain

Finally, we implemented the compact model presented lier into SPICE and simulated an inverting amplifier using drain–gate shortcut of the load transistor, as shown in Fig 4(a).

between simulation and experimental data is shown in Fig 4(b).

To conclude, in this letter, a compact model for OTFTs has been presented The model accounts for the below-threshold and above-threshold operating conditions through a single for- mula Furthermore, the explicit definition of threshold volt- age is given Good agreement between calculation and the experimental data is found The application of this compact model on circuit simulation is also discussed Simulation of an inverting amplifier shows good characteristics and agrees well with experimental data.

ACKNOWLEDGMENT

This work was performed in a collaboration between IMEC and TNO in the frame of HOLST center.

REFERENCES[1] H Bässler, “Charge transport in disordered organic photoconductors,”

Phys Stat Sol (B), vol 175, no 1, pp 15–56, Jan 1993.

[2] M C J M Vissenberg and M Matters, “Theory of the field-effect mobility

in amorphous organic transistors,” Phys Rev B, Condens Matter, vol 57,

no 20, pp 12 964–12 967, May 1998

[3] L Li, G Meller, and H Kosina, “Carrier concentration dependence of

the mobility in organic semiconductors,” Synth Met., vol 157, no 4/5,

pp 243–246, Mar 2007

[4] J Veres, S D Ogier, S W Leeming, D C Cupertino, and S M Khaffat,

“Low-k insulators as the choice of dielectrics in organic field-effect

tran-sistors,” Adv Funct Mater., vol 13, no 3, pp 199–204, Mar 2003.

[5] P Servati, A Natham, and G A J Amaratunga, “Generalized band field-effect mobility in disordered organic and inorganic semiconduc-

transport-tors,” Phys Rev B, Condens Matter, vol 74, no 24, p 245 210, Dec 2006.

[6] R A Street, J E Northrup, and A Salleo, “Transport in polycrystalline

polymer thin-film transistors,” Phys Rev B, Condens Matter, vol 71,

no 16, p 165 202, Apr 2005

[7] K Joardar, K K Gullapalli, C McAndrew, M E Burnham, and A Wild,

“An improved MOSFET model for circuit simulation,” IEEE Trans

Elec-tron Devices, vol 45, no 1, pp 134–148, Jan 1998.

[8] D E Ward, “Charge-based modeling of capacitance in MOS transistors,”Ph.D dissertation, Stanford Univ., Stanford, CA, 1981

Authorized licensed use limited to: IMEC Downloaded on May 25,2010 at 22:43:34 UTC from IEEE Xplore Restrictions apply

Hình 1.12: So sánh kết quả mô phỏng (nét liền) và giá trị đo (vòng tròn) trên đặc

tuyến truyền đạt và đặc tuyến ra trong mô hình của Li [61].

J Comput Electron

of any device and is dependent on doping concentration, but

an external bias control on V titself can bring out highly

con-trolled operation of the device.

A DG-OTFT structure, shown in Fig 1 consists of

chan-nel width (W ) and length (L) of 800 and 25µm,

respec-tively The top and bottom gate electrodes are of aluminium

and heavily doped silicon, respectively, each with a

thick-ness of 150 nm Furthermore, the SiO 2 of thicknesses 300

and 100 nm is used as the top and bottom gate dielectrics,

respectively The thicknesses of pentacene semiconducting

layer and gold S /D contacts are 200 and 80nm, respectively.

The organic dual gate device and logic gate circuits are

analyzed using finite element based Atlas 2-D numerical

device simulator [ 23 ] The NAND and NOR gate in the DLL

and ZVLL configurations are simulated under mixed-mode,

wherein, each input file is split into two parts; one of them

describes the circuit net-list, and the other explains device

simulation and model parameters It incorporates Poole–

Frenkel mobility model that effectively analyzes static and

dynamic behavior of the analog and digital circuits that can

where,μ(E), E and μ0 represent field dependent mobility,

electric field and null field mobility respectively The

acti-vation energy and hole Poole–Frenkel factor are specified

byΔ and β respectively, whereas, γ is used as the fitting

parameter This model demonstrates the conduction due to

field enhanced thermal excitation of trapped charge

carri-ers The mobility increases with an increase in gate

volt-age and thus justifies the hopping transport phenomenon in

OTFTs [ 24 ] The values ofΔ and β for pentacene material

are 1.792×10−2eV and 7.758×10−5eV (cm/V)0.5,

respec-tively [ 25 ] Effective density of states in both conduction and

valence band is considered as 1021whereas, the relative

per-mittivity of pentacene is 4 [ 26 ].

Pentacene

D (Au)

Top Gate (Al )

S (Au)

Fig 1 Schematic of dual gate OTFT

2.2 Electrical characteristics and parameter extraction of DG-OTFT

The simulated and experimental [ 15 ] output characteristics

(I ds −V ds ) of pentacene based DG-OTFT as a function of gate

voltage is shown in Fig 2 , whereas, its transfer characteristics

(I ds − V gs ) at V dsof −2.5 V is illustrated in Fig 3 Based

on the bias conditions, a dual gate transistor can be operated

in top, bottom and the dual gate modes In top-gate mode,

a voltage at the top gate is applied, while the bottom gate is kept at ground potential, however, the biasing is reversed in bottom-gate mode.

In single-gate bias mode, the second gate has no effect

on the conduction, whereas, both the gates play a vital role

in accumulating the charge at the OSC/insulator interface in dual-gate mode Total charge(Q T otal ) produced by both the

gates in dual-gate mode is expressed as [ 27 ]

0.0 -0.4 -0.8 -1.2 -1.6

V ds = -2.5V

Fig 3 Transfer(I ds − V gs ) characteristics of pentacene based

dual-gate OTFT

123

Hình 1.13: So sánh kết quả mô phỏng (nét liền) và giá trị đo (tam giác) trên đặc

tuyến truyền đạt và đặc tuyến ra trong mô hình của Kumar [54].

Bảng 1.2 cũng cho thấy đa số các nghiên cứu mô hình hóa cho loại p-OTFT

vì việc tạo bán dẫn hữu cơ loại N khó hơn và n-OTFT cũng có độ ổn định

kém hơn Hình 1.14 biểu diễn kết quả rất tốt của Torricelli và cộng sự [107] khi

mô hình hóa cho loại p-OTFT nhưng với n-OTFT thì sự sai lệch còn khá lớn

Từ những khảo sát trên, luận án đề xuất cách thức mô hình hóa linh kiện

OTFT dựa vào dữ liệu của cả hai loại đường đặc tuyến nhờ kết hợp công cụ

toán học, phân tích đặc tính điện và công cụ thiết kế mạch OPDK Việc xây

dựng mô hình sẽ được thực hiện cho cả hai loại transistor và được đưa vào thư

viện của công cụ thiết kế vi mạch hữu cơ OPDK

3 6 9 12

with L = 200µm, and L = 100µm the model (full line) perfectly agrees with the measurements in the whole range of drain volt- ages When the channel length is L = 50µm the model accu- rately predicts the transistor current only at low drain voltages

voltages and at smaller channel lengths (i.e L = 20µm and

L = 10µm) The same considerations hold in case of n-OTFTs (Fig 7 right panel) where the contact resistance limits the drain current at larger channel lengths compared to the p-OTFTs It should be pointed out that the larger contact resistance of n- OTFTs reduces the leakage current in the bulk of the semicon- ductor (see the off-region in Figs 4, 5) In the case of the p- OTFTs the leakage current as a function of the drain voltage

This analysis shows that the contact resistance cannot be glected It can be easily included in the model following the approaches [51, 55, 56, 57, 58] The idea is to split the channel into a small contact region, where there is a voltage drop VC,

p-and n-OTFTs at different channel lengths is calculated (dashed lines) with the proposed model (Eqs 9, 11, and 15) and the voltage drop at the source contact is obtained with the contact model proposed in [51, 56]:

Schottky barrier lowering effect, η = 2 is the quality factor, and

intro-duced to keep the dimensionality of the pre-factor I00, and θ is

2 4 6 8 10 12

0 10 20 30 40

0 2.5 5 7.5 10 12.5

5 10 15 20 25

a fitting parameter As shown in Fig 7 the overall model nel+contact) scales with the transistors channel length for both p- and n-OTFTs It is worth noting that effect of the channel length modulation is weak because in short-channel OTFTs the drain current is limited by the contact Therefore, the channel length modulation is not included in the model.

(chan-The model parameters are listed in Tab 1 (chan-The channel rameters are obtained by means of a single transfer character-

and for long-channel OTFTs (L = 200µm) In such conditions the contact resistance is negligible [51, 53, 59] and the model returns the physical parameters of the organic semiconductor (viz Nt, Nd, Tt, and Td) The contact parameters (viz I00, V0, and θ) are obtained form the output characteristics of short- channel OTFTs (L = 10µm).

Comparing the extracted parameters of p- and n-type OTFTs, 5

3 6 9 12

Figure 4: Transfer characteristics of a p-type OTFT at various drain-source

voltages Black lines with symbols are the measurements and red lines

are the model Dashed line is the leakage current calculated with R o f f =

(W/L)(V DS /I D ) The geometrical and physical parameters are listed in Table

1.

with L = 200µm, and L = 100µm the model (full line) perfectly

agrees with the measurements in the whole range of drain

volt-ages When the channel length is L = 50µm the model

accu-rately predicts the transistor current only at low drain voltages

(V S D < 5V), while the current is overestimated at larger drain

voltages and at smaller channel lengths (i.e L = 20µm and

L = 10µm) The same considerations hold in case of n-OTFTs

(Fig 7 right panel) where the contact resistance limits the drain

current at larger channel lengths compared to the p-OTFTs It

should be pointed out that the larger contact resistance of

n-OTFTs reduces the leakage current in the bulk of the

semicon-ductor (see the off-region in Figs 4, 5) In the case of the

p-OTFTs the leakage current as a function of the drain voltage

can be reproduced by I leak = (W/L)(V DS /R o f f ).

This analysis shows that the contact resistance cannot be

ne-glected It can be easily included in the model following the

approaches [51, 55, 56, 57, 58] The idea is to split the channel

into a small contact region, where there is a voltage drop V C ,

and the main channel, where the voltage drop is V DS − V C In

other words, the channel potential at the source side is V S + V C

instead of V S In Fig 7 the L/W-normalized drain current of

p-and n-OTFTs at different channel lengths is calculated (dashed

lines) with the proposed model (Eqs 9, 11, and 15) and the

voltage drop at the source contact is obtained with the contact

where I 0 = I 00 {log[1 + exp(V GF /V 00 )]} θ , V 0 accounts for the

Schottky barrier lowering effect, η = 2 is the quality factor, and

I 0 is the reverse current at V C = 0V V 00 = 1V and it is

intro-duced to keep the dimensionality of the pre-factor I 00 , and θ is

VGS [V]

I DS

0 10 20 30 40 50 0

2 4 6 8 10 12

DS = 0.1 V

Figure 5: Transfer characteristics of a n-type OTFT at various drain-source voltages Black lines with symbols are the measurements and red lines are the model The geometrical and physical parameters are listed in Table 1.

0 10 20 30 40

0 2.5 5 7.5 10 12.5

5 10 15 20 25

a fitting parameter As shown in Fig 7 the overall model nel+contact) scales with the transistors channel length for both p- and n-OTFTs It is worth noting that effect of the channel length modulation is weak because in short-channel OTFTs the drain current is limited by the contact Therefore, the channel length modulation is not included in the model.

(chan-The model parameters are listed in Tab 1 (chan-The channel rameters are obtained by means of a single transfer character- istic measured at the minimum drain voltage (|V DS | = 0.1V) and for long-channel OTFTs (L = 200µm) In such conditions the contact resistance is negligible [51, 53, 59] and the model returns the physical parameters of the organic semiconductor (viz N t , N d , T t , and T d ) The contact parameters (viz I 00 ,

pa-V 0 , and θ) are obtained form the output characteristics of channel OTFTs (L = 10µm).

short-Comparing the extracted parameters of p- and n-type OTFTs, 5

Hình 1.14: So sánh kết quả mô phỏng (nét liền) và giá trị đo (ký hiệu) trên đặc tuyến

truyền đạt (trên) và đặc tuyến ra (dưới) trong mô hình của Torricelli [107] cho loại p-OTFT (trái) và n-OTFT (phải).

1.3.3 Các nghiên cứu đã công bố về ADC hữu cơ

Các nghiên cứu về mạch tích hợp hữu cơ hiện nay vẫn chủ yếu là các mạch đơngiản [33, 54, 78, 104] do đặc tính điện của các phần tử cơ bản còn nhiều hạn chếnhư đã trình bày Thêm nữa, việc tổng hợp chất bán dẫn hữu cơ để chế tạo loạin-OTFT rất khó và độ ổn định cũng kém [27, 35, 120] nên đa số các mạch đượctạo ra ở dạng chỉ sử dụng p-OTFT Vì vậy, các mạch phức tạp như ADC mớichỉ có vài nghiên cứu tính tới thời điểm bản thảo của luận án này được hoànthiện

Bảng 1.3 tổng kết các kết quả nghiên cứu đã công bố về ADC hữu cơ Điểmnổi bật là trong khi các vi mạch silicon từ lâu không còn kiểu chế tạo chỉ sửdụng một loại transistor thì tới nay các vi mạch hữu cơ vẫn còn sử dụng mạchtoàn p-OTFT Tuy nhiên, xu hướng sử dụng mạch có cả hai loại transitor là tất

yếu và đã xuất hiện nhiều nghiên cứu theo hướng này dù mạch còn đơn giản.

Bảng 1.3: Thống kê các nghiên cứu về ADC hữu cơ.

† : độ phân giải lý tưởng khi thiết kế.

‡ : không tính phần mạch chạy trên FPGA.

Kết quả thống kê trên cho thấy các mạch hữu cơ này sử dụng điện áp nguồn

toàn bộ phần logic của mạch này thực hiện trên FPGA (Field-programmable gate

trong khi độ linh động của hạt dẫn trong bán dẫn hữu cơ thấp Bên cạnh đó,

trăm nJ/conv Những hạn chế còn tồn tại này của mạch hữu cơ dù còn nhiềunhưng nó rất tương đồng với sự ra đời và phát triển của mạch vô cơ Con đường

mà mạch vô cơ đã đi qua chính là nền tảng về cấu trúc mạch và xu hướng đểcác nhà nghiên cứu mạch hữu cơ dựa vào đó để xây dựng, cải thiện và nâng caokết quả đạt được

1.4 Đề xuất ứng dụng cho mạch SAR ADC hữu cơ

Tín hiệu điện sinh có nhiều loại trong đó điển hình là các tín hiệu cần theo dõinhư tín hiệu điện mắt (Electrooculogram – EOG ), tín hiệu điện tim (Electrocar-diogram – ECG ), tín hiệu điện não (Electroencephalogram – EEG ) và tín hiệuđiện cơ (Electromyogram – EMG ) [81, 89, 94] Biên độ và tần số của các loại tínhiệu này được biểu diễn trong hình 1.15

Hình 1.15: Tần số và biên độ của các tín hiệu điện sinh điển hình [81, 89].

hoàn toàn có thể được sử dụng để tạo ra mạch tích hợp hữu cơ để quan trắc tínhiệu điện sinh

Thống kê các nghiên cứu về ADC trong phần 1.1.3 được thể hiện tronghình 1.16 dưới dạng biểu đồ cùng với yêu cầu của ứng dụng cảm biến y sinh[81, 89, 94] Hình 1.16(a) cho thấy dải tần số thấp của tín hiệu điện sinh hoàntoàn có thể được đáp ứng bởi mạch SAR ADC Trong khi đó nếu căn cứ vàocông suất tiêu thụ P và hiệu suất sử dụng năng lượng FoM thì ngoài mạchSAR, mạch sigma-delta cũng có thể ứng dụng trong y sinh, xem hình 1.16(b),

đặc biệt là trong trường hợp cần chất lượng cực tốt Tuy nhiên vì cấu trúc mạchsigma-delta phức tạp nên nếu dùng linh kiện hữu cơ thì việc thiết kế mạch SAR

có tính khả thi hơn nhiều

Hình 1.16: So sánh các loại ADC theo: (a) fS và ENOB và (b) theo P và FoM.

Từ tất cả những phân tích ở trên, một số nhận xét quan trọng được rút ralà:

để thiết kế với linh kiện hữu cơ

tuyến ra

nhằm đảm bảo việc có thể sử dụng mô hình trong việc thiết kế mạch

Vì vậy, trong luận án này, tác giả đặt ra mục tiêu thiết kế mạch SAR ADCcông suất thấp từ cả p- và n-OTFT sau khi được mô hình hóa với cả hai loạiđường đặc tuyến truyền đạt và đặc tuyến ra của các OTFT sản xuất mẫu Quátrình trên được thể hiện thành các công đoạn như thể hiện trong hình 1.17

Hàm truyền đạt và

họ đặc tuyến ra

Thiết kế layout và chế tạo thật

Thiết kế và

mô phỏng mạch SAR ADC

*: Hình mang tính minh họa, nguồn Internet.

Hình 1.17: Các nội dung chính thực hiện trong luận án.

Việc sản xuất transistor và đo thông số theo yêu cầu đặt hàng được thựchiện tại Phòng thí nghiệm Murata, Viện JAIST, Nhật Bản Tác giả luận án tậptrung xây dựng mô hình cho OTFT và nghiên cứu thiết kế mạch SAR ADCcông suất thấp và tối ưu hóa theo hướng tiết kiệm công suất Công đoạn thiết

kế layout trước khi chế tạo thật sẽ được thực hiện trong các dự án tiếp theo

1.5 Kết luận chương

Mạch ADC có nhiều loại như flash, sigma-delta, pipelined và SAR ADC với các

ưu điểm nổi trội tương ứng là tốc độ cao, độ phân giải lớn, dễ thiết kế và côngsuất thấp Xét dưới góc độ tiết kiệm năng lượng thì SAR ADC nổi trội hoàntoàn so với các loại khác vì vậy loại ADC này luôn là ưu tiên hàng đầu khi cầngiảm thiểu công suất

Điện tử hữu cơ đang có cơ hội phát triển mạnh mẽ khi điện tử vô cơ đạtđược những thành tựu tiến gần đến giới hạn vật lý về tốc độ, độ tích hợp vàkích thước ở công nghệ lithography Đặc điểm nổi trội nhất của các sản phẩmđiện tử hữu cơ là mỏng, nhẹ, mềm dẻo, diện tích lớn, chi phí sản xuất thấp, cóthể in được và thân thiện với môi trường Về mặt vật liệu, do tính phong phúcủa các chất bán dẫn hữu cơ và thời gian phát triển chưa dài nên mô hình choOTFT còn chưa được hoàn thiện Xét ở khía cạnh thiết kế mạch tích hợp, việcthiếu các mô hình cho linh kiện hữu cơ là cản trở lớn nhất khiến cho việc sửdụng công cụ phần mềm hỗ trợ thiết kế và mô phỏng mạch không thể thực hiệnđược Thêm nữa, với các linh kiện cơ bản có đặc tính điện còn hạn chế, cấu trúcSAR đơn giản đặc biệt phù hợp với thiết kế ADC sử dụng OTFT

Trong chương tiếp theo, luận án sẽ trình bày chi tiết cách xây dựng mô hìnhcho OTFT và áp dụng để tạo mô hình cho p- và n-OTFT sử dụng vật liệu bándẫn hữu cơ pentacene và fullerene trên đế SOI Phương pháp này cũng được ápdụng trong Chương 4 để xây dựng mô hình cho p-OTFT với chất điện môi cựccửa PVC trên đế dẻo

đó cấu trúc, vật liệu chế tạo cũng như đặc tính điện của OTFT liên tục đượcgiới thiệu Trong chương này, luận án sẽ trình bày về cấu trúc chung và đặc tínhđiện của OTFT Tiếp đó là mô tả quá trình chế tạo OTFT mẫu là p-OTFT vàn-OTFT với vật liệu hữu cơ tương ứng là pentacene và fullerene Các OTFTsau đó được đo thông số điện để làm dữ liệu cho quá trình mô phỏng Trên cơ

sở phân tích đặc tính điện của linh kiện, công cụ toán học được sử dụng để tìmhàm toán học khớp với dữ liệu đo và kết hợp với công cụ thiết kế vi mạch đểxác định bộ thông số cho mô hình của các OTFT

2.1 Giới thiệu OTFT

2.1.1 Cấu trúc của OTFT

Transistor màng mỏng hữu cơ OTFT là một loại transistor hiệu ứng trường vớilớp bán dẫn hữu cơ [57, 124] Linh kiện cơ bản này được ứng dụng trong các sảnphẩm diện tích lớn như cảm biến, màn hình máy tính, điện thoại hay tivi, tấmpin mặt trời [31, 90] Tùy loại chất hữu cơ và cấu trúc mà các OTFT có thể

có đặc tính rất khác nhau nhưng điểm chung hiện nay vẫn là tần số hoạt độngthấp, điện áp làm việc cao, tuổi thọ ngắn như đã đề cập trong Chương 1

Một transistor màng mỏng hữu cơ điển hình có cấu tạo gồm các điện cựccửa (Gate – G ), cực máng (Drain – D ) và cực nguồn (Source – S ); lớp điện môi

34

cửa Cấu trúc này còn cần đảm bảo các điều kiện: độ rộng cực cửa phải lớn hơnchiều dài kênh dẫn, lớp điện môi có chiều dày nhỏ hơn nhiều so với chiều dàikênh dẫn và lớp bán dẫn hữu cơ phải tạo ra vùng điện trở tuyến tính giữa điệncực S và D.

L W

Hình 2.1: Cấu trúc và các kích thước hình học cơ bản của OTFT

Trên thực tế có 4 kiểu cấu trúc cho OTFT tùy theo vị trí của cực cửa G vàcác điện cực nguồn S và máng D như thể hiện trong hình 2.2

Điện môi Bán dẫn hữu cơ Đế cách điện

Hình 2.2: Một số cấu trúc điển hình của OTFT: a) BGTC, b) BGBC,

c) TGTC và d) TGBC.

Các kiểu cấu trúc trong hình 2.2 lần lượt là:

ở trên Đây là cấu trúc phổ biến nhất do thuận tiện trong quá trình sảnxuất

ở dưới

Điện áp đặt lên cực cửa sao cho điện áp này sẽ hút các hạt mang điện từ lớp

đế và hình thành nên kênh dẫn nối giữa cực nguồn và cực máng Điều này cónghĩa OTFT làm việc ở chế độ tích lũy trong kênh dẫn

2.1.2 Đặc tính điện của OTFT

Các đặc tính điện của OTFT thể hiện trong các vùng hoạt động có rất nhiềuđiểm chung với transistor hiệu ứng trường thông thường [57, 73, 124]

-2.0 -1.5 -1.0 -0.5 0.0 0

-2 -4 -6 -8 -10

Hình 2.3: (a) Điện áp đặt lên các cực của p-OTFT và dòng tương ứng Một ví dụ về

(b) Đặc tuyến truyền đạt và (c) Họ đặc tuyến đầu ra của một p-OTFT.

Với OTFT, khi điện áp trên các cực được đưa vào như ký hiệu trong hình2.3(a) thì dòng điện cực máng được đơn giản hóa theo [25, 51, 73, 112] như sau:

giá trị dòng cực máng theo biểu thức:

ID = εrε0

tox ×W

L × µ × [(V GS − V th ) × V DS −V

2 DS

máng là dòng bão hòa được tính theo biểu thức:

ID = 1

2 × εrε0

tox × W

L × µ × (V GS − V th )2 (2.2)

dẫn,Vthlà điện áp ngưỡng,ε0 là hằng số điện môi chân không (8, 854 ×10−12F/m),

Theo tiêu chuẩn do IEEE đưa ra trong tài liệu [39], thông số độ linh động

và điện áp ngưỡng có thể được trích xuất từ dữ liệu đo của đặc tuyến truyềnđạt nhờ biến đổi biểu thức tính dòng cực máng về mặt toán học

Biến đổi biểu thức 2.2 như sau:

dữ liệu thực nghiệm là đặc tuyến truyền đạt theo các bước sau:

2.2 Đề xuất cách thức mô hình hóa OTFT

Từ những phân tích về hạn chế của các mô hình của các tác giả khác mà đãđược giới thiệu trong Chương 1, tác giả luận án đề xuất kết hợp phân tích đặctính về điện của OTFT trên cả hai loại đường đặc tuyến với công cụ toán học

và công cụ mô phỏng để tìm ra bộ thông số của mô hình OTFT Công cụ toánhọc sử dụng ở đây là OriginPro có khả năng hỗ trợ xử lý dữ liệu và đồ thị cònOPDK là công cụ thiết kế mạch tích hợp hữu cơ Với phương pháp tiếp cận mớinày, quá trình mô phỏng được thực hiện nhanh hơn, kết quả thể hiện đặc tínhcủa OTFT toàn diện hơn và vì vậy độ tin cậy cao hơn cách thức thực hiện củanhiều nghiên cứu trước [20, 25, 67, 106] Hơn nữa, mô hình được phát triển trênnền tảng từ chương trình thiết kế mạch tích hợp nên hoàn toàn có thể sử dụngcho quá trình thiết kế và mô phỏng mạch

2.2.1 Phân tích mối quan hệ giữa các thông số trong mô hình

tương đương của OTFT

Mô hình tương đương được chọn cho OTFT là mô hình SPICE level-61 trongcông cụ mô phỏng của Synopsys Đây vốn là mô hình AIM-SPICE MOS15 dànhcho a-Si TFT (amorphous-Silicon TFT ) nhưng được chứng minh là mô hình cótính tương đồng nhất với TFT hữu cơ [10, 72, 95, 96]

Cơ sở toán học của cách thức xây dựng mô hình cho OTFT được phân tíchnhư sau:

Khi sử dụng mô hình AIM-SPICE MOS15 level 61 thì dòng cực máng củaOTFT được xác định theo biểu thức 2.5 [101]

TNOM là các thông số vật lý và thông số điều chỉnh (giải thích tên gọi của cácthông số này được cho trong bảng danh mục ký hiệu).

Dòng điện rò được tính theo biểu thức:

2.2.2 Xét ảnh hưởng của các thông số lên đặc tuyến của

OTFT

Vì mỗi thông số có mức độ ảnh hưởng khác nhau tới hai loại đường đặc tuyếntrên nên cần xét ảnh hưởng của chúng để phân nhóm chúng cho thuận tiện trong

đó, các hình 2.4(b), (d) và (f) cho thấy các thông số trên làm hình dạng, độ dốc

và khoảng cách giữa các đường đặc tuyến đầu ra thay đổi rất nhiều Tương tự

truyền đạt và làm đặc tuyến ra thay đổi rất lớn