hiết kế khối ổn áp LDO cho ứng dụng thẻ NFC sử dụng công nghệ mạch tích hợp CMOS TSMC180NM

6 Mở đầu Trong thời đại ngày nay, nhằm phục vụ cho cuộc sống ngày càng tiện nghi, con người đã tạo ra rất nhiều thiết bị điện tử, đa dạng về kích thước, chức năng hoạt động như máy tính

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

-

NGUYỄN VĂN LONG

THIẾT KẾ KHỐI ỔN ÁP LDO CHO ỨNG DỤNG THẺ NFC SỬ DỤNG CÔNG NGHỆ MẠCH TÍCH HỢP CMOS TSMC180NM

LUẬN VĂN THẠC SĨ KHOA HỌC CHUYÊN NGÀNH KỸ THUẬT ĐIỆN TỬ

NGƯỜI HƯỚNG DẪN KHOA HỌC:

TS PHẠM NGUYỄN THANH LOAN

Hà Nội – 2016

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

-

NGUYỄN VĂN LONG

THIẾT KẾ KHỐI ỔN ÁP LDO CHO ỨNG DỤNG THẺ NFC SỬ DỤNG CÔNG NGHỆ MẠCH TÍCH HỢP CMOS TSMC180NM

LUẬN VĂN THẠC SĨ KHOA HỌC CHUYÊN NGÀNH KỸ THUẬT ĐIỆN TỬ

NGƯỜI HƯỚNG DẪN KHOA HỌC:

TS PHẠM NGUYỄN THANH LOAN

Hà Nội – 2016

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM

Độc lập – Tự do – Hạnh phúc

BẢN XÁC NHẬN CHỈNH SỬA LUẬN VĂN THẠC SĨ

Họ và tên tác giả luận văn: Nguyễn Văn Long

Đề tài luận văn:

THIẾT KẾ KHỐI ỔN ÁP LDO CHO ỨNG DỤNG THẺ NFC SỬ DỤNG CÔNG NGHỆ

- Thống nhất cách gọi khối khuếch đại sai khác (error amplifier) tại trang 12 và trang 14

- Sửa lại chính tả công thức 1.3 Efficiency

- Đồng nhất hình ảnh khối điều khiển trở kháng (hình 2.16)

- Chỉnh lại giãn cách hình

Ngày 25 tháng 4 năm 2016

CHỦ TỊCH HỘI ĐỒNG

1

Mục Lục

Mở đầu 6

Chương 1 Tổng Quan 8

1.1 Giới thiệu về ứng dụng truyền thông NFC 8

1.2 Mô hình tổng quát của hệ thống 10

1.3 Cấu trúc, hoạt động, yêu cầu cho khối ổn áp tuyến tính LDO 10

1.3.1 Điện áp rơi 13

1.3.2 Hiệu suất 14

1.3.3 Các tham số về ổn áp 14

1.3.4 Tham số phụ thuộc nhiệt độ 16

1.3.5 Hệ số loại trừ tạp âm nguồn 16

1.3.6 Tham số đánh giá độ ổn định của mạch hồi tiếp âm 18

1.4 Yêu cầu cho mạch LDO 20

1.5 Kết luận 21

Chương 2 Mô hình mạch LDO đề xuất 22

2 1 Cấu tạo, hoạt động của transistor hiệu ứng trường MOSFET 22

2.1.1 Cấu tạo của MOSFET 23

2.1.2 Hoạt động của MOSFET 24

2 2 Cấu trúc và hoạt động của mạch đề xuất 26

2.2.1 Mạch tạo điện áp tham chiếu sử dụng MOSFET 27

2.2.2 Phương pháp bù tần số trong hệ hồi tiếp âm 33

2.2.3 Phân tích mạch LDO đề xuất 37

2 3 Kết luận 41

Chương 3 Thực hiện thiết kế và kết quả 43

3 1 Thực hiện thiết kế mạch tạo điện áp tham chiếu sử dụng MOSFET 44

3.1.1 Khảo sát sự phụ thuộc vào nhiệt độ của điện áp lớp tiếp giáp p-n của transistor MOSFET 44

3.1.2 Thực hiện thiết kế mạch tạo điện áp tham chiếu sử dụng MOSFET 47 3 2 Khảo sát vai trò bù tần số của cấu trúc điều khiển trở kháng đề xuất 57

3 3 Khảo sát kết quả mô phỏng sau layout của mạch LDO 61

3.3.1 Khảo sát các tham số phụ thuộc của điện áp đầu ra vào nguồn/ tải 63 3.3.2 Khảo sát sự phụ thuộc của điện áp đầu ra vào nhiệt độ 65

3.3.3 Khảo sát hệ số loại bỏ tạp âm nguồn PSRR 66

3.3.4 Khảo sát hoạt động của mạch đề xuất trên miền thời gian 68

3 4 Bảng so sánh các kết quả mạch đề xuất với các cấu trúc LDO khác 70

3 5 Kết luận 72

Kết Luận 73

Tài liệu tham khảo 74

2

Danh sách hình vẽ

Hình 1.1 Hoạt động của hệ thống truyền thông NFC 8

Hình 1.2 Các chế độ trong truyền thông NFC 9

Hình 1.3 Mô hình tổng quát của hệ thống cảm biến 11

Hình 1.4 Sơ khối chức năng của thẻ giao tiếp NFC 11

Hình 1.5 Mô hình tối giản của mạch LDO 12

Hình 1.6 Đặc tính điện áp vào-ra của mạch ổn áp LDO TPS76733 [6] 13

Hình 1.7 Đặc tính điện áp vào – ra của mạch LDO [10] 15

Hình 1.8 Đặc tính dòng tải – điện áp đầu ra của mạch LDO [10] 15

Hình 1.9 Ảnh hưởng của điện áp đầu vào tới điện áp đầu ra trong mạch LDO [11]17 Hình 1.10 Hệ số PSRR ở vùng tần số từ 10 Hz – 10 Mhz [11] 17

Hình 1.11 Mô hình hệ hồi tiếp âm [12] 18

Hình 1.12 Đồ thị bode của hệ a) không ổn định, b) ổn định [12] 19

Hình 1.13 Đáp ứng đầu ra của mạch hồi tiếp âm ứng với các trường hợp độ dự trữ pha khác nhau [13] 20

Hình 2.1 Cấu tạo của N-MOSFET [16] 23

Hình 2.2 Kí hiệu của NMOS và PMOS [16] 23

Hình 2.3 Hoạt động của MOSFET [16] 24

Hình 2.4 Đặc tuyến hoạt động của MOSFET [17] 25

Hình 2.5 Mô hình mạch LDO đề xuất 26

Hình 2.6 Mô hình nguyên lý của mạch tạo điện áp tham chiếu [2] 27

Hình 2.7 Mô hình mạch tạo điện áp có hệ số phụ thuộc nhiệt độ dương [19] 29

Hình 2.8 Mô hình nguyên lý của mạch tạo điện áp tham chiếu [19] 30

Hình 2.9 So sánh kích thước layout của BJT (phía trên) và MOS (phía dưới) trong công nghệ CMOS TSMC180nm 31

Hình 2.10 Mô hình mạch điện áp tham chiếu đề xuất 32

Hình 2.11 Mô hình của mạch khuếch đại đa tầng [20] 33

Hình 2.12 Vị trí của các điểm cực trên đồ thị Bode của biên độ và pha [14] 34

Hình 2.13 Ví dụ vê mạch khuếch đại thuật toán [15] 35

Hình 2.14 Đồ thị Bode của mạch OpAmp [15] 36

Hình 2.15 Cách thức bù tần số cho hệ hồi tiếp âm (đường nét mờ) [15] 36

Hình 2.16 Mô hình nguyên lý mạch LDO đề xuất 37

Hình 2.17 Mô hình mạch OpAmp dùng trong khối LDO 38

Hình 2.18 Vị trí của các điểm cực trong mô hình tín hiệu nhỏ của mạch LDO 39

Hình 2.19 Phần diện tích của tụ điện (CAP) trong layout mạch LDO (kích thước 120µm 220µm)ứng với công nghệ TSMC180 nm 40

Hình 3.1 Quy trình thiết kế vi mạch tương tự [3] 43

Hình 3.2 Khảo sát điện áp VBS của lớp tiếp giáp p-n trong MOSFET 180nm 45

Hình 3.3 Khảo sát sự phụ thuộc vào nhiệt độ của điện áp lớp phân cực thuận VBS0 và VBS1 46

Hình 3.4 Sự phụ thuộc của điện áp VBS theo điện áp nguồn Vdc 46

3

Hình 3.5 Mạch tạo điện áp tham chiếu BGR sử dụng MOSFET 48

Hình 3.6 Mô hình mạch khuếch đại OpAmp 49

Hình 3.7 Mạch tạo điện áp phân cực (khối BIAS) cho nguồn dòng trong OpAmp 50 Hình 3.8 Hệ số khuếch đại điện áp trên miền tần số 51

Hình 3.9 Dòng tiêu thụ OpAmp ứng với mức điện áp nguồn cấp từ 2 – 3.3V 51

Hình 3.10 Mô hình mạch khởi động (start up) cho mạch tạo điện áp tham chiếu 52

Hình 3.11 Mô hình mạch kiểm tra khối tạo điện áp tham chiếu 53

Hình 3.12 Đồ thị biểu diễn sự phụ thuộc của điện áp đầu ra với điện áp nguồn cấp đầu vào 54

Hình 3.13 Sự phụ thuộc của điện áp đầu ra vào nhiệt độ 55

Hình 3.14 Đáp ứng đầu ra của mạch tạo điện áp tham chiếu theo đầu vào trên miền thời gian ứng với trường hợp điện áp đầu vào thay đổi từ 0 – 3.3V 56

Hình 3.15 Đáp ứng đầu ra của mạch tạo điện áp tham chiếu theo đầu vào trên miền thời gian ứng với trường hợp điện áp đầu vào thay đổi từ 2 – 3.3V 56

Hình 3.16 Mạch LDO đề xuất 58

Hình 3.17 Đặc tuyến pha và đặc tuyến biên độ của hàm truyền hệ mở ứng với chế độ không tải của mạch LDO không sử dụng khối điều khiển trở kháng 59

Hình 3.18 Đặc tuyến pha và đặc tuyến biên độ của hàm truyền hệ mở ứng với chế độ có tải của mạch LDO không sử dụng khối điều khiển trở kháng 59

Hình 3.19 Đặc tuyến pha và đặc tuyến biên độ của hàm truyền hệ mở ứng với chế độ không tải của mạch LDO có sử dụng khối điều khiển trở kháng 60

Hình 3.20 Đặc tuyến pha và đặc tuyến biên độ của hàm truyền hệ mở ứng với chế độ có tải của mạch LDO có sử dụng khối điều khiển trở kháng 61

Hình 3.21 So sánh diện tích layout của mạch LDO sử dụng BJT và tụ bù tần số (phía trên) và mạch LDO sử dụng MOSFET và mạch 62

Hình 3.22 Mô hình mạch kiểm tra khối LDO đề xuất 63

Hình 3.23 Sự phụ thuộc của điện áp đẩu ra với nguồn đầu vào tại hai trường hợp không tải (phía trên) và dòng tài cực đại (phía dưới) 64

Hình 3.24 Sự phụ thuộc của điện áp đẩu ra với dòng tải ứng hai trường hợp điện áp đầu vào bằng 2V (phía trên) và 3.3 V (phía dưới) 64

Hình 3.25 Đặc tuyến của điện áp đầu ra và nhiệt độ trong chế độ không tải ứng với điện áp đầu vào là 2V (hình trên) và 3.3 V (hình dưới) 66

Hình 3.26 Đặc tuyến của điện áp đầu ra và nhiệt độ trong chế độ dòng tải cực đại ứng với điện áp đầu vào là 2V (hình trên) và 3.3 V (hình dưới) 66

Hình 3.27 Hệ số PSRR của mạch LDO tại chế độ không tải 67

Hình 3.28 Hệ số PSRR của mạch LDO tại chế độ dòng tải cực đại 67

Hình 3.29 Hoạt động của mạch LDO đề xuất trên miền thời gian 69

Hình 3.30 Hoạt động của mạch LDO đề xuất trên miền thời gian 69

Hình 3.31 Thiết kế LDO giai đoạn đầu 70

4

Danh sách bảng biểu

Bảng 1-1 Yêu cầu của mạch LDO trong ứng dụng NFC 20

Bảng 2-1 Phương trình đặc tính của MOSFET 25

Bảng 2-2 Bảng ảnh hưởng của các tham số theo nhiệt độ 28

Bảng 3-1 Yêu cầu cho mạch tạo điện áp tham chiếu BGR 47

Bảng 3-2 Yêu cầu cho bộ khuếch đại thuật toán trong mạch BGR 50

Bảng 3-3 Hệ số phụ thuộc nhiệt độ TC trong 4 trường hợp hoạt động mạch LDO đề xuất 65

Bảng 3-4 Hệ số PSRR tại tần số 13.56 MHz ứng với 4 trường hợp hoạt động của LDO 68

Bảng 3-5 Bảng so sánh các tham số hoạt động của hai thiết kế LDO tại hai giai đoạn 71

Bảng 3-6 Bảng so sánh giữa LDO đề xuất và các thiết kế khác 72

5

Bảng thuật ngữ và các từ viết tắt

6

Mở đầu

Trong thời đại ngày nay, nhằm phục vụ cho cuộc sống ngày càng tiện nghi, con người đã tạo ra rất nhiều thiết bị điện tử, đa dạng về kích thước, chức năng hoạt động như máy tính, điện thoại thông minh, các mạch điều khiển thiết bị trong gia đình, phương tiện công cộng hay trong công nghiệp …Thêm vào đó, với sự phát triển của ngành chế tạo vi mạch tích hợp theo hướng gia tăng về mật độ và giảm dần kích thước linh kiện, các mạch điện tử đã xuất hiện trong các thiết bị nhỏ hơn như các cảm biến, các thẻ từ, những vi mạch được gắn vào cơ thể để theo dõi sức khỏe con người, … Với sự gia tăng khổng lồ như vậy, việc cung cấp và quản lý nguồn năng lượng sao cho phù hợp với đặc tính của từng loại mạch điện tử cũng được xem xét và nghiên cứu Trong đó, năng lượng dạng sóng điện từ trong truyền phát dữ liệu là một trong những dạng năng lượng được tận dụng cho các ứng dụng truyền thông ở cự ly gần (Near Field Communication- NFC), các thẻ từ, các thẻ RFID, hay các cảm biến không dây Yêu cầu cho các ứng dụng này là kích thước hệ thống nhỏ gọn, tiêu thụ năng lượng thấp và hiệu quả Vì vậy, việc thiết kế các vi mạch nguồn cung cấp cho ứng dụng này phải được xem xét sao cho phù hợp với đặc điểm riêng của ứng dụng Đặc biệt với xu hướng ngày càng giảm kích thước, yêu cầu về việc giảm diện tích của vi mạch nguồn cũng cần được nghiên cứu

Với các lý do trên, đề tài tập trung vào kĩ thuật làm giảm diện tích khối mạch

ổn áp tuyến tính LDO (Low Drop-out Regulator) cung cấp nguồn cho vi mạch cảm biến khí gas sử dụng chuẩn truyền thông NFC Kĩ thuật được thực hiện là thay thế

và loại bỏ các linh kiện có kích thước lớn nhưng đóng vai trò quan trọng bằng những linh kiện và những mạch có kích thước nhỏ hơn trong khi vẫn đảm bảo việc cung cấp nguồn liên tục cho mạch Luận văn được trình bày thành ba phần: Phần

Mở Đầu giới thiệu và đặt vấn đề cho đề tài Phần Nội Dung bao gồm ba chương Trong đó, chương 1 giới thiệu về giao thức truyền thông tầm gần NFC cũng như trình bày sơ lược về vai trò, nguyên tắc hoạt động và các yêu cầu cho mạch ổn áp LDO Tiếp theo, cấu trúc, nguyên tắc hoạt động của mạch ổn áp đề xuất và các linh

8

Trong chương này, cấu trúc và nguyên lý hoạt động tổng quát của hệ thống truyền thông tầm gần NFC được giới thiệu Tiếp theo, cấu tạo, hoạt động và các tham số đánh giá hoạt động của một mạch ổn áp tuyến tính LDO được trình bày Cuối cùng, yêu cầu trong mạch LDO nhằm phù hợp với yêu cầu của hệ thống cảm biến khí gas sử dụng chuẩn giao tiếp NFC sẽ được đề xuất

1.1 Giới thiệu về ứng dụng truyền thông NFC

NFC là một giao thức truyền thông tầm gần, tiêu hao năng lượng thấp giữa hai thiết bị Trong đó, một thiết bị đóng vai trò thiết bị khởi tạo, sử dụng hiện tượng cảm ứng điện từ, tạo ra một trường điện từ mà có thể được nhận biết và truy cập được bởi thiết bị thu (được gọi là thiết bị đích) Sóng truyền từ thiết bị khởi tạo đến thiết bị đích có chức năng chính là truyền dữ liệu trong một khoảng cách rất ngắn (nhỏ hơn 4cm) Ngoài ra, năng lượng của sóng truyền còn được tận dụng để cung cấp nguồn cho các mạch gắn trong các thiết bị có kích thước nhỏ và tiêu thụ công suất thấp như các thẻ từ, thẻ ngân hàng, hay các các quảng cáo điện tử … NFC được phát triển dựa trên công nghệ nhận biết bằng sóng điện từ (radio frequency identify –RFID) Hoạt động của cách thức truyền thông này được mô tả trong hình 1.1

Hình 1.1 Hoạt động của hệ thống truyền thông NFC

Trên hình1.1, thiết bị đọc(reader) giao tiếp với thiết bị nhận thông qua hai anten Năng lượng phát ra dưới dạng sóng từ thiết bị đọc cũng được cung cấp cho thiết bị nhận thông qua hai anten này trên cơ sở hiện tượng cảm ứng điện từ Sau

9

khi đã nhận năng lượng dưới dạng sóng, bên thiết bị nhận tiến hành tách phần dữ liệu để đưa vào bộ phận xử lý Đồng thời, phần sóng mang cũng được thu lại và được chỉnh lưu, ổn áp nhằm tạo ra nguồn ổn định cung cấp cho thiết bị nhận Do việc truyền dẫn dữ liệu được thực hiện ở cự ly gần, nên năng lượng tiêu hao trên các thiết bị là khá nhỏ Bên cạnh đó, phương pháp điều chế để gửi dữ liệu cũng được thực hiện một cách đơn giản và tránh được những nhiễu tín hiệu không mong muốn trong quá trình truyền Có ba chế độ truyền chính trong ứng dụng NFC (hình 1.2): Chế độ đọc/ghi dữ liệu: Chế độ này cho phép các thiết bị có tích hợp thẻ NFC

có thể đọc hoặc ghi các thông tin được lưu trên các thẻ RFID Ví dụ: một điện thoại thông minh được trang bị thẻ truyền thông NFC có thể lấy nhiều thông tin hơn từ một sản phẩm nào đó được gắn thẻ RFID

Chế độ truyền P2P (peer to peer): Hai thiết bị được tích hợp thẻ NFC có thể giao tiếp dữ liệu qua lại với nhau trong một khoảng cách gần

Chế độ mô phỏng: thiết bị sử dụng công nghệ NFC có thể được thay thế cho các thẻ thanh toán điện tử Điều này giúp tất cả dữ liệu đều được lưu trữ chỉ tại một nguồn duy nhất, giúp gia tăng sự tiện lợi cho người sử dụng Ví dụ: một điện thoại thông minh được tích hợp thẻ NFC có thể thay thể cho các thẻ thanh toán, chứng minh thư, hay các loại thẻ điện tử khác

Hình 1.2 Các chế độ trong truyền thông NFC Nhờ có nhiều chế độ hoạt động đa dạng như được trình bày ở trên, truyền thông NFC ngày càng được sử dụng rộng rãi trong các lĩnh vực như thanh toán điện

tử, đọc thông tin sản phẩm, trao đổi dữ liệu trong khoảng cách gần giữa hai máy

10

1.2 Mô hình tổng quát của hệ thống

Trong nghiên cứu này, giao thức truyền thông tầm gần NFC được ứng dụng

để thu dữ liệu và cung cấp năng lượng cho hệ thống cảm biến Mô hình và yêu cầu chung của hệ thống được mô tả trong hình 1.3 Trong hệ thống, khối giao tiếp NFC

có chức năng thu nhận sóng mang thông tin được điều chế biên độ ASK (Amplitude shift keying) Phần sóng này sẽ được giải điều chế thành thông tin và sóng mang Thông tin tách khỏi sóng mang được truyền vào khối xư lý tín hiệu còn sóng mang

sẽ được chuyển thành năng lượng để cung cấp cho toàn bộ hệ thống hoạt động Sơ

đồ khối chức năng của khối giao tiếp NFC được mô tả trong hình 1.4 Khối giao tiếp NFC bao gồm anten thu sóng ASK, khối chỉnh lưu sóng đầu vào, khối ổn áp tuyến tính LDO, bộ giải điều chế ASK và các khối chức năng phụ khác Trong đó, khối giải điều chế ASK có tác dụng tách lấy thông tin từ sóng mang và đưa dữ liệu

đó cho khối xử lý tín hiệu Khối chỉnh lưu và khối LDO có tác dụng tách lấy sóng mang và tạo ra điện áp ổn định để cung cấp nguồn cho hệ thống Việc thiết kế khối chỉnh lưu và khối LDO sẽ ảnh hưởng tới hiệu suất truyền năng lượng trong hệ thống Thêm vào đó, với yêu cầu về diện tích, do việc xuất hiện nhiều phần tử tích trữ năng lượng có kích thước lớn như tụ điện, cuộn cảm , nên việc giảm diện tích chế tạo hai khối này cũng sẽ đóng góp rất lớn vào việc thu nhỏ kích thước toàn khối giao tiếp NFC Trong hai khối này, việc giảm diện tích cho khối LDO sẽ được tập trung nghiên cứu Ngoài ra, những yêu cầu và thông số cho khối LDO cũng cần phải thỏa mãn nhằm phù hợp cho việc cấp năng lượng cho toàn bộ hệ thống

1.3 Cấu trúc, hoạt động, yêu cầu cho khối ổn áp tuyến tính LDO

Mạch ổn áp tuyến tính điện áp rơi thấp LDO (Low dropout voltage) là một mạch có vai trò tạo ra một điện áp ổn định, không phu thuộc vào điện áp đầu vào, nhiệt độ và tải đầu ra Do điện áp đầu ra của mạch xấp xỉ với điện áp cung cấp đầu vào, nên mạch được gọi là ổn áp có điện áp rơi thấp Sơ đồ tổng quát của khối LDO được mô tả trong hình 1.5

11

Hình 1.3 Mô hình tổng quát của hệ thống cảm biến

Hình 1.4 Sơ khối chức năng của thẻ giao tiếp NFC

Mạch LDO bao gồm 3 thành phần chính Đầu tiên, khối tạo điện áp tham

chiếu VREF có tác dụng tạo ra điện áp cố định, không phụ thuộc vào nguồn cấp và

12

nhiệt độ Khối khuếch đại sai lệch (Error amplifier) có tác dụng khuếch đại độ sai khác giữa điện áp tham chiếu và điện áp đầu ra nhằm điều khiển transistor Q1 Hoạt

Hình 1.5 Mô hình tối giản của mạch LDO

động của mạch LDO dựa trên nguyên tắc hồi tiếp âm với vòng hồi tiếp bao gồm transistor Q1, mạch khuếch đại sai khác, hai điện trở R1, R2¸và mạch tạo điện áp tham chiếu VREF Khi dòng ra tải thay đổi, điện áp Vout cũng gặp sự thay đổi Thông qua hai trở phân áp R1 và R2, sự thay đổi của Vout được so sánh với điến áp tham chiếu cố định VREF Sự so sánh này sẽ được khối khuếch đại chuyển thành điện áp điều khiển transistor Q1 tăng hoặc giảm dòng cung cấp ra ngoài tải Nhờ vòng hồi tiếp âm này, điện áp Vout luôn được giữ ở mức không đổi Do điện áp đầu ra của khối khuếch đại sai khác thay đổi tuyến tính, không theo dạng lật trạng thái và tùy thuộc vào mối quan hệ giữa điện áp đầu ra mạch LDO và điện áp tham chiếu nên LDO được xếp vào mạch ổn áp tuyến tính Công thức tính điện áp đầu ra được viết như sau:

Vout = VREF (1 + R2/R1) + VERR (1.1)

Ưu điểm của mạch LDO đó là không xuất hiện các tạp âm chuyển mạch giống như trong các ổn áp dạng xung Đồng thời, diện tích mạch LDO cũng nhỏ hơn so với diện tích của ổn áp nguồn xung do không cần các phần tử tích trữ năng lượng như tụ điện hay cuộn cảm (tụ điện trong mạch LDO chỉ tham gia vào quá trình ổn định trong mạch, không phải là phần tử tích trữ năng lượng) Tuy nhiên, do

13

không có chế độ lật trạng thái nên mạch LDO luôn tiêu thụ năng lượng trong khi hoạt động Vì vậy, hiệu suất của mạch LDO sẽ nhỏ hơn hiệu suất của mạch ổn áp xung Mặc dù vậy, do những ưu điểm được nêu phía trên mà mạch LDO được sử dụng trong các ứng dụng có yêu cầu về công suất đầu vào không quá lớn và diện tích nhỏ Khi nghiên cứu mạch LDO, các tham số sau được xem xét

1.3.1 Điện áp rơi

Điện áp rơi được định nghĩa là hiệu giữa điện áp đầu ra và đầu vào tại điểm

mà mạch không còn đóng vai trò ổn áp, tức là khi điện áp đầu vào tiến tới gần giá trị với điện áp đầu ra [6] Trong hoạt động của LDO, ba vùng chính được tạo thành: vùng không hoạt động, vùng điện áp rơi và vùng ổn áp Để hiểu rõ về thông số này, Hình 1.6 là một ví dụ mô tả ba vùng này trên đặc tính điện áp vào –ra của một mạch LDO TPS76733 thuộc hãng Texas Instruments [6] Trên đường đặc tính này, vùng

đồ thị không đổi ứng với giá trị điện áp đầu vào từ 3.6V đến 10V được gọi là vùng

ổn áp Trong vùng trên, điện áp đầu ra luôn giữ ổn định ở mức 3.3V và không phụ thuộc vào điện áp đầu vào Khi điện áp đầu vào đạt mức 3.6V, điện áp đầu ra của mạch bắt đầu không giữ ổn định và mạch chuyển sang vùng rơi Vùng này ứng với phần điện áp vào từ 2V đến 3.6V Như vậy điện áp rơi của LDO trong ví dụ trên là 0.3V (hiệu chênh lệch giữa giá trị điện áp đầu vào khi LDO bắt đầu chuyển sang vùng rơi với điện áp đầu ra) Điện áp rơi được sử dụng để tối ưu hiệu suất của mạch

Hình 1.6 Đặc tính điện áp vào-ra của mạch ổn áp LDO TPS76733 [6]

1.3.3 Các tham số về ổn áp

Các tham số về ổn áp dùng để đánh giá sự phụ thuộc của điện áp đầu ra với các giá trị thay đổi trong mạch như điện áp đầu vào và dòng tải Để đánh giá sự phụ thuộc này, hai tham số được sử dụng: độ phụ thuộc của điện áp đầu ra với điện áp đầu vào (line regulation) và độ phụ thuộc điện áp đầu ra với dòng tải (load regulation) Các tham số này chỉ được tính toán trong vùng hoạt động ổn áp của mạch LDO Để hiểu rõ hơn vai trò của hai tham số trong mạch, đặc tính của mạch LDO trong hình 1.7 và 1.8 được chọn xem xét Trong hình 1.7, các đường nét đứt là các đường thể hiện sự thay đổi của điện áp đầu ra so với điện áp đầu vào trong mạch LDO Sự phụ thuộc này được tính theo công thức [9]:

Với ∆ là sự thay đổi của điện áp đầu ra trong vùng ổn áp và ∆ là khoảng thay đổi điện áp đầu vào Hệ số line regulation càng thấp thì điện áp đầu ra của mạch càng ổn định và không phụ thuộc vào nguồn đầu vào trong mạch Hệ số line regulation phụ thuộc vào độ khuếch đại của vòng hồi tiếp âm (bao gồm trở R1,

R2, transistor Q1, bộ khuếch đại sai khác và mạch tạo điện áp tham chiếu VREF có trong hình 1.5) Độ khuếch đại này càng lớn thì hệ số line regulation càng nhỏ sự phụ thuộc của điện áp đầu ra vào dòng tải được biểu diễn trên hình 1.8 Trên hình

Hình 1.7 Đặc tính điện áp vào – ra của mạch LDO [10]

Hình 1.8 Đặc tính dòng tải – điện áp đầu ra của mạch LDO [10]

16

1.3.4 Tham số phụ thuộc nhiệt độ

Không chỉ phụ thuộc vào các tham số điện, ảnh hưởng của nhiệt độ tới hoạt động của mạch LDO cũng cần phải được tính tới Do mạch LDO có những phần tử

có giá trị phụ thuộc vào nhiệt độ khá lớn như điện trở hoặc các transistor nên điện

áp đầu ra của mạch sẽ bị ảnh hưởng theo nhiệt độ Hệ số phụ thuộc này được xác định bởi công thức [1]:

(1.5)Trong đó, X thể hiện bất kì đại lượng nào phụ thuộc vào nhiệt độ như điện

áp, điện trở, điện dung… TC là hệ số phụ thuộc vào nhiệt độ Đơn vị của TC thường là ppm/oC ( phần triệu / độ C) do đó, công thức (1.5) còn được nhân thêm với 106 Hệ số TC càng nhỏ thì độ phụ thuộc vào nhiệt độ của đại lượng X càng nhỏ Trong thiết kế mạch LDO, để tạo ra một điện áp không phụ thuộc vào nhiệt độ, theo công thức (1.1), một điện áp không độc lập với nhiệt độ và nguồn cấp VREF cần phải được tạo ra Việc thiết kế mạch tạo ra điện áp này sẽ được đề cập trong chương

2

1.3.5 Hệ số loại trừ tạp âm nguồn

Hệ số loại trừ tạp âm nguồn (PSRR – power supply rejection ratio) cho biết khả năng loại bỏ tạp âm nguồn cấp của mạch LDO PSRR là một tham số phụ thuộc vào tần số và cần phải được xem xét trên toàn bộ miền tần số Khi cấp nguồn cho mạch LDO, một số tạp âm của nguồn cấp (trong một khoảng tần số) sẽ ảnh hưởngđến chất lượng của điện áp đầu ra và ảnh hưởng của các tạp âm này cần phải được làm giảm khi đi qua mạch Hình 1.9 mô tả ảnh hưởng của tạp âm nguồn lên điện áp

ra Giả sử điện áp đầu vào có một sự thay đổi ∆Vin (ripple), sau khi đi qua mạch LDO, điện áp đầu ra của mạch cũng có một sự thay đổi là ∆Vout (ripple) Về mặt định nghĩa, PSRR và line regulation có điểm tương đồng Tuy nhiên, PSRR là một tham số để xét đến ảnh hưởng của mọi tần số tạp âm của đầu vào và do các phần tử

kí sinh trong mạch thay đổi phụ thuộc vào tần số đặc biệt là ảnh hưởng của các phần

tử này sẽ càng mạnh khi ở vùng tần số cao Do đó, PSRR được xem như tham số để đánh giá chất lượng của điện áp đầu ra trên toàn vùng tần số

17

Hình 1.9 Ảnh hưởng của điện áp đầu vào tới điện áp đầu ra trong mạch LDO [11]

Công thức tính hệ số PSRR được cho như sau [11]:

(1.6) Công thức (1.6) được tính cho mọi vùng tần số Tuy vậy, tùy vào mục đích

sử dụng LDO, khoảng tần số để xét PSRR sẽ khác nhau Ví dụ, trong đề tài này, khối LDO được thiết kế dùng cho phần mạch giao tiếp NFC với chuẩn hoạt động là 13.56 MHz Vì vậy, hệ số PSRR của LDO trong trường hợp này sẽ được xét trong vùng tần số từ 10 MHz trở lên Dựa vào công thức (1.6), ta thấy rằng, hệ số PSRR càng nhỏ thì chất lượng đầu ra của mạch LDO càng tốt do ít tạp âm đầu ra xuất hiện hơn Ở những vùng tần số cao, PSRR khó có thể đạt đúng yêu cầu do sự xuất hiện của các phần tử kí sinh gây ảnh hưởng tới mạch Hình 1.10 là ví dụ biễu diễn đặc tính của hệ số PSRR ở những vùng tần số cao của một mạch LDO Trên hình vẽ, hệ

số PSRR có giá trị khá nhỏ ở vùng tần số từ 10 Hz – 10 KHz (-60 dB đến -40 dB)

và giá trị này tăng lên tới -20 dB tại vùng tần số từ 100 KHz

Hình 1.10 Hệ số PSRR ở vùng tần số từ 10 Hz – 10 Mhz [11]

18

1.3.6 Tham số đánh giá độ ổn định của mạch hồi tiếp âm

Do mạch LDO có cấu trúc hồi tiếp âm nên việc đánh giá về khả năng gây ra dao động của hệ hồi tiếp âm cũng cần phải xem xét Theo tiêu chuẩn Barkhausen, khi một hệ hồi tiếp âm có chất lượng kém, dao động sẽ hình thành Để làm rõ hơn

về tiêu chuẩn Barkhausen, ta xét một mô hình hồi tiếp âm trên hình 1.11

Hình 1.11 Mô hình hệ hồi tiếp âm [12]

Hình 1.11 biễu diễn một hệ hồi tiếp âm bao gồm phần tử khuếch đại H(s) và phần tử hồi tiếp β Từ mô hình trên, Hàm truyền của hệ thống được biểu diễn như sau [12]:

số ω1 (s1 = jω1) khi hai điều kiện sau được thỏa mãn [12]:

|βH(jω1)| = 1 (1.8) Φ(βH(jω1)) = -180o (1.9) Hai phương trình (1.8) và (1.9) được gọi là tiêu chuẩn Barkhausen Khi thỏa mãn tiêu chuẩn này, hệ hồi tiếp âm sẽ trở thành hệ hồi tiếp dương và gây ra dao động, tạo ra trạng thái không ổn định Như vậy, để một hệ hồi tiếp âm không xuất hiện dao động, hai tiêu chuẩn trên không được đồng thời xảy ra tại vùng tần số hoạt động Để có cái nhìn trực quan hơn khi xét đến độ ổn định của một hệ thống, đồ thị

19

Bode được sử dụng Hình 1.12 là một ví dụ về đồ thị Bode giữa một hệ ổn định và một hệ không ổn định

Hình 1.12 Đồ thị bode của hệ a) không ổn định, b) ổn định [12]

Như trên đồ thị 1.12a, một hệ không ổn định sẽ có đặc tính pha đạt -180o

tại điểm cực có tần số ứng với độ lớn lớn hơn 0dB trên đường đặc tính biên độ Ngược lại, trên hình 1.12b, một hệ ổn định sẽ có đường đặc tính pha đạt -180o

tại điểm cực

có tần số ứng với độ lớn < 0dB Như vậy, khi hệ hồi tiếp âm đạt tới điểm quay pha sang hồi tiếp dương, nếu biên độ của hàm truyền có độ lớn hơn 1 thì hệ sẽ khuếch đại liên tục những thành phần tạp âm và gây ra dao động Nếu biên độ hàm truyền

có độ lớn nhỏ hơn 1 thì dao động sẽ không xảy ra, hệ được coi là ổn định

Để xác định độ ổn định của hệ thống, một khái niệm được gọi là độ dự trữ pha (phase margin) được đưa ra Độ dự trữ pha (phase margin-PM) là độ sai khác của giữa pha của tần số ứng với biên độ bằng 0dB với 180o Công thức tính độ dự trữ pha được cho như sau:

PM = 180o - |Ф (ω0dB)| (1.10) Với Ф (ω0dB) là pha tại tần số có độ lớn biên độ bằng 0dB Độ dự trữ pha không chỉ dùng để xem xét một hệ thống có ổn định hay không mà còn ảnh hưởng tới đáp ứng của điện áp đầu ra trong mạch Nếu tham sô PM càng lớn thì hệ thống

Với độ dữ trữ pha PM = 45o, tín hiệu đầu ra là ổn định tuy nhiên sẽ có những

“gợn” trong giai đoạn xác lập Với PM = 60o, tín hiệu đầu ra ổn định và không có gợn Với PM = 90o, tín hiệu đầu ra cũng ổn định và không có gợn Tuy nhiên, thời gian để tín hiệu đầu ra đạt mức điện áp cực đại sẽ lâu hơn so với trường hợp hệ có

PM = 60o Vì vậy, độ dự trữ pha thường được lựa chọn trong khoảng 60o

với các hệ hồi tiếp âm

1.4 Yêu cầu cho mạch LDO

Với chức năng cung cấp nguồn cho khối giao thức NFC, ngoài các yêu cầu

về các tham số kĩ thuật được nêu ở mục 1.3 phải phù hợp, mạch LDO còn cần thêm một yêu cầu về diện tích chiếm trong toàn vi mạch nhằm phù hợp vói kích thước thẻ NFC Trong luận văn này, các kĩ thuật làm giảm diện tích trong mạch LDO sẽ được nghiên cứu Ngoài ra, công nghệ vi mạch CMOS TSMC180nm sẽ được dùng trong thiết kế mạch Để thỏa mãn việc cung cấp một nguồn áp cố định ch các khối thành phần trong thẻ NFC, các yêu cầu cụ thể cho mạch LDO được đưa ra trong bảng 1-1

Bảng 1-1 Yêu cầu của mạch LDO trong ứng dụng NFC

ổn định có giá trị lớn nhất là 10mA với khoảng nhiệt độ hoạt động từ -250C đến

750C Ngoài ra, yêu cầu về chất lượng của điện áp đầu ra mạch LDO như hệ số phụ thuộc của điện áp đầu ra vào nguồn cấp và tải (line/load regulation), hệ số phụ thuộc vào nhiệt độ (TC), độ dự trữ pha, hệ số loại bỏ tạp âm nguồn PSRR tại tần số 13.56 Mhz ứng với tần số hoạt động của chuẩn truyền thông NFC cho hệ thống, cũng cần được thỏa mãn bảng 1-1

1.5 Kết luận

Như vậy, chương 1 đã giới thiệu sơ lược về định nghĩa, nguyên lý hoạt động của hệ thống truyền thông NFC cũng như cấu tạo, hoạt động và các tham số có trong mạch ổn áp tuyến tính LDO Nhằm đảm bảo cho hoạt động của thẻ NFC trong

hệ thống cảm biến khí gas, yêu cầu thiết kế của mạch ổn áp tuyến tính cũng đã được liệt kê cụ thể Tiếp theo, cơ sở lý thuyết của các kĩ thuật nhằm giảm diện tích trong thiết kế LDO sẽ được trình bày trong chương 2

22

Chương 2 Mô hình mạch LDO đề xuất

Như đã được trình bày trong các phần trước, đề tài nghiên cứu về mô hình mạch LDO theo hướng tập trung vào các cách thức giảm diện tích Trong mạch LDO, ba phần tử chiếm diện tích nhiều nhất là transistor công suất cho dòng tải đi qua, các transistor lưỡng cực BJT, và các tụ bù để ổn định mạch hồi tiếp âm Do yêu cầu về dòng tải cực đại, nên kích thước của transistor công suất được giữ nguyên

Vì vậy, mạch LDO đề xuất hai cách thức nhằm làm giảm diện tích chế tạo Cách thức thứ nhất là thay thế transistor lưỡng cực BJT trong công nghệ TSMC180nm dùng để tạo điện áp tham chiếu VREF được thay bởi transistor CMOS có kích thước nhỏ hơn và vẫn có khả năng tạo ra được điện áp tham chiếu như mong muốn Với cách thứ hai, tụ điện dùng trong việc bù tần số ổn định cho mạch sẽ được loại bỏ và thay thế bằng mạch bù tần số không sử dụng tụ Để hiểu rõ hơn cơ sở lý thuyêt của hai cách thức này, chương 2 sẽ tập trung vào việc phân tích các hướng đề xuất nhằm giảm diện tích Đầu tiên, do công nghệ BiCMOS được sử dụng trong thiết kết nên đặc điểm hoạt động của transistor hiệu ứng trường MOSFET sẽ được giới thiệu Tiếp đó, cấu tạo mạch đề xuất cũng như cách thức hoạt động của cơ chế bù tần số trong mạch LDO được tập trung phân tích trong chương này

2 1 Cấu tạo, hoạt động của transistor hiệu ứng trường MOSFET

MOSFET (Metal oxide silicon field effect transistor) là một loại transistor hiệu ứng trường và được điều khiển bởi điện áp qua lớp oxit kim loại Với khả năng

có thể được điều khiển như vậy, MOSFET ngày càng được sử dụng nhiều hơn cho các vi mạch bán dẫn hiện nay như những vi mạch số, vi mạch tương tự, Hiện nay, kích thước của MOSFET ngày càng được thu nhỏ do nhu cầu về độ tích hợp trên cùng một diện tích phiến bán dẫn ngày càng gia tăng Do mục tiêu thiết kế của luận văn hướng tới sự giảm diện tích bằng cách thay thế transistor BJT và tụ bù tần số bằng các cấu trúc sử dụng MOSFET, nên trước hết, một cái nhìn tổng quan về cấu

23

tạo, nguyên tắc hoạt động tổng quát, các chế độ hoạt động của transistor hiệu ứng trường MOSFET sẽ được trình bày

2.1.1 Cấu tạo của MOSFET

Hình 2.1 Cấu tạo của N-MOSFET [16]

Xét cấu trúc của CMOS loại N trên hình 2.1 Cấu tạo của transistor trên gồm

có 3 vùng: vùng chất nền (p-subtrate), các vùng khuếch tán (n+ or p+ diffusion), và chất polysilicon được ngăn cách với chất nền qua lớp oxit kim loại Ứng với các vùng, transistor có 4 cực (terminals) tương ứng Đó là các cực B(bulk) nối với chất nền, cực S(source) hoặc cực D(drain) nối với hai vùng khuếch tán n+, cực G(gate) nối với lớp polysilicon Khoảng cách giữa hai vùng khuếch tán n+ được gọi là độ dài kênh tổng Ldrawn, khoảng cách kênh thực tế là Leff hay còn gọi là độ dài kênh hiệu dụng Hai độ dài này liên hệ với nhau qua công thức: Leff = Ldrawn – 2LD [16] Transistor MOSFET được chia làm hai loại là PMOS và NMOS với ký hiệu như hình 2.2

Hình 2.2 Kí hiệu của NMOS và PMOS [16]

24

2.1.2 Hoạt động của MOSFET

Hoạt động cơ bản của MOSFET tập trung xung quanh việc hình thành kênh dẫn giữa hai vùng khuếch tán n+ của transistor Hoạt động đó được mô tả rõ hơn trên hình 2.3(a), 2.3(b), và 2.3(d)

Hình 2.3 Hoạt động của MOSFET [16]

Hình 2.3 mô tả hoạt động của một transistor NMOS (hoạt động của PMOS cũng được giải thích tương tự) Giả sử có một NMOS được nối với nguồn 0.1 V như hình 2.3 và điện áp ở cực cửa (G) là VG Khi VG = 0 V, các lỗ trống trong vùng chất nền (p-substrate) chưa bị đẩy ra và kênh dẫn giữa hai vùng khuếch tán n+ chưa được hình thành (hình 2.3a) Khi VG tăng dần, các lỗ trống trong vùng chất nền bị đẩy ra xa khỏi vùng gần với cực cửa G (gate), hay nói cách khác, một vùng nghèo được hình thành (hình 2.3b) tuy nhiên vẫn chưa có hạt dẫn đi qua Khi VG tiếp tục tăng thì độ rộng của vùng nghèo này cũng thay đổi và đến một mức nhất định vượt qua một mức điện áp ngưỡng Vth (threshold voltage), một kênh dẫn được hình thành giữa hai cực máng D và cực nguồn S (hình 2.3d), dòng electron bắt đầu chảy qua từ cực S sang cực D và dòng điện chảy từ cực D sang cực S (ngược chiều với dòng electron) [15] Hình 2.4 mô tả đặc tuyến hoạt động của một MOSFET

25

Hình 2.4 Đặc tuyến hoạt động của MOSFET [17]

Hoạt động của MOSFET được chia thành 3 vùng chính: Vùng khóa (cutoff region), vùng tuyến tính (triode region) và vùng bão hòa (saturation region) Vùng khóa ứng với điện áp cực cửa và cực nguồn VGS nhỏ hơn điện áp ngưỡng Vth Vùng bão hòa ứng với khi điện áp cực máng và cực nguồn VDS lớn hơn hiệu điện áp giữa

VGS và Vth ( VDS > VGS – Vth) Vùng tuyến tính ứng với khi điện áp VDS < VGS – Vth

Ta có phương trình hoạt động cho từng vùng như trong bảng 2.1 [18]

Bảng 2-1 Phương trình đặc tính của MOSFET

26

W, L: Chiều rộng và chiều dài kênh dẫn (µm)

Ngoài ra, hoạt động của MOSFET còn xuất hiện rất nhiều các hiệu ứng, ảnh hưởng phụ cần phải xét tới như hiệu ứng “channel length modulation”, “body effect”, “subthreshold conduction” hay như các hiệu ứng về giới hạn điện áp đánh thủng (mức điện áp cho phép giữa hai cực cửa và máng hoặc nguồn) Các hiệu ứng này cũng ảnh hưởng tới hoạt động của mạch và ảnh hưởng tới sự lựa chọn linh kiện sao cho phù hợp trong thiết kế vi mạch

2 2 Cấu trúc và hoạt động của mạch đề xuất

Với những yêu cầu cho mạch LDO ở chương 1, mô hình của mạch LDO đề xuất được đưa ra trong hình 2.5

+

-Error

transistor VDD

Negative feedback loop

Hình 2.5 Mô hình mạch LDO đề xuất

Trên hình 2.5, ngoài các thành phần như đã được liệt kê ở chương 1, mô hình

đề xuất còn có thêm mạch điều khiển trở kháng điểm cực thay thế cho tụ bù tần số, nằm giữa bộ khuếch đại sai khác và transistor công suất M0 nhằm làm giảm diện tích mạch Ngoài ra, với yêu cầu về diện tích, transistor MOSFET cũng được dùng

đề thay thế cho transistor lưỡng cực BJT trong mạch tạo điện áp tham chiếu VREF

27

Đầu tiên, mạch tạo điện áp tham chiếu sử dụng MOSFET được phân tích nghiên cứu Sau đó, nguyên tắc bù tần số cho mạch LDO sẽ được tìm hiểu phân tích

2.2.1 Mạch tạo điện áp tham chiếu sử dụng MOSFET

Mạch tạo điện áp tham chiếu (voltage bandgap) làm nhiệm vụ tạo ra một điện áp không phụ thuộc vào nhiệt độ và nguồn cấp Cơ sở của việc tạo điện áp này xuất phát từ việc kết hợp giữa thành phần có tham số phụ thuộc vào nhiệt độ dương (TC dương) với các thành phần có tham số âm (TC âm) Khi hai tham số này được cộng bù với nhau, điện áp tham chiếu được tạo ra sẽ có tham số phụ thuộc vào nhiệt

độ gần bằng 0 Ví dụ, khi có hai điện áp V1 và V2 phụ thuộc ngược nhau về nhiệt

độ, nếu chọn hai tham số phù hợp α1 và α2 sao cho

Hình 2.6 Mô hình nguyên lý của mạch tạo điện áp tham chiếu [2]

Trong công nghệ bán dẫn, cụ thể là trong transistor lưỡng cực BJT, điện áp phân cực thuận lớp tiếp giáp p-n trong bán dẫn hay VBE trong BJT là một đại lượng

có hệ số phụ thuộc nhiệt độ TC âm Trong transistor lưỡng cực BJT dòng collector

IC trong vùng hoạt động được cho bởi công thức: IC = IS exp (VBE/VT), với VT =

28

kT/q (k là hằng số Bozman, T là nhiệt độ tính theo độ K, q là điện tích) la ngưỡng điện thế nhiệt IS là dòng bão hòa tỉ lệ với µkTni2, µ là độ linh động của hạt dẫn chính và ni là nồng độ của hạt dẫn chính bên trong bán dẫn Sự phụ thuộc của các tham số vào nhiệt độ được cho trong bảng 2-2 [19]

Bảng 2-2 Bảng ảnh hưởng của các tham số theo nhiệt độ

Do VBE = VT ln(IC/IS), nên sự phụ thuộc của VBE vào nhiệt độ được phân tích như sau:

độ T xác định Ta cũng thấy rằng, hệ số này có giá trị âm Với VBE = 0.75 V và T =

300oK thì TC = -1.5 mV/oK

Để tạo ra các đại lượng có TC dương, độ chênh lệch giữa hai điện áp VBE của transistor lưỡng cực được đưa ra sử dụng Nếu hai transistor lưỡng cực hoạt động với hai mật độ dòng điện không bằng nhau, thi độ chênh lệch giữa hai điện áp này (∆VBE) sẽ tỉ lệ thuận với nhiệt độ Ví dụ trong hình 2.7, nếu hai transistor giống nhau (IS1 = IS2) có các dòng collector nI0 và I0 thì [19]:

∆VBE = VBE1 – VBE2 (2.3)

 ∆VBE = VTln(nI0/IS1) – VTln(I0/IS2) (2.4)

Hình 2.7 Mô hình mạch tạo điện áp có hệ số phụ thuộc nhiệt độ dương [19]

Từ phương trình (2.6), ta thấy rằng hệ số TC của ∆VBE có giá trị dương và không phụ thuộc vào một nhiệt độ T xác định Với hai đại lượng có TC ngược nhau, mạch tạo điện áp tham chiếu được thiết kế dựa vào nguyên tắc cộng hai tham số này với nhau Ta có, VREF = α1VBE + α2(VT ln n) với VT ln n là hiệu giữa hai điện áp của hai transistor lưỡng cực hoạt động tại các mật độ dòng khác nhau Việc lựa chọn α1

và α2 dựa trên giá trị của hai hệ số TC âm và TC dương Ví dụ, tại nhiệt độ phòng

Trong mô hình nguyên lý của mạch tạo điện áp tham chiếu, hai transistor lưỡng cực Q1 và Q2 làm nhiệm vụ tạo hai đại lượng TC âm và TC dương Q2 bao gồm một nhóm gồm n transistor mắc song song còn Q1 chỉ có một transistor Tức là diện tích của Q2 gấp n lần Q1 Giả sử, bằng cách nào đó, ta khiến cho VO1 = VO2 Do

30

Hình 2.8 Mô hình nguyên lý của mạch tạo điện áp tham chiếu [19]

đó, VBE1 = RI + VBE2 và RI = VBE1 – VBE2 = VT ln n Vậy, VO2 = VBE2 + VT ln n Như vậy, VO2 sẽ không phụ thuộc vào nhiệt độ nếu ln n = 17.2 Từ mô hình và nguyên tắc tạo điện áp như trên, mô hình mạch tạo điện áp tham chiếu sử dụng transistor hiệu ứng trường MOSFET thay cho BJT được đề xuất

Thông thường, một mạch tạo điện áp tham chiếu hay sử dụng các transistor lưỡng cực BJT Tuy nhiên, trong công nghệ chế tạo vi mạch, BJT thường chiếm diện tích lớn hơn so với các transistor hiệu ứng trường MOS Cụ thể với công nghệ TSMC180nm được sử dụng trong đề tài, kích thước nhỏ nhất của một transistor BJT pnp có giá trị là 16µm 16µm Cũng với cùng một loại công nghệ, kích thước nhỏ nhất của transistor MOS có giá trị là 3µm 3µm Như vậy, transistor MOS có giá trị kích thước nhỏ hơn so gần 9 lần so với BJT ứng với công nhệ TSMC180nm (hình 2.9) Do đó, nếu sử dụng MOS để tạo mạch điện áp tham chiếu, diện tích mạch sẽ được giảm đi đáng kể

Transistor MOSFET cũng có những tham số cho hệ số TC dương và âm như transistor BJT Các tham số phụ thuộc vào nhiệt độ của CMOS bao gồm điện áp ngưỡng Vth, độ linh động … và từ các tham số trên, nhiều cách khác nhau đã được thực hiện nhằm thay thế BJT bởi CMOS trong thiết kế các mạch tạo điện áp tham chiếu Trong đề tài này, một đặc điểm của transistor CMOS được sử dụng để tạo các hệ số nhiệt độ âm và dương là lớp tiếp giáp p-n bên trong cấu trúc CMOS

và vùng bán dẫn loại p (cực B) Nhờ đặc tính này, ta có thể sử dụng điện áp phân cực thuận VBS của lớp tiếp giáp để tạo nên các tham số TC âm và dương thay cho việc sử dụng BJT Nhờ đó, diện tích mạch tạo điện áp tham chiếu VREF được thu giảm Tiếp theo, hoạt động của mạch tạo điện áp tham chiếu được phân tích thông qua sơ đồ nguyên lý trên hình 2.10

Mạch bandgap đề xuất bao gồm mạch khuếch đại thuật toán U1, hai điện trở tạo chênh áp R1 và R2, hai transistor MOSFET loại n Q5 và Q6 sử dụng lớp tiếp giáp p-n giữa hai cực B và cực S để tạo điện áp phân cực thuận VBS có đặc tính phụ thuộc vào nhiệt độ giống như điện áp VBE của transistor BJT Do không sử dụng dòng qua kênh dẫn nên cực cửa G được nối đất Hoạt động của mạch được phân tích như sau: mạch khuếch đại thuật toán (Operational Amplifier- Op Amp) giữ cho điện áp tại điện trở R1 và điện áp VBS_Q6 bằng nhau Hệ bốn transistor CMOS từ Q1

32

đến Q4 tạo ra hai nguồn dòng I1 và I2 tại hai nhánh với tỉ lệ nguồn dòng phụ thuộc vào kích thước của Q3 và Q4 Trong trường hợp này, kích thước của Q3 và Q4 được chọn giống nhau

Hình 2.10 Mô hình mạch điện áp tham chiếu đề xuất

Do đó, hai dòng I1 và I2 bằng nhau Từ mô hình mạch điện, ta có công thức tính VOUT _BGR như sau:

âm và độ chênh lệch VBS_Q6 – VBS_Q5 là đại lượng có hệ số phụ thuộc vào nhiệt độ dương R1 và R2 được lựa chọn thông qua khảo sát trên chương trình mô phỏng mạch sao cho hệ số TC dương và hệ số TC âm triệt tiêu lẫn nhau để tạo ra điện áp tham chiếu không phụ thuộc vào nhiệt độ Ngoài ra, vì điện áp VBS là được lượng không phụ thuộc vào nguồn cấp, nên điện áp đầu ra của mạch tham chiếu cũng sẽ độc lập với nguồn cấp cho mạch Như vậy, nhờ vào việc thay thế các transistor lưỡng cực BJT bởi MOSFET, diện tích của mạch tạo điện áp tham chiếu được giảm

33

đi và do đó diện tích của LDO cũng được thu giảm Một điểm cần lưu ý khi sử dụng lớp phân cực thuận p-n của MOSFET, cần lưu ý đến giá trị điện áp tới hạn của VBS

mà MOS không bị phá hủy do vượt qua dòng quá nhiệt

2.2.2 Phương pháp bù tần số trong hệ hồi tiếp âm

Như đã từng đề cập trong phần 1.3.7, khi xét đến điều kiện ổn định của một

hệ, tham số độ dự trữ pha PM sẽ được tính đến Để xác định được độ dự trữ pha, cần xét các điểm cực và điểm không trên đồ thị Bode của hàm truyền Một hàm truyền mở (open-loop gain) có công thức tổng quát như sau:

và điểm không trên đồ thị Bode sẽ ảnh hưởng tới độ dữ trữ pha của hệ thống Vì vậy, để độ dự trữ pha đạt yêu cầu thiết kế, ta cần phân tích các điểm này trong hệ thống Thông thường, một hệ thống mạch khuếch đại sẽ được biểu diễn với nhiều tầng khuếch đại ghép nối tầng nhau với mỗi tầng có trở kháng đầu vào bao gồm điện trở và tụ kí sinh (hình 2.11)

Hình 2.11 Mô hình của mạch khuếch đại đa tầng [20]

Hàm truyền đạt của mạch khuếch đại (biểu diễn trên miền Laplace) trên hình 2.11 sẽ có dạng sau:

Trong đồ thị Bode, đường đặc tuyến biên độ sẽ dốc xuống với hệ số góc là

-20 dB mỗi khi đi qua một điểm cực, và đường đặc tuyến pha sẽ đặt ngưỡng là -90oứng với một điểm cực Như vậy, với hệ có một điểm cực, tiêu chuẩn Barkhausen luôn không được thỏa mãn, do độ quay pha cực đại của hệ chỉ đạt là -90o

Hình 2.12 Vị trí của các điểm cực trên đồ thị Bode của biên độ và pha [14]

Tính ổn định tần số của hệ chỉ được xét đến khi hệ có từ hai điểm cực trở lên khi đặc tính pha của hệ có thể đạt tới -180o Khoảng cách giữa các điểm cực gần nhất với trục tọa độ ảnh hưởng tới độ ổn định của hệ thống Cụ thể là, khi hai điểm cực càng gần nhau thì đặc tuyến pha của hệ sẽ chạm ngưỡng -180o

trước khi đặc tuyến biên độ chạm mức 0dB và như vậy hệ không ổn định Vì vậy, để hệ ổn định, hai điểm cực này cần phải cách xa nhau trên hệ tọa độ Ta xét ví dụ về một mạch khuếch đại thuật toán Op Amp 1 tầng để làm rõ hơn điều trên (hình 2.13)

Bước đầu, để xét độ ổn định của mạch khuếch đại thuật toán, ta cần xác định các điểm cực trong mạch Các điểm cực này bao gồm điểm cực tại đầu ra, với thành

35

phần dung kháng là tụ CL, các tụ kí sinh CDG-M7, CDGM4 và thành phần trở kháng là điện trở đầu ra ro-M7 // ro-M4//ro-M2//ro-M6 Điểm cực thứ hai là điểm cực tại điểm A của gương dòng M5-6 bao gồm thành phần dung kháng là tụ CGS-M5//CGS-M6//CGD-M3

và trở khàng là điển trở ro-M3 // 1/gm-M5 (gm-M5 là độ dẫn của transistor M5)

Hình 2.13 Ví dụ vê mạch khuếch đại thuật toán [15]

Ngoài ra, mạch khuếch đại thuật toán còn có các điểm cực tại các điểm X, Y,

và N Sau khi xác định các điểm cực, việc tiếp theo là xác định vị trí của các điểm cực này trên trục tọa độ đồ thị Bode Do trở kháng đầu ra của mạch khuếch đại thuật toán lớn hơn các điểm khác trên mạch, nên ngay cả với một giá trị tụ CL ở mức trung bình thì điểm cực đầu ra ωp, out vẫn là điểm cực gần với gốc tọa độ nhất

do có giá trị R cà C lớn nhất và được gọi là điểm cực chính (“dominant pole”) Tiếp theo, do điểm A có nhiều tụ kí sinh từ M5, M6, M3, nên giá trị điện dung của điểm cực này lớn hơn so với các điểm cực khác Vì vậy, điểm A là điểm cực gần thứ hai với gốc tọa độ Điểm này được gọi là điểm cực phụ đầu tiên (“first non dominant pole”) Tiếp tục phân tích như vậy, điểm N là điểm cực tiếp theo sau điểm A Cuối cùng, ta có đồ thị Bode của mạch Op Amp trên hình 2.14 Từ hình 2.14, để mạch hệ hồi tiếp âm sử dụng mạch OpAmp ổn định, khoảng cách giữa hai điểm cực ωp,out và

36

ωp,A cần phải đươc đẩy ra xa bằng cách tăng thêm thành phần tụ tại điểm đầu ra hoặc giảm thành phần điện trở tại điểm A.(hình 2.15)

Hình 2.14 Đồ thị Bode của mạch OpAmp [15]

Hình 2.15 Cách thức bù tần số cho hệ hồi tiếp âm (đường nét mờ) [15]

Dựa vào cách thức bù tần số như vậy, thiết kế mạch đề xuất được xây dựng trên cơ sở làm giảm thành phần điện trở của điểm cực thứ hai nhằm đảm bảo