nghiên cứu cấu trúc và mô phỏng quá trình vận chuyển của set (transistor đơn điện tử)

Hình 1.1.1: Sơ đồ cấu trúc và các thông số của SET Thế điện hoá N của chấm có N điện tử được tính bằng hiệu giữa năng lượng tổng UN của chấm có N điện tử và năng lượng tổng UN-1 của ch

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT

THÀNH PHỐ HỒ CHÍ MINH

CÔNG TRÌNH NGHIÊN CỨU KHOA HỌC CẤP TRƯỜNG

NGHIÊN CỨU CẤU TRÚC VÀ MÔ PHỎNG QUÁ TRÌNH VẬN CHUYỂN CỦA SET (TRANSISTOR ĐƠN ĐIỆN TỬ)

MÃ SỐ: T39 - 2008

S 0 9

S KC 0 0 2 1 5 0

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HỒ CHÍ MINH



ĐỀ TÀI NCKH CẤP TRƯỜNG

NGHIÊN CỨU CẤU TRÚC VÀ MÔ PHỎNG QUÁ TRÌNH VẬN CHUYỂN

CỦA SET(TRANSISTOR ĐƠN ĐIỆN TỬ)

B

NỘI DUNG

Đề tài nghiên cứu khoa học cấp trường T39 – 2008

I MỤC ĐÍCH NGHIÊN CỨU

- Nghiên cứu cấu trúc SET

- Mô phỏng quá trình vận chuyển của SET

II PHƯƠNG PHÁP NGHIÊN CỨU

- Phương pháp tham khảo tài liệu

- Xây dựng mô hình

- Tính toán mô phỏng

III NỘI DUNG NGHIÊN CỨU

- Nghiên cứu tổng quan về SET

- Mô phỏng quá trình vận chuyển của SET

- Viết tài liệu học tập

- Viết báo cáo kết quả đề tài

CHƯƠNG I

TỔNG QUAN VỀ TRANSISTOR ĐƠN

ĐIỆN TỬ SET

Đề tài nghiên cứu khoa học cấp trường T39 – 2008

1.1 Các khái niệm cơ bản của transistor đơn điện tử

Các khái niệm cơ bản trong lý thuyết về transistor đơn điện tử còn được gọi là thuyết dao động Coulomb

1.1.1 Mô hình thông số hoá của SET

Cấu trúc của transistor đơn điện tử gồm một chấm lượng tử được bao quanh bởi

ba điện cực: cực nguồn, cực máng và cực cổng Cực nguồn và máng ghép với chấm bằng tiếp xúc đường hầm nên điện tử có thể từ các cực này xuyên hầm vào chấm Cực cổng được ghép với chấm bằng lớp ôxit cách điện cản không cho điện tử đi từ cực này vào chấm Khi thế thiên áp trên mỗi cực thay đổi sẽ gây ra sự biến đổi thế điện hoá trên chấm dẫn đến số điện tử trên chấm thay đổi theo Hình1.1.1 mô tả cấu trúc của SET với các thông số quan trọng

Hình 1.1.1: Sơ đồ cấu trúc và các thông số của SET Thế điện hoá N của chấm có N điện tử được tính bằng hiệu giữa năng lượng

tổng U(N) của chấm có N điện tử và năng lượng tổng U(N-1) của chấm có (N-1) điện tử không phụ thuộc vào thế tại các cực Sau đây bổ sung thêm ảnh hưởng của thế tại các điện cực vào năng lượng tổng với cực nguồn nối đất (VS = 0) Lúc này mứcN thay đổi theo biểu thức sau:

2( ) ( 1)

G T G T

D S

D G i i T

C

C V C

C V C C

, ,

Biểu đồ năng lượng của SET được vẽ lại ở hình 1.1.2 Trong đó  chỉ sự mở rộng bên trong của các mức năng lượng cơ bản gây ra bởi các tác nhân môi trường hình thành các mức kích thích Điện tử có thể tồn tại ở trạng thái kích thích và có khả năng gây ra xuyên hầm nếu thời gian tồn tại của của điện tử ở trạng thái kích thích lớn hơn thời gian xuyên hầm

Hình 1.1.2: Biểu đồ năng lượng của SET ở chế độ chấm lượng tử

Kết hợp phương trình (1.1.1) và (1.1.2) tính được độ biến thiên của thế điện hóaN theo V và V G:

D

C

C V C

C e

N

 vàN1 Trường hợp N1nằm phía dưới D, S điện tử sau khi xuyên hầm vào chấm bị giam giữ lại trong chấm Do đó trong trường hợp này cũng không có dòng qua chấm Trường hợp N1 nằm ở khoảng giữa SvàD, lúc này trạng thái tích điện của chấm dao động giữa N và (N+1) Quá trình xuyên hầm điện tử xảy ra liên tiếp có dòng qua linh kiện Do điện tử đi vào chấm chiếm các trạng thái trống với các mức năng lượng gián đoạn sau đó xuyên hầm ra khỏi chấm

D

Source electrode Drain

electrode

Đề tài nghiên cứu khoa học cấp trường T39 – 2008

1.1.2 Điều kiện hoạt động ở chế độ chấm lượng tử

Hoạt động truyền tải điện tử được quan sát khi năng lượng nạp EC E lớn hơn

nhiều so với năng lượng nhiệt k B T tránh xuyên hầm do thăng giáng nhiệt Trong đó

năng lượng bổ sung điện tích EC E phụ thuộc rất nhiều vào hình dạng và kích thước của chấm lượng tử

Nếu E k T B thì chấm được gọi là “chấm cổ điển” và E k T B chấm được

gọi là “Chấm lượng tử Trong chấm cổ điển, phổ năng lượng liên tục độ dẫn được

biểu diễn bằng tốc độ xuyên hầm trung bình của các mức năng lượng Ngược lại trong chấm lượng tử phổ năng lượng gián đoạn tốc độ xuyên hầm cho mỗi trạng thái được xác định

1.1.3 Tốc độ xuyên hầm của điện tử

Trong linh kiện transistor đơn điện tử, các rào đường hầm tách chấm lượng tử thông qua hai cực nguồn và máng Do đó ở chế độ chấm lượng tử tốc độ xuyên hầm giữa chấm và hai cực được biểu diễn bởi  S, D Theo thuyết chính thống như đề cập ở phần trên, tốc độ xuyên hầm qua rào thay đổi ứng với mỗi mức lượng tử trên chấm, được xác định bằng số điện tử xuyên hầm trong đơn vị thời gian Do đó đơn

vị của tốc độ xuyên hầm là Hezt (Hz) Nếu S  D (hayD  S), kết quả xuất hiện dòng điện tử eD chảy qua linh kiện Nói cách khác linh kiện đang ở trạng thái mở Theo thực nghiệm, thông lượng dòng qua một mức năng lượng của chấm lượng tử thường nhỏ hơn 1 nA với tốc độ xuyên hầm cỡ 6 GHz Tốc độ xuyên hầm còn phụ thuộc nhiều vào nhiệt độ và bề rộng của rào (hay điện trở tiếp xúc)

1.2 Chấm lượng tử một mức (Single-level quantum dot)

Khi kích thước đảo giảm tới thang nanômét, năng lượng cần bổ sung vào đảo lớn hơn sự thăng giáng nhiệt lúc này đảo hoạt động ở chế độ chấm lượng tử Bên trong chấm các điện tử chiếm các trạng thái ứng với mức năng lượng gián đoạn Khi thiên áp cho cực nguồn máng làm thay đổi mức Fermi ở hai cực kết quả điện tử có thể xuyên hầm vào chấm Đồng thời để điện tử có thể di chuyển ra khỏi chấm khi thế điện hoá ứng với trạng thái trống trong chấm lớn hơn mức Fermi của hai cực Tóm lại để điện tử có thể truyền qua linh kiện thì thế điện hoá của trạng thái trống phải nằm trong cửa sổ mức Fermi của hai cực Thực tế trong cửa sổ mức Fermi của hai cực có nhiều trạng thái trống do đó có thể xảy ra quá trình xuyên hầm liên tiếp của nhiều điện tử “cotuneling” cùng lúc Việc giải bài toán chấm lượng tử nhiều mức (nhiều trạng thái trống trong cửa sổ mức Fermi) gây rất nhiều khó khăn do khối lượng phép tính quá nhiều liên quan đến tốc độ xuyên hầm, xác suất chấm ở từng trạng thái, xác suất mà điện tử ở hai cực có năng lượng bằng với mức năng lượng của trạng thái trống trong chấm “hàm phân bố Fermi”,…

1.2.1 Quan sát dao động Coulomb

Như trên năng lượng tổng cộng của chấm được chia thành ba phần: năng lượng tích điện EC, năng lượng nhiệt kBT và năng lượng kích thích lượng tử E Quan sát thuộc tính truyền tải điện tử dựa trên giả thuyết  E k T B và E C k T B , lúc này vùng dẫn hoạt động ở chế độ chấm lượng tử Trong chấm lượng tử một mức có

hai trạng thái tích điện ứng với số điện tử N và (N+1) ở trạng thái cơ bản (ground

Trong hình 1.2.1, biểu diễn sơ đồ năng lượng của chấm lượng tử với E0 và V

~ 0V (D ~S) Khi VG = 0V (trường hợp A), N1 nằm trên mức Fermi của hai cực nguồn và máng (N1S ~D) Do đó chấm lượng tử luôn ở trạng thái của điện tử thứ N không có dòng chảy qua Khi e V G E C0( T /C G) (trường hợp C), dòng bị khoá

do trạng thái điện tử thứ (N+1) luôn bị chiếm giữ, N1 nằm dưới mức Fermi của hai cực nguồn máng N1 D ~ S Khi e V G ~E C0( T /C G) (trường hợp B),

S N

  1 điện tử có thể di chuyển từ cực nguồn vào chấm ra cực máng Trong

trường hợp này có dòng chảy qua chấm lượng tử Thế ngắt V C cho phép dòng chảy qua linh kiện với thế thiên áp nhỏ được xác định như sau:

0 T C

G

E C V

e C

Hình 1.2.1: Biểu đồ năng lượng của chấm lượng tử một mức

Quan sát dòng qua linh kiện với thế thiên áp nhỏV k T B , ta có thể đo được độ dẫn của linh kiện theo thế cổng VG Đường cong biểu diễn độ dẫn trong trường hợp thiên áp thấp được chỉ ra ở hình 1.2.2 Cho thấy độ dẫn linh kiện bằng zero khi

VG > VC và VG < VC, đỉnh của độ dẫn ứng với VG = VC. Độ cao của đỉnh và hình dạng của đường cong được xác định bằng cách giải phương trình tốc độ được chỉ ra sau đây

S



S

Đề tài nghiên cứu khoa học cấp trường T39 – 2008

Hình 1.2.2: Dao động Coulomb Như đã đề cập trong phần trước đỉnh đường cong biểu diễn dòng theo thế cổng ở hình 1.2.2 được gọi là dao động Coulomb Khi VG = VC, hai trạng thái tích điện N và (N+1) của chấm lượng tử có mức năng lượng giống nhau kết quả điện tử có thể di chuyển vào hay ra chấm

1.2.2 Chấm lượng tử với nhiều trạng thái tích điện: hình thoi Coulomb

Ở phần trên chỉ xét chấm lượng tử có hai trạng thái tích điện (N và N+1) Trên thực tế nhiều chấm lượng tử bị chiếm giữ bởi nhiều điện tử, mỗi dao động Coulomb được biểu diễn bởi sự thăng giáng điện tích khác nhau Trong phần này sẽ xét hoạt động khoá Coulomb cho các trạng thái tích điện khác nhau của chấm

Quá trình truyền tải điện tử qua các trạng thái tích điện khác nhau của chấm lượng tử có thể được tính toán bởi phương trình tốc độ Không giống như trường hợp chấm có hai trạng thái tích điện, ở đây có nhiều hơn hai trạng thái tích điện Do đó

ta phải áp dụng giải phương trình tốc độ cho n trạng thái tích điện của chấm lượng tử tương ứng với xác suất chiếm giữ của mỗi trạng thái là P0, P1, …, Pn Đồng thời n cũng chính là số điện tử tối đa có thể bổ sung vào chấm Nếu n lớn sẽ dẫn đến khối lượng tính toán phương trình tốc độ quá nặng Do đó trong phần này ta chỉ tiến hành giải bài toán với ba trạng thái tích điện trên chấm

Dựa vào mối liên hệ thế điện hoá của chấm và mức Fermi của hai cực cho

ba trạng thái tích điện được chỉ ra trong hình 1.2.3(a) Đồng thời ứng với mỗi đỉnh dao động Coulomb do sự thăng giáng điện tích của chấm tại điểm giao nhau của hai đường thẳng ngang với mức Fermi của cực nguồn và máng

(a)

(c) Hình 1.2.3: Chấm lượng tử với ba trạng thái tích điện

(a) Biểu đồ năng lượng (b) Dao động Coulomb Điểm A trong hình 1.2.3(a) là điểm giao nhau giữa hai đường thẳngN1DvàN2 S Sơ đồ năng lượng chỉ ra thiên áp tại điểm A bằng hiệu giữa hai thế hoáN1,N2 và bằng năng lượng bổ sung điện tích:

Đề tài nghiên cứu khoa học cấp trường T39 – 2008

CHƯƠNG II

MÔ HÌNH SET CHO THIẾT KẾ

MẠCH ANALOG LAI CMOS-SET VÀ

MẠCH LÔGIC LẬP TRÌNH

Gần đây SET thu hút sự quan tâm của nhiều nhà nghiên cứu dựa vào đặc điểm nổi trội kích thước thang nanômét, công suất tiêu tán cực thấp (nhỏ hơn 40 tới 50 lần so với CMOS số), chức năng mới liên quan tới dao động khoá Coulomb trong khi đó CMOS vẫn chiếm ưu thế về tốc độ ổn định dòng và độ lợi cao

Phần sau sẽ trình bày mô hình MIB [9] cải tiến phân tích hoạt động của SET ứng dụng trong các mạch lai CMOS-SET Mô hình phân tích khá chính xác kết hợp với một số hiệu ứng vật lý như tích điện nền và ảnh hưởng do thăng giáng nhiệt Mô hình được đưa vào bộ mô phỏng mạch thương mại sử dụng AHDL làm nổi bật đặc trưng của SET cho phép phân tích mạch nhanh hơn so với mô phỏng Monte Carlo Trước khi đi vào phân tích mạch lai CMOS-SET thực vấn đề đầu tiên cần quan tâm là mô hình phân tích SET đảm bảo hoạt động chính xác ở nhiệt độ phòng và thế nguồn máng lớn

Quan sát các đặc trưng dòng thế cho mô hình SET cấu trúc hai cổng của bộ mô phỏng SIMON trong hình 2.1.1 cho thấy:

 Trong hình 2.1.1(a), chỉ ra dao động Coulomb phụ thuộc vào thế nguồn máng Nếu

VDS càng lớn IDS càng lớn tỉ số giữa đỉnh và thung lũng dòng PVCR bị giảm mạnh ảnh hưởng đến hoạt động chuyển mạch của SET Đồng thời gây ra độ dịch thế cổng của vùng khoá Coulomb Bên cạnh đó dòng qua SET nhỏ (~ vài nA) không thích hợp trong mạch lai CMOS-SET Để cải thiện vấn đề này cần đưa vào SET một nguồn dòng không đổi IBIAS nhằm tăng dòng qua SET đảm bảo hoạt động trong dải

(a)

Đề tài nghiên cứu khoa học cấp trường T39 – 2008

Hình 2.1.1: (a) Đặc trưng I DS -V GS

(b) Đặc trưng I DS -V DS

Hiện nay hai mô hình phân tích SET khá chính xác phải kể đến là mô hình được đề xuất bởi Uchida [2] [10] và Mahapatra [9] [11] có thể ứng dụng thiết kế IC thực Trong đó mô hình của Uchida hoạt động chính xác ở nhiệt độ cao cho trường hợp SET một cổng, rào đối xứng không tính ảnh hưởng của điện tích nền Còn mô hình MIB của Mahapatra cùng cộng sự thì phức tạp hơn thích hợp cho SET cấu trúc nhiều cổng, rào đối xứng, bất đối xứng giải thích được ảnh hưởng của tích điện nền Tuy nhiên mô hình MIB chỉ xét dòng điện tử một chiều do đó không chính xác ở nhiệt độ cao thế máng thấp Hạn chế của hai mô hình này điều dựa trên cơ sở

2.1 Mô hình MIB cải tiến

2.1.1 Các giả thuyết

Tương tự mô hình MIB cũng dựa trên cơ sở thuyết chính thống về xuyên hầm đơn điện tử với các giả thuyết sau:

 Tích điện rời rạc nhưng năng lượng liên tục

 Trở kháng đường hầm lớn hơn trở kháng lượng tử (~ 26K) để giam giữ điện tử trong đảo khi SET hoạt động

 Không xảy ra xuyên hầm cùng lúc

 Nối các chân của SET với linh kiện dung kháng lớn hơn điện dung tổng của đảo so với đất Điều này đảm bảo SET hoạt động độc lập không phụ thuộc vào các thành phần lân cận

2.1.2 Mô hình dòng máng

Mô hình được phát triển theo ba bước:

 Bước1: Tính thế đảo V isl

2 2

: số thực biểu diễn điện tích nền

Theo thuyết chính thống ở nhiệt độ T = 0K, điện tử xuyên hầm khi độ giảm thế qua tiếp xúc lớn hơn (

Đề tài nghiên cứu khoa học cấp trường T39 – 2008

 Bước 2: Độ dịch cửa sổ dòng máng

Trong hình 2.1.2(a) dòng máng là hàm tuần hoàn với chu kỳ 2 Mô hình phát triển trên chu kỳ: 2

    : isl isl isl

  : isl isl 2 1 isl 2

2

DS

V V

 Bước 3: Tính dòng máng

Sơ đồ chuyển đổi trạng thái tích điện của đảo chỉ ra trong hình 2.1.2(b) Theo điều kiện thiên áp, ứng với mỗi giá trị thiên áp đảo có thể có hai trạng thái tích điện

2.1.3 Kiểm tra mô hình

Mô hình được kiểm tra dựa vào bộ mô phỏng SIMON Các đặc trưng dòng thế chịu ảnh hưởng bởi nhiệt độ và tích điện nền được mô phỏng so sánh với mô phỏng Monte Carlo trong hình 2.1.3 và hình 2.1.4 cho trường hợp SET đối xứng và bất đối xứng

Hình 2.1.3: Kiểm tra mô hình MIB

(a) Đặc trưng IDS-VGS trường hợp SET đối xứng (R D =R S =1M) ở T = 15K

(b) Đặc trưng IDS-VGS trường hợp SET bất đối xứng (R D =0.38M, R S = 1.91M) (c) Đặc trưng IDS-VDS cho SET đối xứng ở T = 15K

(d) Đặc trưng IDS-VGS cho SET đối xứng ứng với nhiệt độ T khác nhau và ảnh hưởng của điện tích nền 

Hình 2.1.4: Đặc trưng VDS-VGS của SET được thiên dòng I BIAS (hình 2.1.3)

(Mô phỏng theo MIB cải tiến “_”, Monte Carlo “º”, MIB cũ “ ”)

(a) SET đối xứng (b) SET bất đối xứng Khác với CMOS vật liệu chế tạo SET có thể là kim loại (Al, Au), chất bán dẫn (Si), vật liệu nhóm III – V, ống nanô cácbon, Mô hình MIB có thể dự đoán hoạt động của

SET khi biết được giá trị của các thông số điện dung (C G , C G2 , C TS , C TD ), trở kháng (R D , R S) và  Do đó từ mô hình MIB ta cũng có thể rút ra được giá trị các thông số khi quan sát các đặc trưng dòng thế của SET

Đề tài nghiên cứu khoa học cấp trường T39 – 2008

 Nhận xét:

Ảnh hưởng của xuyên hầm điện tử một chiều

Mô hình MIB bị hạn chế với dòng điện tử một chiều:

 VDS > 0 điện tử di chuyển từ nguồn đến đảo đến máng

 VDS < 0 điện tử di chuyển từ máng đến đảo đến nguồn

Hình 2.1.5: Mô hình MIB cho dòng điện tử một chiều

Unidirection electron flow

Hình 2.1.6: Ảnh hưởng của IBIAS lên VDS,MAX và vùng động VDS Với R T R S R D

2.2 Lôgic SET lập trình

Vấn đề đặt ra đối với nền công nghiệp bán dẫn trong thiết kế vi mạch dựa trên linh kiện cơ bản MOSFET là khi kích thước linh kiện giảm đến thang nanômét (~ vài chục nm) một số hiệu ứng khối ảnh hưởng lên hoạt động chuyển mạch của linh kiện Một số nghiên cứu gần đây cho thấy SET là một linh kiện có khả năng thay thế MOSFET trong thiết kế ULSI tương lai Đồng thời SET cũng đảm bảo cho việc thu nhỏ kích thước linh kiện tăng mật độ tích hợp trong thời gian dài Hiện nay quy trình chế tạo SET còn gặp rất nhiều khó khăn trong việc chế tạo mạch tích hợp chứa hàng tỉ linh kiện SET đồng nhất với độ dày cổng dưới 1 nm

Một số mô hình SET được thực hiện ở nhiêt độ phòng nhưng tỉ số đỉnh thung lũng của dao động Coulomb thấp (< 10) gây nhiều hạn chế khi SET là linh kiện chuyển mạch Để mở rộng ứng dụng của SET thay thế CMOS trong thiết kế LSI thì SET phải hoạt động ổn định ở nhiệt độ phòng (hay PVCR lớn)

Trong lôgic SET lập trình linh kiện SET có thêm chức năng nhớ không bay hơi (Nonvolatile Memory, NVM) Chức năng nhớ được sử dụng như một yếu tố cơ bản điều chỉnh pha dao động Coulomb giúp SET linh động hơn tăng khả năng lập trình của các mạch tích hợp lớn (Large System Integrate, LSI)

2.2.1 Nguyên tắc hoạt động của lôgic SET lập trình

Trong lôgic SET lập trình, SET có thêm một chức năng nhớ NVM đóng vai trò then chốt trong việc điều chỉnh pha dao động Coulomb Khi hàm nhớ thực hiện chức năng ghi (hay xoá) thì điện tích từ nút nhớ được phun ra (hay phóng vào) vào đảo của SET Nếu lượng điện tích phun vào đảo đủ làm dịch pha dao động với độ dịch pha bằng  (nửa chu kỳ dao động Coulomb) Hình 2.2.1 mô tả cấu trúc của SET với NVM và sự đổi pha dao động dựa vào hàm nhớ Kết quả SET với NVM có cả hai chức năng của SET thông thường (giống nMOS) và SET bù (giống pMOS) Tận dụng ưu điểm này của SET xây dựng các mảng lôgic lập trình (Programable Logic Array, PLA) có khả năng thực thi các hàm lôgic phức tạp dựa trên các thông tin lưu trữ bởi hàm nhớ