Đồ án kĩ THUẬT VI điều KHIỂN BKĐN GVHD PHẠM QUỐC THÁI

Những thành phần cơ bản của vi điều khiển bao gồm lõi CPU, bộ nhớ chương trình ROM, bộ nhớ dữ liệu RAM, một hoặc vài bộ định thời và các cổng vào ra để giao tiếp với các thiết bị ngoại v

1.2 Bản vẽ sơ đồ mạch điện thiết kế.

1.3 Lưu đồ thuật toán điều khiển

Phần 2: Thuyết minh

Thuyết minh của đồ án từ 25 đến 30 trang với hình thức trình bày rõ ràng, theo qui định (Font: Times New Roman, Size: 13) Gồm những nội dung như sau:

2.1 Giới thiệu chung về vi điều khiển

2.2 Khái quát quy trình công nghệ hệ thống cần thiết kế

2.3 Khảo sát các linh kiện dùng trong vi mạch

2.4 Thiết kế vi mạch điều khiển

2.5 Lưu đồ thuật toán và chương trình điều khiển

Phần 3: Mô phỏng hệ thống thiết kế trên Protues

I Giới thiệu chung về vi điều khiển:

Vi điều khiển là một máy tính được tích hợp trên một chip, nó thường được

sử dụng để điều khiển các thiết bị điện tử Về thực chất vi điều khiển là một vi xử lý kết hợp với các thiết bị ngoại vi khác như bộ nhớ, các môđun vào/ra, các môđun biến đổi số sang tương tự và tương tự sang số… Những thành phần cơ bản của vi điều khiển bao gồm lõi CPU, bộ nhớ chương trình (ROM), bộ nhớ dữ liệu (RAM), một hoặc vài bộ định thời và các cổng vào ra để giao tiếp với các thiết bị ngoại vi, với môi trường bên ngoài, tất cả các khối này được thiết kế trong một vi mạch tích hợp Các vi điều khiển thông dụng: họ vi điều khiển AMCC, họ vi điều khiển ATMEL, FUJITSU, Microchip, Intel…

Hiện nay, họ vi điều khiển 8051 của Intel đang được sử dụng rất phổ biến

Bộ vi điều khiển này có 128 byte RAM, 4Kbyte ROM trên chip, hai bộ định thời, một cổng nối tiếp và 4 cổng vào ra tất cả được đặt trên một chip Vi điều khiển 8051

là bộ xử lý 8 bit, nghĩa là CPU chỉ có thể làm việc với 8 bit tại một thời điểm Dữ liệu lớn hơn 8 bit được chia ra thành các dữ liệu 8 bit để xử lý Vi điều khiển 8051

có 4 cổng vào ra, mỗi cổng rộng 8 bit

1 Khái quát về vi điều khiển

1.1 Cấu trúc phần cứng của AT89C51

AT89C51 là một họ IC vi điều khiển do hãng Intel của Mỹ sản xuất

Chúng có đặc điểm như sau:

+8 KB EPROM bên trong

+128 Byte RAM nội

+4 Port xuất/nhập I/O 8 bit

+Giao tiếp nối tiếp

Sơ đồ khối của AT89C51:

1.2 Cấu trúc bên trong vi điều khiển

Tổ chức bộ nhớ:

Bảng đồ bộ nhớ data trên chip như sau:

Bộ nhớ bên trong AT89C51 bao gồm ROM và RAM RAM trong AT89C51 gồm nhiều thành phần: phần lưu trữ đa dụng, phần lưu trữ địa chỉ hóa từng bit, các bank thanh ghi và các thanh ghi chức năng đặc biệt.

AT89C51 có bộ nhớ theo cấu trúc Harvard: có những vùng nhớ riêng biệt cho chương trình và dữ liệu Chương trình và dữ liệu có thể chứa bên trong AT89C51 nhưng AT89C51 vẫn có thể kết nối với 64Kbyte bộ nhớ chương trình và

64 Kbyte dữ liệu

Hai đặc tính cần chú ý là:

+ Các thanh ghi và các port xuất nhập đã được định vị trong bộ nhớ và có thể truy xuất trực tiếp giống như các địa chỉ bộ nhớ khác

+ Ngăn xếp bên trong RAM nội nhỏ hơn so với Ram ngoại

RAM bên trong AT89C51 được phân chia như sau

+ RAM địa chỉ hóa từng bit có địa chỉ từ 20H đến 2FH.

+ RAM đa dụng từ 30H đến 7FH

+ Các thanh ghi chức năng đặc biệt từ 80H đến FFH

2 Khảo sát bộ vi điều khiển 8051

Mạch điều khiển Led ma trận bằng IC 89C51 gồm các linh kiện sau:

2.1 IC AT89C51

Đây là bộ điều khiển trung tâm điều khiển hoạt động của mạch và là nơi lưu giữ chương trình chính cho mạch

Sơ đồ chân:

- IC AT89C51 có các đặc trưng: ROM - 4Kbyte, RAM - 128byte, có tất cả

40 chân có chức năng như các đường xuất nhập, trong đó có 24 chân có tác dụng kép (có nghĩa 1 chân có 2 chức năng), mỗi đường có thể hoạt động như đường xuất nhập hoặc như đường điều khiển hoặc là thành phần của các bus dữ liệu và bus địa chỉ, hai bộ định thời/đếm 16 bit, mạch tạo dao động và tạo xung clock trên chip

- Mô tả các chân của IC AT89C51:

* Chân 40, Vcc: chân cung cấp điện, được nối lên nguồn 5V;

* Chân 20, GND: chân nối đất;

* Chân 32 – 39, Port 0: là port xuất nhập 8 bit hai chiều, được cấu hình làm bus địa chỉ (byte thấp) và làm bus dữ liệu đa hợp trong khi xuất nhập bộ nhớ dữ liệu ngoài và bộ nhớ chương trình ngoài

* Chân 1 – 8, Port 1: là port xuất nhập 8 bit hai chiều có các điện trở kéo lên bên trong Khi các logic 1 được ghi lên các chân của port 1, các chân này được kéo

lên mức cao bởi các điện trở kéo lên bên trong và có thể được sử dụng như các cổng vào Khi làm nhiệm vụ là các port nhập, các chân của port 1 đang được kéo xuống mức thấp do tác động bên ngoài sẽ cấp dòng do có các điện trở kéo lên bên trong.

* Chân 21 – 28, Port 2: là port xuất nhập 8 bit hai chiều có các điện trở kéo lên bên trong Khi các logic 1 được ghi lên các chân của port 2, các chân này được

sử dụng như các cổng vào Khi làm nhiệm vụ là các port nhập, các chân của port 2 đang được kéo xuống mức thấp do tác động bên ngoài sẽ cấp dòng do có các điện trở kéo lên bên trong Port 2 tạo ra byte cao của bus địa chỉ trong thời gian tìm nạp lệnh từ bộ nhớ chương trình ngoài, và trong thời gian truy xuất bộ nhớ dữ liệu ngoài

sử dụng các địa chỉ 16 bit

* Chân 10 – 17, Port 3: là port xuất nhập 8 bit hai chiều có các điện trở kéo lên bên trong Khi các logic 1 được ghi lên các chân của port 3, các chân này được kéo lên mức cao bởi các điện trở kéo lên bên trong và có thể được sử dụng như các cổng vào Khi làm nhiệm vụ là các port nhập, các chân của port 3 đang được kéo xuống mức thấp do tác động bên ngoài sẽ cấp dòng do có các điện trở kéo lên bên trong Port 3 còn được sử dụng làm các chức năng khác như:

* Chân P3.0 : ngõ vào port nối tiếp

* Chân P3.1 : ngõ ra port nối tiếp

* Chân P3.2 : ngõ vào ngắt ngoài 0

* Chân P3.3 : ngõ vào ngắt ngoài 1

* Chân P3.4 : ngõ vào bên ngoài của bộ định thời 1

* Chân P3.5 : ngõ vào bên ngoài của bọ định thời 0

* Chân P3.6 : điều khiển ghi bộ nhớ dữ liệu ngoài

* Chân P3.7 : điều khiển đọc bộ nhớ dữ liệu ngoài

* Chân 9, RST: Ngõ vào Reset Mức cao trên chân này trong 2 chu kì máy trong khi bộ dao động đang hoạt động sẽ reset AT89C51

* Chân 19, XTAL1: Ngõ vào đến mạch khuyếch đại đảo của mạch dao động và ngõ vào đến mạch tạo xung clock bên trong chip.

* Chân 18, XTAL2: Ngõ ra từ mạch khuyếch đại đảo của mạch dao động Để tạo mach dao động cho AT 89C51 ta sử dụng linh kiện là hai tụ C1=C2=30pF, và thạch anh dao động có tần số 12 MHz

* Chân 29, ngõ tín hiệu PSEN: PSEN là tín hiệu ngõ ra có tác dụng cho phép đọc bộ nhớ chương trình mở rộng thường được nói đến chân OE của EPROM cho phép đọc các byte mã lệnh PSEN ở mức thấp trong thời gian Microcontroller 8051 lấy lệnh Các mã lệnh của chương trình được đọc từ Eprom qua bus dữ liệu và được chốt vào thanh ghi lệnh bên trong 8951 để giải mã lệnh Khi 89C51 thi hành chương trình trong ROM nội, PSEN sẽ ở mức logic 1

* Chân 30, ngõ tín hiệu điều khiển ALE: khi 89C51 truy xuất bộ nhớ bên ngoài, port 0 có chức năng là bus dữ liệu, do đó phải tách các đường dữ liệu và địa chỉ Tín hiệu ra ALE dùng làm tín hiệu điều khiển để giải tín hiệu đa hợp các đường địa chỉ kết nối chúng với IC chốt Tín hiệu ra ở chân ALE là một xung trong khoảng thời gian port 0 đóng vai trò là địa chỉ thấp nên chốt địa chỉ hoàn toàn tự động Các xung tín hiệu ALE có tốc độ bằng 1/6 làn tần số dao động trên chip và có thể được dùng làm tín hiệu clock cho các phần khác của hệ thống Chân ALE được dùng làm ngõ vào xung lập trình cho Eprom trong AT89C51

* Chân 31, ngõ tín hiệu vào AE: thường được mắc lên mức 1 hoặc 0 Nếu ở mức 1, AT89C51 thi hành chương trình từ ROM nội trong khoảng địa chỉ thấp 8 Kbyte Nếu ở mức 0, AT89C51 sẽ thi hành chương trình tự bộ nhớ mở rộng Chân

EA được lấy làm chân cấp nguồn 21V khi lập trình cho Eprom trong AT89C51

2.2 Các thanh ghi chức năng đặc biệt

2.2.1 Các thanh ghi port xuất nhập

Các port của 8051 bao gồm port 0 ở địa chỉ 80H, port 2 ở địa chỉ A0H và port 3 ở địa chỉ B0H Tất cả các port đều được địa chỉ hóa từng bit Điều đó cung cáp một khả năng giao tiếp thuận lợi.

2.2.2 Các thanh ghi timer

Vi điều khiển 8051 có 2 bộ đếm/định thời (counter /timer) 16 bit để xác định các khoảng thời gian hoặc để đếm các sự kiện Bộ định thời 0 có địa chỉ 8AH (TL0, byte thấp) và 8CH (TH0, byte cao); bộ định thời 1 có địa chỉ 8BH (TL1, byte thấp )

và 8DH (TH0, byte cao)

Hoạt động của bộ định thời được thiết lập bởi thanh ghi chế độ định thời TMOD (timer mode register) ở địa chỉ 89H, và thanh ghi điều khiển định thời TCON (timer control register) ở địa chỉ 88H Chỉ có TCON được định địa chỉ từng bit

2.2.3 Các thanh ghi port nối tiếp

Bên trong 8051 có một port nối tiếp để truyền thông với các thiết bị nối tiếp như các thiết bị đầu cuối hoặc modem, hoặc để giao tiếp với các IC khác có mạch giao tiếp nối tiếp Một thanh ghi được gọi là bộ đếm dữ liệu nối tiếp SBUF ở địa chỉ 99H lưu giữ dữ liệu truyền đi và dữ liệu nhận về Việc ghi lên SBUF sẽ nạp dữ liệu

để truyền về việc đọc SBUF sẽ lấy dữ liệu đã nhận được

Các chế độ hoạt động khác nhau được lập trình thông qua thanh ghi điều khiển port nối tiếp SCON ở địa chỉ 98H, thanh ghi này được định địa chỉ từng bit

2.2.4 Các thanh ghi ngắt

Vi điều khiển 8051 có một cấu trúc ngắt với 2 mức ưu tiên và 5 nguyên nhân ngắt Các ngắt bị vô hiệu hóa sau khi reset hệ thống và sau đó được phép bằng cách ghi vào thanh ghi cho phép ngắt IE ở địa chỉ A8H Mức ưu tiên ngất được thiết lập qua thanh ghi ngắt IP ở địa chỉ B8H Cả 2 thanh ghi này đều đã được định địa chỉ từng bit

2.2.5 Thanh ghi điều khiển nguồn.

Thanh ghi điều khiển nguồn PCON có địa chỉ 87H chứa các bit điều khiển Bit SMOD tăng gấp đôi tốc độ của port nối tiếp khi port này hoạt động ở các chế độ

1, 2, 3 Các bit 4, 5, 6 của PCON không được định nghĩa Các bit 2, 3 là các bit cờ

đa mục đích dành cho các ứng dụng của người sử dụng

Các bit điều khiển nguồn, nguồn giảm PD và nghỉ IDL, hợp lệ trong tất cả chip thuộc họ MCS-51, nhưng chỉ dược hiện thực trong các phiên bản CMOS của MCS-51 PCON không được định địa chỉ bit

2.2.6 Lệnh RESET

Vi điều khiển 8051 được reset bằng cách giữ chân RST ở mức cao tối thiểu 2 chu kỳ máy và sau đó chuyển về mức thấp RST có thể được tác động bằng tay hoặc được tác động khi cấp nguồn bằng cách dùng một mạch RC như được trình bày ở hình

Quan trọng nhất trong các thanh ghi này có lẽ là thanh ghi PC, được nạp 0000H Khi RST trở lại mức thấp, việc thực thi chương trình luôn luôn bắt đầu ở vị trí đầu tiên trong bộ nhớ chương trình: địa chỉ 0000H Nội dung của Ram trên chip không bị ảnh hưởng bởi hoạt động reset

Bộ đếm chương trình 0000HThanh chứa A 00HThanh ghi B 00H

DPTR 0000HPort 0 - 3 FFH

IP xxx00000B(8031/8051)

IE 0xx00000B(8031/8051)Các thanh ghi định thời 00H

SCON 00H

SBUF 00HPCON (HMOS) 0xxxxxxxBPCON (CMOS) 0xxx0000B

2.3 Hoạt động của bộ định thời.

2.3.1 Thanh ghi chế độ định thời TMOD.

Thanh ghi chế độ định thời TMOD chứa 2 nhóm 4-bit dùng để thiết lập chế

độ hoạt động cho bộ định thời 0 và bộ định thời 1 TMOD không được định địa chỉ từng bit và điều này cũng không cần thiết Một cách tổng quát, TMOD được nạp một lần bởi phần mềm ở thời điểm bắt đầu của một chương trình để khởi động chế

độ hoạt động của bộ định thời Sau đó, bộ định thời có thể được dừng bắt đầu,… bằng cách truy xuất các thanh ghi chức năng đặc biệt khác của bộ định thời

Bảng 3.1: Trạng thái các thanh ghi sau khi RESET

BIT TÊN BỘ

ĐTHỜI MÔ TẢ

7 GATE 1 Bit điều khiển cổng khi được set lên 1

6 C/T 1 Bit chọn chức năng đếm hoặc định thời

5 M1 1 Bit chon chế độ thứ nhất

4 M0 1 Bit chọn chế độ thứ 2

3 GATE 0 Bit điều khiển cổng cho bộ định thời 0

2 C/T 0 Bit chọn chức năng đếm hoặc định thời

BIT KÝ

HIỆU

ĐỊA CHỈ BIT MÔ TẢ

Cờ tràn của bộ định thời 1

Cờ này được set bởi phần cứng khi có tràn, được xóa bởi phần mềm, hoặc bởi phần cứng khi có bộ vi xử lystror đến trình phục vụ ngắt

Bit điều khiển hoạt động của

bộ định thời 1 Bit này được set hoặc được xóa bởi phần mềm để điều khiển bộ định thời hoạt động hay ngưng hoạt động

vụ ngắt

Cờ ngắt bên ngoài 1 Cờ này được set và xóa bởi phần mềm khi xảy ra cạnh âm (xuống) hoặc mức thấp tại chân ngắt ngoài

2.4.2 Chế độ 16-bit (chế độ 1).

Hoạt động như timer 16 bit đầy đủ

Cờ báo tràn là bit TFx trong TCON có thể đọc hoặc ghi bằng phần mềm MSB của các giá trị trong thanh ghi là bit 7 của THx và LBS là bit 0 của TLx Các thanh ghi timer (TLx/THx) có thể được đọc hoặc ghi bất cứ lúc nào bằng phần mềm

2.4.3 Chế độ tự động nạp lại 8 bit.

Chế độ 2 là chế độ tự động nạp lại 8-bit Byte thấp của bộ định thời (TLx) hoạt động định thời 8-bit trong khi byte cao của bộ định thời lưu giữ giá trị nạp lại Khi số đếm tràn từ FF xuống 00H, không chỉ cờ tràn của bộ định thời được set lên 1

mà giá trị trong THx còn được nạp vào TLx; việc đếm sẽ tiếp tục từ giá trị này cho đến khi xảy ra một tràn

2.4.4 Chế độ định thời chia sẽ (chế độ 3).

Bộ định thời 0 ở chế độ 3 được chia thành 2 bộ định thời 8-bit hoạt động riêng rẽ TL0 và TH0, mỗi bộ định thời sẽ set các cờ tràn tương ứng TF0 và TF1 khi xảy ra tràn

Bộ định thời 1 không hoạt động ở chế độ 3 nhưng có thể được khởi động bằng cách chuyển bộ định thời này vào một trong các chế độ khác Chế độ 3 chủ yếu cung cấp thêm một bộ định thời 8-bit nữa, nghĩa là 8051 có thêm

bộ định thời thứ 3 Khi bộ định thời 0 ở chế độ thứ 3, bộ định thời 1 có thể hoạt động hoặc ngưng bằng cách chuyển bộ này ra khỏi chế độ 3 hoặc vào chế độ 3 Bộ định thời 1 có thể sử dụng bởi port nối tiếp hoặc được sử dụng theo một cách nào

đó nhưng không yêu cầu ngắt

TLx (8-bit)

TFx

THx (8-bit)

3 Khảo sát cảm biến lưu lượng kiểu dây sấy

Hiện nay hầu hết các xe sử dụng cảm biến lưu lượng khí nạp khí kiểu dây sấy vì ưu điểm đo chính xác hơn, trọng lượng nhẹ hơn và độ bền cao hơn

Cảm biến lưu lượng khí nạp được thể hiện trong hình minh hoạ cũng có một cảm biến nhiệt độ không khí nạp gắn vào

3.2 Hoạt động và chức năng

Dòng điện chạy vào dây sấy (bộ sấy) làm cho nó nóng lên Khi không khí chạy quanh dây này, dây sấy được làm nguội tương ứng với lượng không khí nạp Bằng cách điều chỉnh dòng điện qua dây sấy này để giữ cho nhiệt độ của dây sấy không đổi (tức là điện trở của dây sấy), dòng điện đó sẽ tỷ lệ thuận với khối không

đó Trong trường hợp của cảm biến lưu lượng khí nạp kiểu dây sấy, dòng điện này được biến đổi thành một điện áp, sau đó được truyền đến ECU động cơ từ cực VG.

3.3 Cấu tạo bên trong

Trong cảm biến lưu lượng khí nạp thực tế, như trình bày ở hình minh họa, một dây sấy được ghép vào mạch cầu Mạch cầu này có đặc tính là các điện thế tại điểm A và B bằng nhau

Khi dây sấy này (Rh) được làm mát bằng không khí nạp, nhiệt độ giảm xuống, điện trở tăng lên dẫn đến sự hình thành độ chênh giữa các điện thế của các điểm A và B (sự mất cân bằng trong cầu điện trở) Một bộ khuyếch đại xử lý (mạch điều chỉnh) phát hiện chênh lệch này và sẽ tự thay đổi cường độ dòng điện đốt nóng dấy sấy (Rh) để thiết lập lại sự cân bằng ban đầu Như vậy, có một quan hệ giữa cường độ dòng điện đốt nóng dây sấy và lưu lượng khí nạp Cường độ dòng điện đốt nóng dây sấy khoảng từ 500 – 1200 mA

Khi thực hiện việc này, nhiệt độ của dây sấy (Rh) lại tăng lên dẫn đến việc tăng tương ứng trong điện trở cho đến khi điện thế của các điểm A và B trở nên bằng nhau (các điện áp của các điểm A và B trở nên cao hơn)

Bằng cách sử dụng các đặc tính của loại mạch cầu này, cảm biến lưu lượng khí nạp có thể đo được khối lượng không khí nạp bằng cách phát hiện điện áp ở điểm B

Quá trình điều chỉnh này được thực hiện khá nhanh (vài ms), do dây sấy có kích thước rất nhỏ Từ đó, cảm biến lưu lượng loại này có một ưu điểm quan trọng là: các xung động áp suất trên đường nạp, nhất là khi ở chế độ toàn tải, tần số lớn