điều khiển động cơ không đồng bộ bằng vi điều khiển DSP TMS32 0LF2407A

Trang 1

NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN

-

-Tp Hồ Chí Minh, tháng 6/2010

Giáo viên hướng dẫn

Trang 2

NHẬN XÉT CỦA GIÁO VIÊN PHẢN BIỆN

-

-Tp Hồ Chí Minh, tháng 6/2010 Giáo viên phản biện

Trang 3

LỜI CẢM ƠN

Tôi xin gửi lời cảm ơn chân thành nhất tới quý thầy cô trong Trường Đại Học Bách Khoa Tp.Hồ Chí Minh đã nâng đỡ và dìu dắt, truyền đạt cho tôi những kiến thức và kinh nghiệm quý báu nhất trong suốt quá trình tôi học tập ở trường.

Tôi xin chân trọng gửi lời cảm ơn đến tất cả quý Thầy, Cô trong khoa

Điện – Điện Tử , Bộ Môn Cung Cấp Điện, PTN Nghiên cứu Điện Tử Công Suất

và đặc biệt là thầy Lê Minh Phương, thầy Lê Đình Khoa đã tận tình hướng dẫn, giúp đỡ, tạo mọi điều kiện thuận lợi cho tôi hoàn thành tốt luận văn tốt nghiệp này.

Tôi xin cảm ơn bạn Vũ, Nhân, Loan và Anh Quang là những đồng môn tốt trong PTN NC ĐTCS đã tận tình động viên và giúp đỡ tôi về mặt kiến thức cũng như tinh thần để tôi cố gắng hoàn thành tốt luận văn này.

Tôi xin cảm ơn gia đình tôi, những người than đã cho tôi những điều kiện tốt nhất để học tập trong thời gian dài Ngoài ra tôi xin gửi lời cảm ơn đến tất cả những người bạn của tôi, những người đã cùng gắn bó, cùng học tập và giúp đỡ tôi trong những năm qua cũng như trong suốt quá trình thực hiện luận văn tốt nghiệp.

Tp Hồ Chí Minh, tháng 6/2010

Đào Văn Chính

Trang 4

MỤC LỤC

CHƯƠNG 1 7

GIỚI THIỆU VỀ VI ĐIỀU KHIỂN DSP TMS320LF2407A 7

1.1 ĐẶC ĐIỂM PHẦN CỨNG CỦA LF 2407A 7

1.2 PHÂN VÙNG BỘ NHỚ 8

1.3 CHỨC NĂNG CÁC CHÂN (TRÍCH TỪ DATA SHEET) 11

1.4 CÁC THANH GHI 22

1.4.1 Thanh ghi tình trạng và điều khiển hệ thống 22

1.4.2 Thanh ghi trạng thái 24

1.5 ƯU TIÊN VÀ VECTOR NGẮT 25

1.5.1 Thanh ghi cờ ngắt 27

1.5.2 Phantom Interrupt Vector _ Ngắt ảo 30

1.5.4 Thanh ghi dữ liệu và chọn chiều nhập/ xuất PortA 33

1.6 QUẢN LÝ SỰ KIỆN (EVENT MANAGER (EV)) 34

1.6.1 Các thanh ghi quản lý sự kiện (EV) 34

1.6.2 Timer 36

1.6.3 PWM 40

1.6.4 Dead Band 46

1.7 ADC 48

1.7.1 Các thanh ghi 48

1.7.2 Chức năng các thanh ghi điều khiển 49

CHƯƠNG 2 56

GIỚI THIỆU VỀ ĐỘNG CƠ KHÔNG ĐỒNG BỘ 56

2.1 TỔNG QUAN VỀ MÁY ĐIỆN KHÔNG ĐỒNG BỘ 56

2.1.1 Nguyên lý làm việc 56

2.1.2 Cấu tạo 57

2.1.3 Ứng dụng 58

2.2 ỨNG DỤNG CỦA ĐỘNG CƠ KHÔNG ĐỒNG BỘ 58

2.3 KHẢ NĂNG DÙNG ĐỘNG CƠ XOAY CHIỀU THAY THẾ MÁY ĐIỆN MỘT CHIỀU: 59

2.4 KẾT LUẬN 60

CHƯƠNG 3 61

LÝ THUYẾT VÀ PHƯƠNG PHÁP ĐIỀU KHIỂN 61

3.1 GIỚI THIỆU VỀ BIẾN TẦN NGUỒN ÁP ĐIỀU KHIỂN THEO PHƯƠNG PHÁP V/f 61 3.2 PHƯƠNG PHÁP ĐIỀU KHIỂN V/f 61

3.2.1 Phương pháp E/f 61

3.2.2 Phương pháp V/f 62

Trang 5

3.3 Phương pháp điều chế Vector không gian trong điều khiển ĐCKĐB dạng V/f 63

3.3.1 Thành lập vector không gian 64

3.3.2 Tính toán thời gian đóng ngắt 66

3.3.3 Phân bố các trạng thái đóng ngắt 67

3.3.4 Kỹ thuật thực hiện điều chế vector không gian 68

CHƯƠNG 4 71

SƠ ĐỒ KHỐI VÀ GIẢI THUẬT ĐIỀU KHIỂN 71

4.1 PHƯƠNG PHÁP V/f VÒNG HỞ 71

4.1.1 Sơ đồ khối mạch điều khiển phần cứng bằng phương pháp V/f vòng hở, khởi động mềm 71

4.1.2 Sơ đồ khối phương pháp V/f vòng hở, khởi động mềm 72

4.1.3 Giải thuật điều khiển 72

4.2 PHƯƠNG PHÁP V/f VÒNG KÍN 79

4.2.1 Sơ đồ khối mạch điều khiển phần cứng bằng phương pháp V/f vòng kín 79

4.2.2 Sơ đồ khối phương pháp V/f vòng kín khâu PI 80

4.2.3 Giải thuật điều khiển 81

CHƯƠNG 5 87

THIẾT KẾ PHẦN CỨNG 87

5.1 MẠCH CPU DSP2407 CÓ GẮN THÊM MODULE GIAO TIẾP RS232 VÀ MẠCH ADC 87

5.1.1 Mạch CPU 87

a) Mạch thực tế 87

b) Mạch theo các module 87

Chú thích: 88

5.1.2 Mạch CPU có gắn thêm module giao tiếp RS232 và mạch ADC 88

5.2 MẠCH LÁI 89

5.2.1 Sơ đồ mạch nguyên lý 89

5.2.2 Mạch layout 89

5.2.3 Mạch thi công 90

5.3 MẠCH NGUỒN 5V VÀ 15V CUNG CẤP ĐIỆN CHO MẠCH LÁI 90

5.4 MẠCH BIẾN ĐỔI DC SANG DC CUNG CẤP ĐIỆN CHO MẠCH NGHỊCH LƯU 91 5.4.1 Mạch layout 91

5.4.2 Mạch thi công thực tế 92

5.5 MẠCH NGHỊCH LƯU SÁU KHÓA IGBT 92

Trang 6

5.6 ĐỘNG CƠ 93

5.7 KẾT QUẢ 94

5.7.1 Mạch thi công hoàn thiện 94

5.7.2 Cặp xung đóng ngắt trên một pha 95

5.7.3 Điện áp pha trên tải 95

5.7.4 Điện áp dây trên tải 95

CHƯƠNG 6 96

GIAO TIẾP VỚI MÁY TÍNH 96

6.1 PHẦN MỀM – GIẢI THUẬT 96

6.2 PHẦN CỨNG 99

6.3 KẾT QUẢ 99

6.3.1 Đồ thị hồi tiếp tốc độ 99

 V/f vòng hở: 99

 V/f vòng kín: 100

6.3.2 Cách thức hoạt động 101

CHƯƠNG 7 102

NHẬN XÉT VÀ KHẢ NĂNG ỨNG DỤNG CỦA ĐỀ TÀI 102

7.1 NHẬN XÉT 102

7.2 KHẢ NĂNG ỨNG DỤNG CỦA ĐỀ TÀI 102

7.3 HƯỚNG PHÁT TRIỂN CỦA ĐỀ TÀI 103

TÀI LIỆU THAM KHẢO 104

Trang 7

(4 sectors: 4K, 12K, 12K, 4K) 32K

Code Security for On-Chip

_ Thời gian chuyển đổi (minimum) 375 ns

SPI (cổng giao tiếp Master/Slave) Có

SCI (cổng giao tiếp nối tiếp) Có

Trang 8

1.2 PHÂN VÙNG BỘ NHỚ

Bộ nhớ chương trình: 64k 16-bit words

Trang 9

Bộ nhớ dữ liệu: 64k 16-bit words 32word dành cho bộ nhớ bên trong (0000h-7FFFh), 32k word còn lại dành cho bộ nhớ ngoài (8000h-FFFFh)

Trang 10

Khi định địa chỉ trực tiếp, bộ nhớ dữ liệu được định địa chỉ thành 1 block gồm 128 word gọi là trang dữ liệu Toàn bộ 64k của bộ nhớ dữ liệu gồm 512 trang dữ liệu từ 0 tới 511 Trang hiện tại được xác định bởi 9 bit của DP

Không gian I/O: 64k 16-bit word

Giao tiếp với bộ nhớ ngoài:

Vùng nhớ ngoài Kích thước (word) Tín hiệu

liệu

Trang 11

Sơ đồ chân:

1.3 CHỨC NĂNG CÁC CHÂN (TRÍCH TỪ DATA SHEET)

Trang 22

1.4 CÁC THANH GHI

1.4.1 Thanh ghi tình trạng và điều khiển hệ thống.

Bit 15 Reserved

Bit 14 CLKSRC Chọn nguồn cho chân CLKOUT

0 Nguồn là xung clock của CPU output

1 Nguồn là Watchdog clock

Bits 13–12 LPM(1:0) Chọn mode low_power (chế độ tiết kiệm năng lượng)

Những bit này dùng để chọn chế độ khi CPU thực hiện lệnh IDLE

Xem bảng 2-1 miêu tả chế độ tiếp kiệm năng lượng

Table 2–1 Description of Low-Power Modes

LPM(1:0) Low-Power mode selected

Bit 7 ADC CLKEN Bit điều khiển cho phép xung clock vào module ADC

0 Xung tới module này không cho phép (i.e., tắt nguồn để bảo toàn năng lượng)

1 Xung tới module này cho phép và đang chạy ở chế độ thông thường

Bit 6 SCI CLKEN SCI (Serial Communications Interface) Bit điều khiển cho phép xung

clock vào module SCI

Bit 5 SPI CLKEN SPI (Serial Peripheral Interface) Bit điều khiển cho phép xung clock

vào module SPI

Trang 23

0 Xung tới module này không cho phép (i.e., tắt nguồn để bảo toàn năng lượng).

Bit 4 CAN CLKEN CAN (Controller Area Network) Bit điều khiển cho phép xung

clock vào module CAN

Bit 3 EVB CLKEN EVB (Event Manager B) Bit điều khiển cho phép xung clock vào

module EVB

Bit 2 EVA CLKEN EVA (Event Manager A) Bit điều khiển cho phép xung clock vào

module EVA

Bit 1 Reserved

Bit 0 ILLADR Bit báo dùng sai địa chỉ hoặc địa chỉ cấm.

Khi dùng địa chỉ cấm bit này sẽ set lên 1

Bits 15–7 Reserved

Bit 6 Input-qualifier _ Xác nhận độ dài chuẩn của tín hiệu vào

Bit này dùng để định chuẩn cho tín hiệu ở các chân CAP1–6, XINT1/2,

ADCSOC, and PDPINTA/B I/O ko sử dụng chức năng này Trạng thái của tín hiệu chỉ đổi nếu tín hiệu được giữ hơn 5 hoặc 11 chu kì máy:

0 Khối mạch vào tuần tự không ổn định độ dài lên tới 5 chu kỳ máy

1 Khối mạch vào tuần tự không ổn định độ dài lên tới 11 chu kỳ máy

Bit 5 Watchdog Override (WD protect bit), Clear_only bit

Bit xác định có cho người sử dụng tắt chức năng WatchDog hay không

0 Bảo vệ WD khỏi việc bị tắt bởi phần mềm

1 Cho phép tắt chức năng thông qua bit WDDS trong WDCR Dù bị clear thì không lâu sau nó sẽ tự động được set lên 1, vì thế sẽ bảo đảm sự hoàn chỉnh của WD

Bit 4 XMIF Hi-Z Control

Bit điều khiển trạng thái của giao tiếp bộ nhớ ngoài

0 XMIF signals ở trạng thái bình thường; i.e., not Hi-Z (high impedance)

1 All XMIF tín hiệu bắt buộc tới trạng thái Hi-Z

Bit 3 Boot Enable

Bit này tác động lên chân BOOT_EN / XF lúc reset Sau khi reset và khởi động, bit này

có thể thay đổi

0 Bộ nhớ Flash hoàn toàn không cho phép

1 Không gian địa chỉ chương trình 0000 — 7FFF là ánh xạ tới bộ nhớ Flash trên chip

Bit 2 Chọn chức năng Microprocessor / Microcontroller

Trang 24

Bit này tác động lên chân MP/MC lúc reset Sau khi reset, bit này cho phép thay đổi việc thực hiện phần mềm trong chip hay ngoài chip.

0 Đặt chế độ Vi điều khiển, Địa chỉ chương trình nằm 0000 — 7FFF bên trong (như Flash)

1 Đặt chế độ Vi xử lý, Địa chỉ chương trình nằm 0000 —7FFF nằm ngoài (vi dụ bộ nhớ ngoài)

Bits 1–0 SARAM Chọn không gian chương trình/dữ liệu.

0 0 SARAM không ánh xạ (không cho phép), không gian địa chỉ phân bổ cho bộ nhớ bên ngoài

0 1 SARAM ánh xạ trong nội bộ tới không gian chương trình

1 0 SARAM ánh xạ trong nội bộ tới không gian dữ liệu

1 1 SARAM khối ánh xạ nội bộ tới cả hai vùng không gian

1.4.2 Thanh ghi trạng thái

ARB Auxiliary register pointer buffer Khi thanh ghi hỗ trợ ARP được tải thì giá trị

trước đó của ARP sẽ được chép vào ARB, trừ khi sử dụng lệnh LST Khi sử dụng lệnh LST thì cả ARP và ARB đều nhận giá giống nhau

ARP Auxiliary register pointer Gồm 3 bit dùng để định địa chỉ tuyệt đối cho thanh ghi

hỗ trợ

C Carry bit C is set to 1 on reset.

Trang 25

CNF On-chip DARAM configuration bit Bit này xác định DARAM thuộc không gian

dữ liệu hay không gian chương trình Bit CNF có thể định dạng trực tiếp từ các lệnh

SETC CNF, CLRC CNF, and LST

CNF = 0 DARAM thuộc không gian dữ liệu

CNF = 1 DARAM thuộc không gian chương trình

DP Data page pointer (Con trỏ trang dữ liệu) Là 9 bit cao của 16 bit bộ nhớ dữ liệu.

OVM = 0 Kết quả tràn thường chứa trong thanh ghi tích lũy

OVM = 1 Thanh ghi tích lũy cho một trong hai giá trị tích cực hoặc không tích cực khi

gặp một tràn (Xem phụ lục 4.3.2, Accumulator, on page 4-9.)

PM Product shift mode

TC bit cờ điều khiển/kiểm tra(Test/Control) Dùng trong lệnh BIT hoặc BITT để kiểm

tra bit trong thanh ghi

XF XF bit trạng thái chân

1.5 ƯU TIÊN VÀ VECTOR NGẮT

Có tất cả 7 lớp ngắt gồm 1 lớp không che được và 6 lớp che được :

Vector ngắt trong lớp

Cho phép che

có Không Ngắt không che Ngắt không che

tiên cao

Trang 26

ưu tiên cao

tiên cao

ưu tiên cao

Trang 27

0 Không có ngắt nào trong INT6

1 Đang có ít nhất 1 ngắt trong INT6

Bit 4 INT5 Cờ ngắt 5.

Bit 3 INT4 Cờ ngắt 4

Trang 28

Lưu ý: Để xóa bit này ta phải set nó lên 1, hardware sẽ tự đưa nó về 0 Clear bit về 0 không có tác dụng

Bits 15–6 Reserved

Bit 5 INT6 Bit này dùng để che hoặc không che lớp INT6.

0 Lớp INT6 đã bị che

1 Lớp INT6 không bị che

Bit 4 INT5 Bit này dùng để che hoặc không che lớp INT5.

1 Lớpl INT5 không bị che

Bit 3 INT4 Bit này dùng để che hoặc không che lớp INT4

Lưu ý: bit này không bị thay đổi khi reset

Trang 29

Thanh ghi này sẽ tải vector ngắt có độ ưu tiên cao nhất trong lớp INTx tương ứng mà CPU nhận diện.

Bits 15–0 IRQ0.15–IRQ0.0

0 Không có ngắt

1 Có ngắt

Tương tự với các thanh ghi còn lại IRQ1,IRQ2

Bit 15 XINT1 Flag

Bit này thể hiện trạng thái thay đổi xác định trên chân XINT1 Bit này bị clear bởi

interrupt knowledge,bởi phần mềm set lên 1 (clear bit về 0 không có tác dụng), hoặc reset

0 Không có thay đổi

1 Sự thay đổi được xác nhận

Bits 14–3 Reserved.

Bit 2 XINT1 Polarity

0 Ngắt được tạo ra khi có cạnh xuống

1 Ngắt được tạo ra khi có cạnh lên

Bit 1 XINT1 Priority (Độ ưu tiên)

0 ưu tiên cao

1 ưu tiên thấp

Bit 0 XINT1 Enable

0 không cho phép ngắt

1 cho phép ngắt

Trang 30

Tương tự XINT2CR

Cách thức hoạt động:

Khi có 1 tín hiệu ngắt xảy ra, cờ ngắt IF tương ứng sẽ được set lên 1 Nếu ngắt đó cho phép thì một yêu cầu ngắt (INTx) sẽ được tạo ra bằng các xác nhận PIRQ Nếu ngắt không cho phép thì IF vẫn được giữ lại cho đến khi bị xóa bởi phần mềm Nếu như ngắt được cho phép sau đó, khi IF vẫn set, thì PIRQ sẽ ngay lập tức được xác nhận Khi PIRQ Yêu cầu ngắt set thanh ghi cờ ngắt của CPU (IFR), nếu ngắt của CPU được cho phépbằng việc set thanh ghi che ngắt (IMR), CPU dừng công việc đang làm lại, che tất cả các ngắt bằng cách set bit INTM, lưu lại trạng thái, PC nhảy tới vector của lớp ngắt INTx(CPU Interrupt Vector) tương ứng và thực thi chương trình ngắt Thanh ghi PIVR được tải giá trị vector ngắt (peripheral interrupt vector) Sử dụng giá trị tương ứng trong PIVR

để rẽ nhánh tới ngắt tương ứng để thực thi chương trình

Ví dụ: Chương trình sử dụng ngắt Timer1, ngắt này thuộc INT2, vector ngắt là 0004hmain code

GISR2: LDP #PIVR >> 7h ; Nạp địa chi chứa thanh ghi PIVR

LACL PIVR ; Load PIVR vào accumulator

XOR #0027h ; Xét xem giá trị PIVR có bằng 0027 tương ứng với Timer BCND SISR27,eq ; period interrupt không? Đúng thì nhảy tới SISR27, sai thì

; sẽ nạp lại PIVR với ngắt khác cùng lớp INT2(nếu có) và

;tiếp tục kiểm tra

SISR27: ; Thực hiện các lên ứng với ngắt T1PINT

1.5.2 Phantom Interrupt Vector _ Ngắt ảo

Phantom interrupt vector là 1 ngắt hoàn thiện hệ thống Khi 1 tín hiệu ngắt được tạo ra nhưng không có yêu cầu ngắt tương ứng được xác nhận, thì Phantom interrupt vector được sử dụng và lỗi sẽ được xử lý Phantom interrupt vector được yêu cầu khi có sự tranh chấp giữa các ngắt Hoặc khi 1 yêu cầu ngắt được tạo ra nhưng cờ ngắt INTx bị xóa trướckhi CPU nhận thức được nó Trong trường hợp này CPU không biết tải vector ngắt ngoại

vi nào vào PIVR Trong cả 2 trường hơp trên, phantom interrupt vector sẽ được tải vào PIVR thay cho vector ngắt ngoại vi

Ngắt bảo vệ (PDPINTx, x = A hoặc B)

Trang 31

PDPINTx là chức năng dùng để bảo đảm sự hoạt động an toàn của hệ thống như là biến đổi nguồn hoặc điều khiển động cơ Khi có hiện tượng quá dòng, quá áp, nhiệt tăng cao, nếu ngắt PDPINTx được cho phép thì tất cả các chân PWM sẽ lập tức trở về trạng thái hi_Z sau khi chân PDPINT xuống mức thấp.

1.5.3 Nonmaskable Interrupt (NMI)

NMI được xác định khi có lỗi sử dụng địa chỉ cấm Không có thanh ghi điều khiển ngắt này

I/O:

Trang 33

1.5.4 Thanh ghi dữ liệu và chọn chiều nhập/ xuất PortA

Tương tự các thanh ghi còn lại

Trang 34

1.6 QUẢN LÝ SỰ KIỆN (EVENT MANAGER (EV))

Gồm 2 event manager A và B (EVA và EVB), cả 2 thành phần này đều có các khối chức năng như sau:

Trang 36

1.6.2 Timer

Các thanh ghi điều khiển:

Bits 15–14 Free, Soft Emulation control bits.

00 Stop immediately on emulation suspend

01 Stop after current timer period is complete on emulation suspend

10 Operation is not affected by emulation suspend

11 Operation is not affected by emulation suspend

11 chế độ đếm hai chiều -Lên/-Xuống

Bits 10–8 TPS2–TPS0 Input Clock Prescaler.

Trang 37

T2SWT1 Ở thanh ghi T2CON của EVA, bit này là T2SWT1 Bit này cho phép Timer 2

khởi động cùng lúc với Timer 1 Ở thanh ghi T1CON bit này reserved

T4SWT3 Ở thanh ghi T4CON của EVA, bit này là T4SWT1 Bit này cho phép Timer 4

khởi động cùng lúc với Timer 3 Ở thanh ghi T3CON bit này reserved

0 Sử dụng bit TENABLE riêng

1 Sử dụng bit TENABLE trong T1CON or T3CON để enable hoặc disable chung cho 2 timer còn lại

Bit 6 TENABLE Cho chạy timer.

0 Cho dừng timer, prescaler bị reset

1 1 QEP Circuit† (in case of Timer 2/Timer 4)

Bits 3–2 TCLD1, TCLD0 Điều kiện tải lại thanh ghi Timer Compare Register

(TxCMPR)

00 Khi thanh ghi counter (TxCNT) về 0

01 Khi counter (TxCNT) về 0 hoặc trùng với chu kì

10 Ngay lập tức

11 Reserved

Bit 1 TECMPR Cho phép Timer so sánh.

0 không cho phép hoạt động so sánh của Timer

1 cho phép hoạt động so sánh của Timer

Bit 0

SELT1PR Trong thanh ghi T2CON bit này là SELT1PR (Period register select) Khi set

lên 1 thanh ghi chu kì (T1PR) của Timer 1 được chọn cho Timer 2 Bit này là reserved bit trong T1CON

SELT3PR Trong thanh ghi T2CON bit này là SEL31PR (Period register select) Khi set

lên 1 thanh ghi chu kì (T1PR) của Timer 1 được chọn cho Timer 2 Bit này là reserved bit trong T1CON

0 Sử dụng chu kì riêng

1 Sử dụng T1PR (T3PR) cho Timer 1và 2 (3 và 4)

Thanh ghi điều khiển chung:

Trang 38

Bits 10–9 T2TOADC Khởi động ADC với Timer 2.

00 Không khởi động ADC

01 Việc set cờ ngắt tràn dưới sẽ khởi động ADC

10 Việc set cờ ngắt thời lượng sẽ khởi động ADC

11 Việc set cờ ngắt so sánh sẽ khởi động ADC

Bit 6 TCOMPOE Cho phép Compare output Nếu PDPINTx tích cực thì bit này bị

11 Miễn cưỡng cao

Bits 1–0 T1PIN Tính chất của Timer 1 compare output.

Trang 39

Bit 6 TCOMPOE Cho phép Compare output Nếu PDPINTx tích cực thì bit này bị

11 Miễn cưỡng cao

Bits 1–0 T1PIN Tính chất của Timer 3 compare output.

Trang 40

Khi thanh ghi counter (TxCNT) đếm tới bằng với thanh ghi chu kỳ (TxPR), thanh ghi compare (TxCMPR) các cờ ngắt tương ứng overflow, underflow, compare sẽ được set, đồng thời tạo 1 trigger kích ADC Nếu như cờ ngắt tương ứng không bị che thì sẽ tạo ngắt Tín hiệu từ chân TDIRA/B sẽ bị bỏ qua.

Directional Up-/Down-Counting Mode

Mode này tương tự Continuous Up Counting mode khác ở chỗ là có thể đếm lên hoặc xuống tùy thuộc vào mức tích cực của chân TDIRA/B

Continuous Up-/Down-Counting Mode

Counter timer sẽ đếm lên tới hết giá trị trong thanh ghi chu kỳ rồi lại giảm về 0, chu kì của timer này bằng 2 lần giá trị trong TxPR Mode này cũng bỏ qua chân TDIRA/B

1.6.3 PWM

Đặc điểm

TMS320LF2407A hỗ trợ 2 đơn vị xuất xung PWM:

Timer Compare Output: gồm 4 chân output tương ứng với 4 Timer

Compare Units: Gồm 12 chân output, 1 timer điều khiển 3 chân

Định dạng
Số trang	104
Dung lượng	4,79 MB

Tài liệu tham khảo	Loại	Chi tiết
1) Kỹ thuật điện 2 (Máy điện quay) – PGS.TS. Nguyễn Hữu Phúc 2) Truyền động điện – PGS.TS. Phan Quốc Dũng, Th.S. Tô Hữu Phúc 3) Điện tử công suất – PGS.TS. Nguyễn Văn Nhờ	Khác
6) Giáo trình Visual Basic 6.0 – ĐHBK Tp.HCM	Khác
7) TMS320LF/LC240xA DSP Controllers Reference Guide – Texas Instrument	Khác
8) Digital Motor Control Software Library TMS320C2x/C2xx/C5x – Texas Instrument	Khác
9) Optimizing C Compiler User’s Guide AC Induction Motor Control Using Constant V/Hz Principle and Space Vector PWM Technique with TMS320C240 – Texas Instrument	Khác
10) Hệ thống điều khiển số - Bộ môn Thiết Bị Điện, Khoa Điện – Điện tử, Trường ĐHBK Tp.HCM	Khác