Hệ thông vi xử lý vi mach he vi xu ly 8085a

Sơ lược về Hệ thông Vi xử lý: Hệ thông Vi xử lý bao gồm: bộ xử lý trung tâm CPU: Central Processing Bus điều khiển Bus dữ liệu Memory ROM-RAM _____Bus địa chỉ _____ Sơ đổ khôi của một h

PHẦN li GIỚI THIỆU về Hệ VI xử LÝ

I. Sơ lược về Hệ thông Vi xử lý:

Hệ thông Vi xử lý bao gồm: bộ xử lý trung tâm (CPU: Central Processing

Bus điều khiển

Bus dữ liệu

(Memory)

ROM-RAM _Bus địa chỉ

_

Sơ đổ khôi của một hệ Vi xử lý

Chức năng của từng khối:

1. Khôi xử lý trung tâm (CPUrCentral Processing Unit):

Là khối quan trọng nhất và được xem là bộ não của cả hệ thông Các hệ Vi

Bộ xử lý trung

tâm

2. Bộ nhớ (Memory):

Có vai trò quan trọng trong một hệ vi xử lý, là nơi lưu trữ chương trình

các dữ liệu, kết quả trung gian trong qúa trình tính toán, xử lý Được chia thành hai loại:

- ROM (Read Only Memory): chứa chương trình điều khiển của hệ thông,

liệu nạp trong ROM không bị xóa đi khi hệ Vi xử lý hoạt động và không bị mâ"t

3. Khôi giao tiếp vào-ra (I/O Interface):

Đây là chiếc cầu nôi giữa CPU với thế giới bên ngoài Một hệ thông Vi xử

đưa dữ liệu ra để điều khiển các thiết bị bên ngoài hoặc muôn nhận các dữ liệu

4. Hệ thông Bus:

Hệ thông các Bus (nhóm nhiều dây hay tín hiệu có cùng chức năng liên

bảo cho sự liên lạc được thông suốt giữa CPU, các bộ nhớ và bộ giao tiếp ngoại vi

Có ba loại bus:

- Bus địa chỉ (address bus): dùng để xác định vị trí, dò tìm thông tin trên

giao tiếp ngoại vi, chỉ có một chiều là truyền từ CPU ra

II. Giới thiệu về Vi xử lý:

Vi xử lý là một vi mạch điện tử có mật độ tích hợp cao, trong đó bao gồm

mạch sô" có khả năng nhận, xử lý và xuất dữ liệu Vi xử lý có chức năng hoạt

một đơn vị xử lý trung tâm (CPU - Central Processing Unit) trong máy tính sô"

chính của Vi xử lý là xử lý dữ liệu, quá trình này được điều khiển theo một

gồm tập hợp các lệnh từ bên ngoài mà người sử dụng có thể thay đổi tùy theo

công việc Một Vi xử lý có khả năng hiểu và thực hiện rất nhiều yêu cầu điều

nhau một cách chính xác trong thời gian râ"t ngắn Vi xử lý phải nằm trong một

Vi xử lý thì nó mới phát huy được tác dụng, có nghĩa là Vi xử lý phải được kết

mạch điện bên ngoài và các thiết bị giao tiếp khác

Chức năng chính của Vi xử lý là xử lý dữ liệu Để thực hiện được công

III. Câu trúc và hoạt động của Vi xử lý:

1. Câu trúc cơ bản của một Vi xử lý:

Một Vi xử lý về cơ bản gồm có ba khôi chức năng: Đơn vị thực thi, bộ điều khiển

tuần tự và bus giao tiếp

Control Logic

Sơ đồ khôi cấu trúc cơ bản của một Vi xử lý

2. Các đặc điểm bên trong của Vi xử lý:

a. Chiều dài từ dữ liệu:

Đặc điểm quan trọng nhất của Vi xử lý là chiều dài từ dữ liệu Vi xử lý đầu

chiều dài từ dữ liệu là 4 bit, các Vi xử lý sau này có chiều dài từ dữ liệu là 8 bit,

32 bit và 64 bit Độ dài của từ dữ liệu nói lên tốc độ làm việc và khả năng truy

nhớ của Vi xử lý Nêu Vi xử lý có chiều dài từ dữ liệu lớn thì tốc độ xử lý công

và khả năng truy xuất bộ nhớ lớn, được dùng trong các công việc xử lý dữ liệu,

b. Độ dài từ địa chỉ:

Dung lượng bộ nhớ mà Vi xử lý có thể truy xuất là một phần trong cấu trúc

xử lý Để truy xuất được bộ nhớ thì Vi xử lý phải biết được địa chỉ của từng ô

địa chỉ của ô nhớ được xác định bằng từ địa chỉ Độ dài của từ địa chỉ cho biết

c. Tốc độ làm việc:

Tần sô" xung clock cung cấp cho Vi xử lý làm việc quyết định tốc độ làm

xử lý, tô"c độ này được cho bởi nhà chê" tạo Tô"c độ xung clock càng cao thì

Đồ án Vi mạch Trang 5

d. Các thanh ghi:

Trong cấu trúc củaVi xử lý, các thanh ghi giữ một vai trò quan trọng, chúng được

dùng để xử lý dữ liệu Có nhiều loại thanh ghi trong Vi xử lý với các chức năng khác

nhau, số lượng thanh ghi đóng vai trò rất quan trọng đối với Vi xử lý và người

Nếu Vi xử lý có sô" lượng thanh ghi càng nhiều thì người lập trình có thể viết

e. Tập lệnh:

Bâ"t kì một Vi xử lý nào muôn hoạt động được thì phải có tập lệnh Do câu

cứng khác nhau nên mỗi Vi xử lý có tập lệnh khác nhau Tập lệnh của Vi xử lý là một

trong những yếu tô" cơ bản để đánh giá tô"c độ làm việc của Vi xử lý Nếu Vi xử

nhiều mạch điện logic bên trong để thực hiện thì sô" lượng lệnh điều khiển của

3. Vi xử lý 8 bỉt:

Mỗi loại Vi xử lý sẽ có câu trúc khác nhau nhưng thường có các khôi chính như sau:

- Khôi đơn vị sô" học/logic (ALU - Arithmetic Logic Unit)

- Các thanh ghi (Registers)

- Khôi điều khiển logic (Control Logic)

Chức năng và nguyên lý hoạt động của các khôi như sau:

a Khô"i Đơn vị sô" học-logic (ALU - Arithmetic Logic Unit):

Đây là khôi quan trọng nhất của Vi xử lý, khôi này chứa các mạch điện

chức năng chính là làm thay đổi dữ liệu ALU có hai ngõ vào là IN, đó chính là Increment Decrement Complement

Đồ án Vi mạch Trang 6

External input &

Sơ đồ khôi của một Vi xử lý 8 bit

b. Các thanh ghi (Registers):

Các thanh ghi cơ bản luôn có trong một Vi xử lý là A, PC, SP, F, các thanh

dụng là B, c, D, E, thanh ghi lệnh, thanh ghi địa chỉ

Thanh ghi A (Accumulator): hay bộ tích lũy, đây là thanh ghi quan trọng

lý, nó có chức năng là lưu trữ dữ liệu khi tính toán Hầu hết các phép tính logic

đều diễn ra giữa thanh ghi này và ALƯ Nó có chức năng quan trọng khác là

liệu từ ô nhớ hay từ các thanh ghi bên trong ra các thiết bị ngoại vi

Đồ án Vi mạch Trang 7

Thanh ghi trang thái (Status Register): còn được gọi là thanh ghi cờ (Flag

Register),

dùng để lưu trữ kết quả của một số lệnh kiểm tra có ảnh hưởng đến thanh ghi

thường có trong thanh ghi cờ là:

- Bit Carry “C”: khi kết quả tràn thì c = 1, ngược lại c = 0

- Bit Zero “Z” : kết quả bằng 0 thì z = 1, ngược lại z = 0

- Bit Negative “N”: khi bit MSB của thanh ghi là 1 thì N = 1, ngược lại N

= 0

-Bit Intermediate Carry “I”: giông như bit Carry nhưng chỉ có tác dụng với phép

cộng hay trừ trên 4 bit thấp

- Bit Interupt Flag “IF”: IF = 1 khi người lập trình cho phép ngắt, ngược lại ỈF = 0

- Bit Overílovv “O”: o = 1 khi bit Carry của phép toán cộng vđi bit dấu của dữ liệu

- Bit Parity “P”: p = 1 khi kết quả phép toán là số chẩn, ngược lại p = 0

Thanh ghi con trỏ ngăn xếp SP (Stack Pointer): chức năng của thanh ghi

c. Khôi giải mã lệnh và khôi điều khiển logic:

Chức năng của khôi giải mã lệnh là nhận lệnh từ thanh ghi lệnh sau đó tiến hành

giải mã lệnh rồi đưa tín hiệu điều khiển đến khôi điều khiển logic

Đồ án Vi mạch Trang 8

- Bus đia chỉ : có nhiệm vụ định ra địa chỉ của thiết bị cần truy xuất nên

một chiều, chỉ có Vi xử lý mới đưa dữ liệu lên bus địa chỉ

- Bus dữ liẽu : dùng để kết nôi các thanh ghi bên trong Vi xử lý và ALƯ,

liệu di chuyển bên trong Vi xử lý từ khôi này đến khôi khác đều thông qua bus

đó bus dữ liệu mang tính hai chiều Khi Vi xử lý cần truy xuất dữ liệu từ bộ nhớ

thiết bị I/O bên ngoài thì bus dữ liệu bên trong phải được nốì với bus dữ liệu

bên ngoài

4. Tập lệnh (Instructions) của Vi xử lý:

Mỗi loại Vi xử lý có tập lệnh riêng, số lượng lệnh cũng tùy thuộc vào từng

xử lý Tập lệnh của Vi xử lý có thể được chia làm các nhóm cơ bản sau:

- Nhóm lệnh truyền dữ liệu

- Nhóm lệnh sô" học và logic

- Nhóm lệnh trao đổi, truyền khôi dữ liệu và tìm kiếm

- Nhóm lệnh xoay và dịch

- Nhóm lệnh điều khiển

- Nhóm lệnh về bit

- Nhóm lệnh nhảy

- Nhóm lệnh gọi, trở về

Đồ án Vi mạch Trang 9

-Định địa chỉ gián tiếp bằng thanh ghi: toán hạng không phải là địa chỉ

liệu mà chỉ là dâu hiệu cho biết nơi chứa dữ liệu

- Định địa chỉ trực tiếp: toán hạng là địa chỉ của dữ liệu cần được xử lý

- Định địa chỉ tức thời: toán hạng chính là dữ liệu cần được xử lý.

-Định địa chỉ ngầm định: vị trí hoặc giá trị của dữ liệu cần được xử lý

INTERRUP

T

D

7 D ó

RESTART D5 D4 D3

Địa chỉ bộ nhớ

INCREMENTER/

▼ ▼

PHẦN II: V/ x ử L Ỷ 8 0 8 5 A

I Giới thiệu:

Vi xử lý 8085 A được hãng Intel chế tạo vào năm 1974 Đây là một Vi xử

có chiều dài từ dữ liệu là 8 bit, chiều dài từ địa chỉ là 16 bit

1 Đặc tính:

- Nguồn cung cấp : 5V ± 10%

- Dòng điện cực đại: Imax = 170mA

- Sơ đồ chân và sơ đồ logic: □

E Ẽ E E

X, X, Reset Oul SOD SID Trap RST 7.5 RST 6 5 RST 5.5

□ TNTR □ INTA\

A D o A D

| A

vu

E E E E Ẽ

m Vcc

LI)

8085A

□

□

□

□

□ s,

□

□

CLK Out Rcsc

t In Read R D\

W R\

A L H s0 A1 5 A1

Ready Hold Intr RST 7.5 RST 6.5 Trap Rese

t In X|

x2 SID Vcc

A|5

- Ag ALE So s, RD\

WR\

HLD A INT A SOD CLK

Sơ đồ chân

AD0 AD7 - Address/Data bus (input/output)

Bus địa chỉ/dữ liệu, làm việc theo phương pháp đa lộ thời gian: Ớ chu kỳ

đầu tiên là byte thấp của địa chỉ ô nhớ hoặc khôi xuất nhập, ở hai chu kỳ tiếp

liệu, cấu tạo ngõ ra 3 trạng thái Trạng thái Hi-Z ở chế độ HOLD, HALT và

RESET

xung clock Ais-Ag _/C

AL E RD\

T,

L

Address AỊ5-A8 )C AD7-AD0 /( A?~A" X Data D 7 -

D0

I\ _

Chu kỳ đọc

Tj

L

Address A|5-A8 /( A 7 ~AQ X Data D7-D0 I\

_

r

Chu kỳ viết í>

Phương pháp đa lộ thời gian

RESETIN

Vi xử lý và chốt địa chỉ

RD\ - Read control (output)

WR\ - Write control (output)

Tác động mức thấp cho biết dữ liệu đang được viết vào bộ nhớ hoặc cổng,

ngõ ra 3 trạng thái Trạng thái Hi-Z ở chế độ HOLD, HALT và trong lúc RESET

READY (input)

So, Si, IO/M\ - status (output)

* trạng thái Hi-Z

X không xác

HLDA - Hold Acknowledge (output)

INTR - Interrupt Request (input)

Được dùng cho các yêu cầu ngắt công dụng chung, Vi xử lý sẽ nhận ra

INTA - Interrupt Acknovvledge (output)

RST 5.5, RST 6.5, RST 7.5 - Restart Interrupt (input)

TRAP (input)

Yêu cầu ngắt có mức độ ưu tiên cao nhất và không che được bằng phần

(1) Vi xử lý cất PC vào ngăn xếp trước khi nhảy đến địa chỉ ngắt

(2) Phụ thuộc vào địa chỉ gọi ngắt

1 1 1

1 1

Vi xử lý

Các ngắt được gọi bằng lệnh RST

RESET IN\ (input)

RESET OUT (output)

Xi, X2 (input)

Ngõ đặt thạch anh, RC hoặc LC để tạo xung đồng hồ, Xi còn là ngõ vào

hiệu đồng hồ từ mạch bên ngoài

CLK - Clock (output)

Ngõ ra xung đồng hồ có tần số bằng phân nửa tín hiệu tại Xi

SID - Serial Input Data line (input)

Ngõ vào dữ liệu nối tiếp nạp vào bit 7 của bộ tích lũy khi có lệnh RIM

SOD - Serial Output Data line (output)

Ngõ ra dữ liệu nối tiếp được xác định bởi lệnh SIM

Cấu tạo 8085A:

TNTR ĨNTA\ RST7.5 RST6.5 RST5.5 TRAP SID SOD

8 BIT INTERNAL DATA BU SI

TNSTRUI

INSTRUC TION DECODER AND MACHTN

X

-CLOCK OUT RD\ WR\ ALE So s, TO/M\ HOLD RESET TNAis-.As AD7 .AD{)

RESET OUT ADDRESS BUS DATA/ADDRESS BUS

Câu trúc Vi xử lý 8085A

Cấu tạo Vi xử lý 8085A gồm 3 phần: Đơn vị số” học-logic, các thanh ghi

điều khiển Các thanh ghi trong 8085A được chia ra như sau:

Bộ đếm chương trình (PC) và con trỏ ngăn xếp (SP): là hai thanh ghi có

độ dài 16

bit nên Vi xử lý có thể truy xuất được một lượng ô nhớ là 21 6 = 65536 byte hay

64Kbyte

Bộ tích lũy (Accummulator): Có ký hiệu là A, độ dài 8 bit Đây là thanh

trọng nhất trong Vi xử lý, hầu hết các quá trình tính toán đều xảy ra trên thanh

s - Sign (bit dấu)

s = 1 Khi kết quả là sô" âm

s = 0 Khi kết quả là sô" dương

z - Zero (bit zero)

z = 1 Khi kết quả bằng 0

z = 0 Khi kết quả khác 0

AC - Auxiliary Carry (bit sô" nhớ phụ)

AC = 1 Khi phép tính bị tràn trên bit 3

AC = 0 Khi phép tính không tràn trên bit 3

p - Parity (bit chẩn lẻ)

p = 1 Khi kết quả là sô" chấn

p = 0 Khi kết quả là sô" lẻ

Số chẵn là số cỏ tổng số hữ [ỉ] là chẵn, và ngược lại số lề lù sô có tổng số hit [1] là lẻ.

Cy - Carry (bit sô" nhớ)

Cy = 1 Khi kết quả có sô" nhớ

Cy = 0 Khi kết quả không sô" nhđ

Các thanh ghi công dụng chung: Gồm 6 thanh ghi có độ dài 8 bit được

lượt là B, c, D, E, H và L Các thanh ghi này có thể kết hợp thành từng cặp 16

1 Nhóm lệnh truyền dữ liệu:

MOV ds, M Truyền dữ liệu từ ô nhớ có địa chỉ chứa trong cặp thanh ghi

HL MOV M, sr Truyền dữ liệu từ thanh ghi sr vào ô nhớ có địa chỉ chứa

MVI M,

data Truyền tức thời dữ liệu 8 bit vào ô nhđ có địa chỉ chứa

LDAX rP Nạp gián tiếp nội dung ô nhớ có địa chỉ chứa trong cặp

LHLD addr Nạp trực tiếp nội dung ô nhớ có địa chỉ là addr vào thanh

STAX rP Lưu trữ gián tiếp nội dung thanh ghi A vào ô nhớ có địa chỉ

chứa SHLD addr Lưu trữ trực tiếp nội dung thanh ghi L vào ô nhớ có địa chỉ

addr, XCHG Hoán chuyển nội dung giữa cặp thanh ghi HL với cặp

DE

Nhóm lệnh sô"

ADD sr Cộng không lưu ý sô nhớ nội dung thanh ghi A với nội

ADD M Cộng không lưu ý sô nhớ nội dung thanh ghi A với nội

ADC sr Cộng có lưu ý sô" nhđ nội dung thanh ghi A với nội dung

thanh ghi ADC M Cộng có lưu ý sô" nhớ nội dung thanh ghi A vđi nội dung ô

SUB sr Trừ không lưu ý sô" thiếu nội dung thanh ghi A với nội dung

thanh SUB M Trừ không lưu ý sô" thiếu nội dung thanh ghi A với nội dung

SBB M Trừ có lưu ý sô" thiếu nội dung thanh ghi A với nội dung ô

địa chỉ chứa trong cặp thanh ghi HL

A M AND giữa nội dung thanh ghi A với nội dung ô nhớ có địa

chỉ

OR

A M OR giữa nội dung thanh ghi A với nội dung ô nhớ có địa chỉ

chứa

XR

A M EXOR giữa nội dung thanh ghi A với nội dung ô nhớ có địa

chĩ

CMC Nghịch đảo bit cy

3 Nhóm lệnh so

sánh: So sánh nội dung thanh ghi A với nội dung thanh ghi sr.

CMP M So sánh nội dung thanh ghi A với nội dung ô nhớ có địa

CPI data So sánh nội dung thanh ghi A với dữ liệu

4 Nhóm lệnh

nhảy: Nhảy đến địa chỉ addr không điều kiện.

"T 3

5. Nhóm lệnh về ngăn xếp:

PUSH rp Chuyển dữ liệu của cặp thanh ghi rp vào ngăn xếp

6. Nhóm lệnh xuất nhập:

IN port Nhập dữ liệu từ cổng port vào thanh ghi A

OUT port Xuất dữ liệu từ thanh ghi A ra cổng port

8. Nhóm lệnh đặc biệt:

SIM Lệnh này sử dụng các bit trong thanh ghi A để thực hiện các công

M 7.5 - M 6.5 - M5.5 = [0]: Cho phép yêu cầu ngắt

= [1]: Ngăn yêu cầu ngắt

MSE = [0]: Các bit từ 0 đến 2 của thanh ghi A có tác dụng

= [1]: Các bit từ 0 đến 2 của thanh ghi A không tác dụng

RST 7.5 = [0]: Không ảnh hưởng

M 7.5 - M 6.5 - M 5.5 = [0]: Yêu cầu ngắt bị ngăn

= [1]: Yêu cầu ngắt được phép

IE = [01: Vi xử lý không chấp nhận yêu cầu

ngắt

SID

UT ENABLE D OUTPUT

OUTPƯTS

PHẦN III: THIẾT KỂ Hệ VI xử LÍ 8085.

I Phương án thiết kế:

Yêu cầu đặt ra là thiết kế hệ Vi xử lý 8085 có 40 phím, hiển thị tám LED 7 đoạn

- về bộ nhớ: chọn EPROM 2764 chứa chương trình hệ thông, SRAM 6264

liệu tạm thời và các biến hệ thông Đồng thời cũng thiết kế thêm đế cắm dành cho

EPROM 2764 mở rộng khi cần, khe cắm này có thể cắm được SRAM 6264 và

chuyển đổi chức năng RAM/ROM bằng một jumper

- về giao tiếp nội bộ: sử dụng một vi mạch 8255A để quét đèn và quét

mạch này làm việc theo kiểu bộ nhớ, mỗi port tương ứng với một vị trí ô nhớ

đèn và phím là tác động mức thấp nên sử dụng các LED hiển thị là loại Cathode chung

- về giao tiếp với các thiết bị ngoài: sử dụng hai vi mạch 8255A, lý do sử

hai vi mạch là để mở rộng sô" cổng giao tiếp khi cần thiết (lên tới 6 cổng)

- về giải đa hợp: để tách giữa dữ liệu và địa chỉ trên các chân AD0 -AD7

có thể dùng 74LS373 hoặc 74LS573 là vi mạch chốt, chức năng của hai loại là

II Phần cứng:

1 Khảo sát các vi mạch được sử dụng trong thiết kê":

a. Bộ nhở EPROM 2764:

EPROM 2764 là bộ nhớ chỉ đọc được chê tạo theo công nghệ NMOS, dùng một

nguồn đơn +5V, dung lượng bộ nhớ là 65536 bit, được tổ chức thành 8192x8 bit (8 KByte)

Sơ đồ chân và sơ đồ logic

Bảng trạng thái

b. Bộ nhổ SRAM 6264:

SRAM 6264 là bộ nhớ được chế tạo theo công nghệ CMOS, có dung lượng

65536 bit được tổ chức thành 8192x8 bit (8 KByte), điện áp cung cấp là +5V,

cập khoảng 150ns Ngõ vào/ra dữ liệu được dùng chung, các ngõ vào/ra này

TTL Công suất tiêu tán ở trạng thái chờ rất thấp chỉ khoảng 0,lmW so với khi

Sơ đồ chân và sơ đồ logic

Bảng trạng thái

c. Vi mạch giao tiếp ngoại vi 8255A:

Vi mạch 8255A là vi mạch giao tiếp ngoại vi lập trình được Nó được dùng

nôi giao tiếp song song giữa Vi xử lý và thiết bị điều khiển bên ngoài

PA 3 PA 2 PA Ĩ PA

„ R D\

CS X G N D A|

Ao

8255A

PA4 PAs PA6

PA?

WR\

RBSET Do

D|

Sơ đồ chân và sơ đồ logic

Cơ chế hoạt động của 8255A:

Khi chân RESET ở mức 1, 8255A sẽ được khởi động, nó sẽ thả nổi tất cả

liên quan tđi các cửa vào/ra Trạng thái này kéo dài tới khi chương trình ứng

điều khiển vào thanh ghi điều khiển để xác định chê độ làm việc của 8255A Ba

hoạt động cơ bản của 8255A là:

Cấu trúc từ điều khiển của 8255A:

Nhóm B

Port C (thấp)

1 = nhập

0= xuâ^t Port B

1= nhập

0= xuất Chọn chế độ

chế

độ 0

1= chế dộ 1

Nhổm A

Chế đỏ 0:

Từ điều khiển

Chế độ 0 xác lập hai port 8 bit (A và B) và hai port 4 bit (nửa cao và nửa

port C) Bất kỳ port nào cũng có thể nhập hoặc xuất dữ liệu tùy theo các bit D4,

D() Dữ liệu được chốt khi nhập (còn khi xuất thì không)

Chế độ này cả hai port A và B làm việc ở chế độ xuất/nhập có chốt Port A

hoạt động độc lập nhau, mỗi port có 4 bit điều khiển/dữ liệu được hình thành từ

* Port A là port nhập dữ liệu:

PC6;7

0 = xuất

STB a\

IBF

INT RA I/O

- STBẠ\ (PC4 ): mức 0 tại ngõ vào này sẽ làm cho dữ liệu được chốt vào

bị ngoại vi dùng tín hiệu này để báo cho 8255A biết dữ liệu vào đã sấn sàng

- IBFA (PC5 ): ngõ ra này lên mức 1 để báo rằng bộ đệm đã đầy Khi chân

0 thì thiết bị ngoại vi có thể gởi dữ liệu mđi tới 8255A

- INTRA (PC3): tín hiệu ở ngõ ra này được dùng như một yêu cầu ngắt

lên mức 1 khi STBA Ở mức 0, IBFA và cờ hiệu INTRA Ở mức 1 Tín hiệu

* Port A là port xuất dữ liệu:

PC4,5

0 = xuất

ACKa\ OBFa\

INT RA

VO

- OBFA\ (PC7 ): ngõ ra này sẽ xuống mức 0 khi bộ đệm xuất đầy để báo

ngoại vi biết port A đang xuất ra dữ liệu mới

- ACKa\ (PCÔ): ngõ vào này được thiết bị ngoại vi đặt mức 0 để báo cho

dữ liệu port A được chấp nhận

- INTRA (PC3 ): ngõ ra này có cùng mục đích như trong trường hợp nhập

Nhóm B được cấu hình ở chế độ 1:

* Port B là port nhập dữ liệu:

Từ điều khiển

STB b\

IBF 1NT RB

1 / 0

- STBB\ (PC2), IBFB (PCI) và INTRB (PCO) CÓ chức năng tương tự như

hợp port A nhập Cờ hiệu cho phép ngắt (INTE) được điều khiển bằng cách đặt

* Port B là port xuất dữ liệu:

WR\

AC Kb\

OBF

1NT RB

vo

Chế đô 2:

Chế độ này là chế độ xuấưnhập hai chiều được chốt Trong chế độ này,

dùng cho xuất và nhập, 5 bit của port c được dùng để chỉ trạng thái và điều khiển port A.

Chế độ nhóm B

0 = chế độ 0

1 = chế độ 1

PortB

INTRa\

AC Ka\ OBF

STB a\

IBF A

- OBFa\ (PC6): bộ đệm ngõ ra đã đầy

- ACKa\ (PC7): tín hiệu báo chấp nhận dữ liệu

- IBFA (PC5): bộ đệm ngỡ vào đầy

Khi nhóm A ở chế độ 2 thì nhóm B chỉ có thể ở chế độ 0 hoặc 1 Tuy

nhóm B ở chê độ 0 thì chỉ có 3 bit PC0-PC2 được sử dụng cho xuât/nhập vì

mượn bit PC3 để sử dụng như một yêu cầu ngắt Thông thường, nếu nhóm A ở

thì các bit PC0-PC2 sẽ được nối với các chân trạng thái và điều khiển của thiết

port A Port B cũng có thể được dùng cho mục đích này

Việc đặt/xóa bit đôi với port C: ta có khả năng lập và xóa từng bit Nếu bit

Đặt/xóa bit

1 = đặt (set)

Cờ đặt/xóa bit

0 = tích cực

d. Vi mạch chốt 74573:

Sơ đồ chân và sơ đồ logic

e. Vi mạch giải mã 3 đường -> 8 đường 74138: AB

c G2A1

ÕJB

74138 Y0 Y7

Sơ đồ chân và sơ đồ logic