Thiết kế mạch KĐCS f=4.5g, p =2w ra 15w bộ công 4 cho công suất p =60w, z =50

Thiết kế mạch KĐCS f=4.5g, p =2w ra 15w bộ công 4 cho công suất p =60w, z =50

Viện Điện Tử Viễn Thông

======o0o======

Báo cáo bài tập lớn môn học kỹ thuật siêu cao tần

Đề tài: Thiết kế Mạch KĐCS f=4.5G, P =2w ra 15w bộ công 4 cho công

suất P =60w, Z =50

Giảng viên hướng dẫn : Nguyễn Khuyến

Nhóm sinh viên thực hiện:

Mục lục

Phần 1: Yêu cầu đề tài 2

Phần 2: Cơ sở lý thuyết 2

2.1 Tính toán bộ khếch đại với hệ số khuếch đại lớn nhất 2

2.2 Tính toán bộ khuếch đại với hệ số khuếch đại nhất định 6

2.3 Mạch ghép – Cộng công suất WILKINSON : 8

2.3.1 Mode chẵn 9

2.3.2 Mode lẻ 10

Phần III :Tính toán ,thiết kế và mô phỏng mạch chia công suất trên công cụ của ADS 14

3.1 Tính toán và thiết kế mạch chia công suất wilkinson 1 -2 14

3.2 Tính toán và thiết kế mạch cộng công suất 4-1 15

Phần IV : Tính toán thiết kế mạch theo yêu cầu của đề tài 16

4.1 Tính toán thiết kế mạch khuếch đại 16

Phần V: Kết luận 20

Phần 1: Yêu cầu đề tài

Đề tài yêu cầu : Thiết kế Mạch KĐCS f=4.5G, P =2w ra 15w bộ công 4 cho

Xét mạng khuếch đại sử dụng transistor như hình dưới, với các tham số tán

xạ [S] cho trước ở tần số công tác, điện trở nguồn là ZS, điện trở tải ZL Trước

hết ta cần xem xét sự ổn định của mạch để xác định xem mạch cung cấp sự khuếch đại ổn định hay có thể dao động

[S]

Khối khuếch đại Dùng transistor

Zo

Zs

ZL Vào

22

1

L in

Z Z

S S S

111

S out

S

S S S

in in

| |

(1 | | ) 2

Công suất ra trên tải cũng đạt giá trị cực đại PRmax nếu trở kháng tải được phối hợp phức với mạch

Từ (12) và (14) Ta có độ khuếch đại công suất xuyên là :

S P

Trường hợp đặc biệt nếu các cửa đầu vào và ra đều phối hợp trở kháng Khi

đó hệ số khuếch đại công suất xuyên:

GT = |S21|2 (20)

Bộ khuếch đại một tầng công suất transistor có thể được mô hình hóa như

sau:

Hình 2: Mô hình mạch khếch đại transistor

Mạch phối hợp đầu vào và ra biến đổi trở kháng vào và ra thành trở kháng nguồn ZL và ZS Có thể sử dụng độ khuếch đại công suất xuyên khi không phối hợp giữa tải và nguồn Ta định nghĩa độ khuếch đại tại đầu vào (nguồn) của mạch phối hợp Độ khuếch đại của bản thân transistor và độ khuếch đại đầu ra (tải ) của mạch phối hợp:

G T = |S21|2

Hệ số khuếch đai toàn bộ: GTmax = Go + GL + Gs

2.2 Tính toán bộ khuếch đại với hệ số khuếch đại nhất định

Để có được hệ số khuếch đại như mong muốn thì ta cần tính toán để có thể giảm Gs và GL Phương pháp thiết kế là đánh dấu các đường tròn có độ khuếch đại cố định cho giá trị Gs và GL đã chọn cố định

Phối hợp đầu vào Gs

Khuếch đại công suất [S]

Go

Phối hợp đầu ra

G L

Tải Z0

Z0

Γ s Γ in Γ out Γ L

Trong nhiều trường hợp có thể bỏ qua |S12| vì rất nhỏ để cho tính toán được đơn giản Ta có

Các bộ khuếch đại trên đạt cực đại khi:

Ta định nghĩa hệ số khuếch đại chuẩn hóa:

Ta thấy 0 ≤ gs ≤ 1 ; 0 ≤ gL ≤ 1

Với giá trị cố định của gs và gL là một đường tròn trên mặt phẳng Γs và ΓL

Để biểu thị điều này ta xét:

gs|1 – S11 ΓS|2 = (1 - |ΓS|2)(1 - |S11|2)

gs |S11|2 + 1 - |S11|2)|Γs|2 – gs (S11Γs + S11*Γs *

) = 1- |S11|2 – gs Tâm đường tròn có Gs và GL là hằng số:

Cs = gsS11 /(1- (1 - gs)|S11|2) (21)

CL = gL S22* /(1- (1 – gL)|S22|2)) (22) Bán kính:

(23)

(24) Với việc xác định hai đường tròn này cho ta hệ số khuếch đại nhất định tại đầu vào và đầu ra Ta chọn được các hệ số ΓS và ΓL như mong muốn

Việc lựa chọn ΓS và ΓL không phải là duy nhất , ta thường chọn điểm thích hợp nằm gần tâm đồ thị Smith để tối thiều hóa việc không phối hợp và đạt được dải thông lớn nhất

2.3 Mạch ghép – Cộng công suất WILKINSON :

Hình 3 biểu diễn mạch ghép công suất Wilkinson :

Cửa 2 Cửa 3

Hình 3 : Sơ đồ mạch ghép và chia công suất Wilkinson với nguồn tại cửa 1 và

-V in2

-(V in1

2 )

Hình 4 : Mạch ghép – chia công suất Wilkinson được chia thành 2 mode

2.3.1 Mode chẵn

Vì nguồn nối vào cửa 1 và 2 có giá trị bằng nhau (Vin1 + Vin2)/2 nên dòng điện qua điện trở R bằng 0, do đo hở mạch đoạn nối giữa cửa 1 và 2 thông qua R Khi đó, Mode chẵn được chia thành 2 thành phần độc lập nhau như hình 5

0

0 1

2 ) 4 ( 2

) 4 ( 2

R

R tg

R j R

tg jR R R

a

a a

Để phối hợp trở kháng tại cửa 1 : Rine1 = R0  R a R0 2

Để tính S13(hoặc S31), ta phải tính V1 và V3, từ đó suy ra

x j x j e V e

V x

V( )       

Chọn x = 0 tại cửa 1 Khi đó hệ số phản xạ tại điểm tải 2R0 tại cửa 3 :

2 2

2 2 2

2 ) (

R R l

Ta có :

2 )

1 (

) 1 ( )

( 4

jV V

V

V V j V

V

e V e

V V

V

S

j j

Do tính đối xứng của mạch ta cũng suy ra S22 = 0 và S23 = S32 = S13 = S31 =

Đoạn truyền sóng l/4 có cửa 3 nối đất nên trở kháng đầu vào của đường truyền tại cửa 1 là hở mạch Do đó Rino1= R/2

Để phối hợp trở kháng tại cửa 1(S11 = 0) : Rino1 = R0  R = 2R0

Tương tự, đối với cửa 2 ta cũng có S22 = S11 = 0

Ngoài ra, ta cũng nhận thấy rằng cửa 1 và cửa 2 luôn luôn được cách ly nhau tại cả 2 mode chẵn và lẻ do cấu trúc hở mạch hoặc nối đất của mạch phẳng đối xứng của mạch Do đó :

Cửa 2 Cửa 3

Hình 7 : Sơ đồ mạch ghép và chia công suất Wilkinson với nguồn tại cửa 3

Do tính đối xứng giữa cửa 1 và 2, khi đặt nguồn vào cửa 3 thì tín hiệu ra tại cửa 1 và 2 là giống nhau, nên điện trở R = 2R0 nối giữa cửa 1 và 2 bị hở mạch

Vì đường truyền phần tư bước sóng nên điện trở nhìn vào mỗi đường khi đứng tại cửa 3 là :

Nhận xét :

 [S] đối xứng qua đường chéo

 Phối hợp trở kháng tại các cửa

 Không thỏa mãn điều kiện Kronecker Do đó có tổn hao

Chú ý :

 Khi dùng để ghép công suất từ cửa 1 và 2 đến cửa 3, chỉ có thành phần mode lẻ bị tiêu tán công suất trên điện trở R = 2R0 Còn thành phần tín hiệu trên mode chẵn không bị tiêu hao công suất

 Khi dùng để chia công suất 3dBtừ cửa 3 đến cửa 1 và 2 đều được PHTK thì tín hiệu không bị tiêu hao công suất Chỉ khi cửa 1 và 2 không được PHTK thì sẽ gây sóng phản xạ tại 2 cửa này và tín hiệu bị tiêu hao công suất trên điện trở R = 2R0

 Các đặc tính phân chia công suất và phối hợp trở kháng của mạch Wilkinson chỉ đúng tại một tần số hoạt động f0 định trước (do chiều dài mỗi đường là l/4 tại f0) Tại các tần số khác, các đặc tính này, nhất là sự phối hợp trở kháng tại các cửa, đều thay đổi

Phần III :Tính toán ,thiết kế và mô phỏng mạch chia công suất trên công cụ của ADS 3.1 Tính toán và thiết kế mạch chia công suất wilkinson 1 -2

Cửa 2 Cửa 3

+Với P0 là công suất đầu vào của mạch;

+P1 và p2 lần lượt là công suất đầu ra của bộ chia

-Theo yêu cầu bài toán ta có : p1 = ½ p0;

3.2 Tính toán và thiết kế mạch cộng công suất 4-1

Ta có ma trân tán xạ của mạch cộng công suất 4-1với mức công suất đều nhau

Pi =4P0;

Sơ đồ mô phỏng mạch chia công suất trên ADS

Hình 9: Mạch cộng công suất 4-1

Phần IV : Tính toán thiết kế mạch theo

yêu cầu của đề tài

4.1 Tính toán thiết kế mạch khuếch đại

Yêu cầu: Pin = 2W, Pout = 15W, tần số f = 4.5GHz

=> hệ số khuếch đại tổng cộng G = 10 log(15/2) ≈ 8.8(dB)

Lựa chọn linh kiện: Với yêu cầu về độ khuếch đại như trên, nhóm chúng em

đã tìm hiểu và quyết định sử dụng transistor trường CGH40010 10W, RF power GaN HEMT làm bộ khuếch đại chính, với các tham số của ma trận tán

xạ ở 4,5 GHz (tại VDS = 28V, IDset = 500mA) là:

Sử dụng công thức (21), (22), (23), (24) ta tính các số liệu của đường tròn

có độ khuếch đại cố định trên đồ thị Smith:

 Phối hợp đầu vào phía nguồn

Sử dụng phương pháp dây chêm song song hở mạch, ta có:

Γin = Γs* = 0,153∟131.4o

Từ Γin ta xác định được Zin , trên đường tròn có Γ = const, ta xác định điểm dẫn nạp Yt = Yin bằng cách lấy đối xứng với Zin qua tâm đường tròn,từ Yt quay theo chiều kim đồng hồ tới vị trí cắt đường tròn có r = 1

tại điểm 1 – j0,3 Vậy ta tính được chiều dài từ đầu vào transistor tới điểm mắc dây chêm song song hở mạch là 0,138ƛ Để triệt tiêu phần điện kháng – j0,3 cần mắc thêm dây chêm hở mạch song song có giá trị j0,3 Chiều dài dây chêm là 0,18ƛ

 Phối hợp đầu ra về phía tải

Γout = ΓL*

= 0.011∟175,3o Tương tự, ta tính được

Gs = 1.5 dB gs = 0,252 Cs = 0,573 / 131.4o Rs = 0,42

GL = 0 dB gL = 0,769 CL = 0.398 / 175o RL = 0.387

Trên các đường tròn này, ta chọn Γs và ΓL để giảm khoảng cách tới tâm

đồ thị ( các vị trí Γs và ΓL này nằm trên bán kính tại 131.4º và 175º) Vậy Γs

= 0,153/ 131.4º và ΓL = 0,011 / 175º và mạch ghép được thiết kế với dây

chêm song song, như hình 5

Ngoài ra, để có VDS = 28V, ID = 500mA, ta tính toán được chế độ một chiều để cấp thiên áp cho transistor với các giá trị điện trở như sau:

Hình 10: Sơ đồ nguyên lý mạch khuếch đại

Nhóm chúng em sử dụng sơ đồ sau để mô phỏng mạch khuếch đại

0,138ƛ

0,18ƛ

Phần V: Kết luận

Trên đây là toàn bộ những gì nhóm chúng em đã tìm hiểu và tính toán được các thông số cho đề tài bài tập lớn của chúng em Hiện tại chúng em vẫn chưa thể mô phỏng được mạch trên phần mềm Chúng em sẽ cố gắng hết sức để có thể mô phỏng được mạch để có thể trình bày trong buổi báo cáo cuối cùng vào tuần tới Kính mong thầy giáo xem xét và cho chúng e những nhận xét, đánh giá để chúng em có thể hoàn thành bài tập lớn của mình

Chúng em xin chân thành cám ơn!

Nhóm sinh viên thực hiện