Thiết kế bộ quay pha số 2 bit hoạt động ở tần số 915MHz

Thiết kế bộ quay pha số 2 bit hoạt động ở tần số 915MHz

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ

Khoa Điện tử - Viễn thông

BÁO CÁO MÔN THIẾT KẾ II

Đề tài: Thiết kế bộ quay pha số 2 bit hoạt động ở tần số

915MHz

Giáo viên hướng dẫn: Ths Trần Thị Thúy Quỳnh Nhóm SV thực hiện: Nguyễn Đức Anh

Chu Minh Thắng

MỤC LỤC

I.ĐẶT VẤN ĐỀ 3

II LÝ THUYẾT CƠ BẢN VỀ CÁC BỘ DỊCH PHA SIÊU CAO TẦN VÀ BỘ CHIA CÔNG SUẤT: 4

1 Khái niệm: 4

2 Phân loại : 4

3 Lý thuyết bộ chia Wilkinson: 4

4 Tính toán các giá trị thiết kế: 6

III KẾT QUẢ MÔ PHỎNG: 8

1 Thiết lập sơ đồ khối: 8

2 Chạy mô phỏng: 9

3. Tạo layout: 11

IV KẾT QUẢ THỰC NGHIỆM 12

1 Hình ảnh của mạch trong thực tế: 12

2 Các kết quả đo thực tế: 12

3 Nhận xét : 15

V TÀI LIỆU THAM KHẢO 16

I.ĐẶT VẤN ĐỀ

Kỹ thuật siêu cao tần, hay còn gọi là kỹ thuật vi ba là lĩnh vực chủ đạo trong ngành Thông Tin Vô Tuyến, có đóng góp nhiều ứng dụng trong các hệ thống viễn thông hiện đại Một trong những ứng dụng đó là sử dụng các đường truyền để tạo

ra các bộ quay pha nhằm cải thiện chất lượng tín hiệu giữa đầu thu và đầu phát nhằm điều chỉnhđộ trễ pha của tín hiệu Đồng thời các bộ quay pha số còn đóng vai trò của 1 bộchia công suất ra thành nhiều thành phần, với tỉ lệ tổn hao rất nhỏ Khi

đó chỉ với 1 nguồn tín hiệu duy nhất, ta có thể đưa tín hiệu tới nhiều thiết bị khác nhau, với pha ra khác nhau Các bộ quay pha này cũng được ứng dụng nhiều trong việc thiết kế anten, đặc biệt là các hệ anten mảng pha có tâm pha thay đổi ( không tâm pha) Mặt khác, với việc chế tạo khá đơn giản và chi phí không quá đắt, các bộ quay pha này mang lại lợi ích kinh tế cao

Từ những lý do đó, chúng em xin làm đề tài:“Thiết kế bộ quay pha số 2 bit hoạt động ở tần số 915MHz ”

II LÝ THUYẾT CƠ BẢN VỀ CÁC BỘ DỊCH PHA SIÊU CAO TẦN VÀ BỘ CHIA CÔNG SUẤT:

1 Khái niệm:

Bộ chia công suất là các phần tử siêu cao tần thụ động không chứa ferrit dùng để chia 1 tín hiệu sóng viba thành nhiều tín hiệu thành phần có công suất nhỏ hơn

Tuy nhiên, ngoài chức năng cơ bản là chia nhỏ công suất, một số cấu trúc

bộ chia khác còn kèm theo nhiệm vụ dịch pha tín hiệu Có thể coi đây như 1 bộ quay pha số

2 Phân loại :

Về chất liệu cấu tạo, các bộ chia công suất cao tần có thể dùng các cấu trúc ống dẫn sóng, cáp đồng trục hoặc cấu trúc mạch dải Trong đó cấu trúc mạch dải thường phổ biến hơn do cấu trúc đơn giản, dễ chế tạo, dễ tích hợp vào mạch điện

Theo các sơ đồ nguyên lý có thể chia các mạng 3 cổng này thành: bộ chạc 3 không tổn hao (bộ chia hình T kiểu E và H), bộ chia có tổn hao(dùng điện trở), bộ chia có tổn hao được cách ly giữa các cổng ra(bộ chia wilkinson )

Từ yêu cầu đề bài có thể thấy sử dụng bộ chia Wilkinson là phù hợp nhất Đây là cấu trúc sử dụng kết hợp cấu trúc đường truyền với điện trở nên có sự mất mát năng lượng, tuy nhiên sự mất mát này sẽ rất nhỏ nếu các cổng ra được phối hợp trở kháng Đổi lại sự cách ly của các cổng ra có thể đạt được gần như tuyệt đối với bộ chia Wilkinson Hơn nữa bộ chia này còn có thể thiết kế thành bộ chia không đều và có nhiều cổng ra để phù hợp với yêu cầu đề bài

3 Lý thuyết bộ chia Wilkinson:

a, Định nghĩa:

Bộ chia công suất Wilkinson là bộ chia hoạt động ở chế độ chia đều Bộ chia loại này sử dụng kết hợp cấu trúc đường truyền với điện trở (là phần tử tiêu hao năng lượng) nên nó có tính chất:

+ Cấu trúc là mạng tổn hao vì có chứa phần tử tiêu hao năng lượng

+ Được phối hợp trở kháng tại tất cả các cổng

+ Các ly tốt giữa hai cổng ở lối ra

+ Đối xứng giữa lối vào và lối ra nên là mạng thuận nghịch

b, Cấu trúc và sơ đồ mạch điện tương đương:

Cấu trúc này có thể hoạt động ở cả hai chế độ cộng công suất và chia công suất Tuy nhiên trong phạm vi đề bài ta sẽ phân tích nó ở chế độ chia công suất, nghĩa là ta sẽ đi xác định trở kháng vào tại cổng 1 khi mà cổng 2 và cổng 3 được phối hợp trở kháng

Để đơn giản ta chuẩn hóa tất cả các trở kháng trong mạch theo Zo và ghi lên

sơ đồ Tại cổng 1, hai trở kháng chuẩn hóa có giá trị bằng 2 mắc song song sẽ cho trở kháng bằng 1 Trở kháng 2Zo mắc ở cuối của đoạn phân nhánh λ/4 được tách làm hai, mỗi trở kháng có giá trị chuẩn hóa bằng 1

Sơ đồ mạch điện đơn giản hóa:

Khi đặt điện áp vào cổng 1 thì nhìn trên sơ đồ ta nhận thấy thế trên 2 lối ra là như nhau nên sẽ không có dòng điện chạy trên điện trở nối giữa nhánh 2 và 3 Khi

ấy sơ đồ được vẽ lại như sau:

Bây giờ ta có hai đường truyền sóng λ/4 mà một đầu được mắc song song với nhau (tại cổng 1), còn đầu kia mắc tải (chuẩn hóa) bằng 1 Dựa trên tính chất biến đổi trở kháng của đoạn λ/4 , ta tính được trở kháng nhìn từ cổng 1 vào mỗi đường truyền λ/4 là: Z’v= = 2Zo

Do đó, trở kháng vào tại cổng 1: Zin = Z’v = Zo => Điều này có nghĩa cổng

1 được phối hợp trở kháng

Như vậy, ở chế độ chia công suất thì điện trở nối giữa hai nhánh 2 và 3 có tác dụng phối hợp trở kháng và cách ly cho hai cổng đó, nhằm tránh sự tác động giữa cổng 2 lên cổng 3 và ngược lại

4 Tính toán các giá trị thiết kế:

Theo đề bài, phải thiết kế bộ quay pha 2 bit , vậy sẽ có 4 cổng ra, và các cổng lệnh pha nhau 90o

Từ yêu cầu đề bài ta cần phải có 3 bộ Wilkinson ghép với nhau để chia đều công suất ra 4 cổng có hình dạng như sau:

· Các thông số của PCB, dựa trên sự so sánh với thực tế

· Các thông số tính toán độ rộng đường truyền ứng với từng trở kháng đặc tính ở tần số 915 MHz

· Tính toán độ dịch pha trễ tại các cổng ra:

Để làm cho các cổng ra dịch pha 90 độ ta sử dụng phương pháp dịch pha do trễ theo chiều dài đường truyền nguyên lý là tín hiệu cao tần khi truyền trên đường dẫn được phối hợp trở kháng tại lối vào sẽ bị trễ pha tín hiệu đi 1 lượng là:

= (1)

Với β là hệ số truyền của đường truyền,

Để tính ta áp dụng công thức

Với d là bề dày lớp chất điện môi, d=1.5 mm

w là độ rộng của đường truyền sóng, w=3.4 mm

từ đó ta tính ra được 2.6996

Name Description Units Value

H Substrate thickness mm 1.5

Er Relative dielectric constant 3.43

T Conductor thickness mm 0.02

Áp dụng vào bài toán: = =

III KẾT QUẢ MÔ PHỎNG:

Các kết quả sau được mô phỏng trên phần mềm Advamced Design System

2008 (ADS2008):

1 Thiết lập sơ đồ khối:

ü Khởi động ADS và tạo một project mới

ü Chọn các linh kiện sau:

· 1 S-Parameter + 5 Term ( trong mục Simulation-S_Param)

· 1 Msub + 3 MTEE-ADS + 13 MLIN ( trong mục TLines-Microstrip )

· 3 điện trở R=100Ω ( trong mục Lumped-Components)

ü Thiết lập các thông số cho chúng giống như sơ đồ sau:

ü Nhìn trên sơ đồ khối ta có thể thấy bài thiết kết sử dụng 3 bộ chia Wilkinson để chia đều công suất cho 4 lối ra

ü Để tạo thành bộ quay pha số hai bít, thì ở các lối ra các đoạn dây được thiết

kế chênh lệch nhau bằng số nguyên lần λ/4 Như vậy, các cổng ra sẽ lệch pha nhau một góc: βl = 2π/λ * λ/4 = π/2= 90o

ü Sau khi đã tạo được sơ đồ khối như trên ta tiến hành chạy mô phỏng bằng cách click chọn biểu tượng , hoặc nhấn phím F7

ü Khi màn hình hiển thị xuất hiện, chọn biểu tượng để add các giá trị cần đo

ü Ta chọn hiển thị các giá trị : S11, S21, S31, S41, S51 ở thang đo dB và chọn marker (Ctrl + M) ở tần số 915MHz, ta được kết quả như sau:

ü Để hiển thị pha tại các cổng tương tự ta cũng add các cổng cần hiển thị nhưng ở thang đo phase

ü Chọn marker tại tần số 915MHz ta có được kết quả sau:

ü Kiểm tra phối hợp trở kháng tại các cổng bằng đồ thị Smith, ta chọn biểu tượng và add các cổng: S11, S22, S33, S44, S55, chọn marker và nhận được kết quả sau:

ü Để hiển thị bảng giá trị các cổng theo tần số ta chọn biểu tượng rồi add các cổng tương ứng => được kết quả:

3 Tạo layout:

ü Để tạo layout trước tiên ta thay các “Term” bằng “Port” và thiết lập lại

sơ đồ khối như sau: (Sở dĩ phải thiết lập lại sơ đồ như vậy là để khi layout chúng ta sẽ được hình dạng như mong muốn)

ü Sau khi sơ đồ được thiết lập lại, ta tiến hành Layout và được kết quả sau:

IV KẾT QUẢ THỰC NGHIỆM

1 Hình ảnh của mạch trong thực tế:

Mạch đã được thiết kế sao cho có kích thước nhỏ gọn tối đa Kích thước của mạch là 13x15(cm)

2 Các kết quả đo thực tế:

· Giá trị của S(2,1): Giá trị này được đo trên cổng 2 của bộ quay pha Các cổng còn lại cũng có giá trị tương tự

· Giá trị của S11:

· Giá trị pha trễ của cổng 2 so với cổng 1:

· Giá trị pha trễ của cổng 3 so với cổng 1:

· Giá trị pha trễ của cổng 4 so với cổng 1:

· Giá trị pha trễ của cổng 5 so với cổng 1:

· Giản đồ Smith cho cổng 4, các cổng còn lại cũng có giá trị tương tự

3 Nhận xét :

Mô phỏng trên phần mềm ADS đáp ứng đầy đủ các yêu cầu mà đề bài

ra, giá trị đo được tại các cổng ra cả về biên độ và độ lệch pha đều được thỏa

mãn

Kết quả thực tế đo được:

+ Về biên độ: có sự chênh lệch đáng kể giữa kết quả mô phỏng (-6.021dB) và thực tế (-7.1dB) Điều này có thể giải thích do các linh kiện

không đúng tiêu chuẩn, trong mạch có phần tử suy hao (điện trở) Một

nguyên nhân nữa ảnh hưởng đáng kể đến kết quả thực tế thu được là do tổn

hao trên đường truyền giữa mạch chia và máy phân tích

+ Về độ lệch pha giữa các cổng: chỉ có sự sai khác nhỏ giữa kết quả thực tế và mô phỏng trên lý thuyết: độ lệch trong khoảng 2-3 độ Sự chêch

lệch này là nhỏ nên ta có thể coi mô phỏng là khớp với lý thuyết

+ Về kích thước: mạch có kích thước nhỏ gọn, có tính thẩm mỹ cao

V TÀI LIỆU THAM KHẢO

1 Microwave Engineering – 2nd Edition - David M Pozar

2 Cơ sở kỹ thuật siêu cao tần – Kiều Khắc Lâu

3 ADS tutorial: http://www.home.agilent.com