THIẾT KẾ VI ĐIỀU KHIỂN DÙNG FPGA TRONG TỔNG HỢP TIẾNG NÓI VÀ ĐỊNH VỊ GPS

THIẾT KẾ VI ĐIỀU KHIỂN DÙNG FPGA TRONG TỔNG HỢP TIẾNG NÓI VÀ ĐỊNH VỊ GPS

THIẾT KẾ VI ĐIỀU KHIỂN DÙNG FPGA TRONG TỔNG

HỢP TIẾNG NÓI VÀ ĐỊNH VỊ GPS

Giáo viên hướng dẫn : TS Trịnh Văn Loan

Đề tài:

ĐỒ ÁN TỐT NGHIỆP ĐẠI HỌC

Nhiệm vụ đề tài

1 Thiết kế vđk dùng FPGA.

2 Xây dựng mạch ghép nối vđk thiết kế trên để

tổng hợp tiếng nói và định vị GPS.

Nội dung trình bày

Phần 1 Thiết kế vđk SLC1657 dùng FPGA.

Phần 2 Xây dựng mạch ghép nối vđk SLC1657 để

tổng hợp tiếng nói và định vị GPS.

Phần 3 Kết quả đạt được.

I.1 Vi điều khiển SLC1657

Tại sao lại phải thiết kế vđk FPGA?

- Nghiên cứu, thiết kế và chế tạo 1 CPU hoàn chỉnh

I.2 Sơ đồ các khối vđk SLC1657

TOPLOGIC

ROM 2048x12

RAM 128x12

I.2 Sơ đồ các khối vđk SLC1657

CEPRC

RAM đa năng MCLK

WERAM

STATUS MCLK

CESTA

PORT0-2 MCLK

CEPTN

TIMRCNTR MCLK

CETMR

INDEX MCLK

CEIDX

ACCUM MCLK

CEACC

PC0-2 MCLK

CEPCN

TCO MCLK

CETCO

ALU CEPRC

WERAM CESTA CEPTN CETMR CEIDX CEACC CEPCN CETCO

Nội dung trình bày

II.1 Tổng quan về hệ thống

Sơ đồ khối của hệ thống

Hoạt động của hệ thống

Vi điều khiển FPGA

Định vị

vệ tinh GPS

Phát tiếng nói ISD

Hiển thị

text

Đọc DL định

vị, vận tốc Bắt đầu

Xảy ra điều kiện nào ?

Thông báo cần thiết qua loa

Hiển thị text

Đ CSDLCập nhật S

II.2 Khối vđk dùng FPGA

II.2 Sơ đồ khối phối ghép

Chip FPGA EPF10K30EQC

Vđk SLC1657

Tạo xung 5MHz Tạo nguồn

Nạp JTAG Nạp ROM

Port để giao tiếp với bên ngoài

Nội dung trình bày

Phần 1 Thiết kế vđk SLC1657 dùng FPGA.

Phần 2 Xây dựng mạch ghép nối vđk SLC1657 để tổng hợp tiếng nói và định vị GPS.

II.3.1 Hệ thống định vị toàn cầu GPS

Khái niệm:

GPS là hệ thống định vị toàn cầu cho phép xác định

chính xác vị trí, tốc độ các vật thể trong không gian GPS hoạt động theo nguyên tắc 4 hình cầu giao nhau tại 1điểm

Thành phần:

- Phần vệ tinh trên không gian

- Phần điều khiển dưới mặt đất

- Phần máy thu của người sử dụng

II.3.2 Kit thu GPS M12+ của Motorola

Chức năng:

Thu tín hiệu định vị từ hệ thống định vị GPS, trả lại các thông số định vị bao gồm: toạ độ, tốc độ, thời

gian…

Giao diện phối ghép:

Chuẩn RS232: 9600 baud, 8 bit dữ liệu, 1 bit stop,

không có bắt tay

II.3.2 Kit thu GPS M12+ của Motorola

II.3.3 Sơ đồ khối giao tiếp với kit GPS

TxD

INT0

Data STRB

OK

SLC1657 Max232

Nội dung trình bày

Phần 1 Thiết kế vđk SLC1657 dùng FPGA.

Phần 2 Xây dựng mạch ghép nối vđk SLC1657 để tổng hợp tiếng nói và định vị GPS.

II.4 Tổng hợp tiếng nói

Mục đích:

Nhắc các thông tin cần thiết khi có điều kiện về định vị, vận tốc hoặc thời gian xảy ra.

II.4 Tổng hợp tiếng nói

Phương pháp sử dụng:

Tổng hợp trực tiếp với đơn vị ghi âm là từ

Chip sử dụng:

Voice chip ISD2560: Fs = 8KHz, T = 60s

Định địa chỉ theo message 0-2FF

II.4 Sơ đồ khối giao tiếp với chip ISD2560

Nội dung trình bày

Phần 1 Thiết kế vđk SLC1657 dùng FPGA.

Phần 2 Xây dựng mạch ghép nối vđk SLC1657 để tổng hợp tiếng nói và định vị GPS.

Phần 3 Kết quả đạt được.

III.1 Kết quả đạt được

Lý thuyết: Tìm hiểu lý thuyết chung về FPGA, GPS và

tổng hợp tiếng nói

Lập trình: Thiết kế thành công vđk SLC1657.

Thực tiễn: Xây dựng thành công mạch:

- Vđk SLC1657 trên chip FPGA của Altera EPF10K30E

- Mạch thu tín hiệu định vị từ kit GPS M12+

- Mạch thu phát tiếng nói dùng chip ISD2560

- Mạch hiển thị LCD

Hình ảnh mạch

3.2 Hướng phát triển hệ thống

Mạng Interne t

Server

GPRS Modem

GPRS Modem

Client

Client

Client

Modem

Xin cảm ơn thầy cô và các bạn đã quan tâm theo dõi.

Thiết kế vđk dùng FPGA trong tổng hợp tiếng nói và định vị GPS