BÀI BÁO CÁO THỰC TẬP-DÙNG VI ĐIỀU KHIỂN 87C524 XÂY DỰNG MẠCH GHÉP NỐI

nhàn rỗi chế độ đóng băng CPU trong khi cho phép bộ nhớ RAM, giờ, cổng nối tiếp, và làm gián đoạn hệ thống tiếp tục hoạt động.. - AUX-RAM 0 để 255 là gián tiếp giải quyết trong cùng một

ĐAI HỌC THÁI NGUYÊN TRƯỜNG ĐẠI HỌC CNTT &TT KHOA CÔNG NGHỆ TỰ ĐỘNG HÓA.

BÁO CÁO THỰC TẬP NGHỀ BAN ĐẦU

ĐỀ TÀI :

VỚI BỘ BIẾN ĐỔI DAC0808

Giáo viên hướng dẫn : Lê Văn Chung

Sinh viên thực hiện : Trần Lai Thành

Lớp : ĐKTĐK9A

Thái Nguyên ngày 14 tháng 12 năm 2012

NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN

…… 000 ……

Thái Ngyên, Ngày ….Tháng… Năm 2012

GVHD

MỤC LỤC

Phần 1 KHÁI QUÁT CHUNG VỀ VI ĐIỀU KHIỂN 87C524

Phần 2 TÌM HIỂU VỀ BỘ BIẾN ĐỔI SỐ/TƯƠNG TỰ DAC0808

1.Giới thiệu tổng quan

2.Sơ đồ kết nối và sơ đồ khối

Phần 3 XÂY DỰNG MẠCH GHÉP NỐI VI ĐIỀU KHIỂN 87C524 VỚI BỘ BIẾN ĐỔI DAC0808

1.Giới thiệu các linh kiện trong mạch

2.Thiết kế và thi công

2.1 Sơ đồ nguyên lý

2.2 Sơ đồ mạch in

 Lời nói đầu 

Để hoàn thành bài báo cáo này đầu tiên em xin được gửi lời cảm ơn đến các thầy

cô bộ môn khoa Công nghệ tự động hóa trường Đại học Công nghệ thông tin và

Truyền thông và đặc biệt là thầy Lê Văn Chung đã tận tình chỉ dạy, truyền đạt

kiến thức cũng như tạo điều kiện thuận lợi cho em trong suốt quá trình học tập vừa qua Giúp em có thể hoàn thành bài báo cáo này

Một lần nữa em xin chân thành cảm ơn !

PHẦN 1 KHÁI QUÁT CHUNG VỀ VI ĐIỀU KHIỂN 87C524 1.Đặc điểm chung của 87C524

1.1 Thông số kỹ thuật

Thiết bị này cung cấp các cải tiến về công nghệ Nó áp dụng trong một loạt các ứng dụng trong tiêu dùng, viễn thông và hệ thống kiểm soát chung, đặc biệt là trong những hệ thống cần ROM lớn và dung lượng RAM on-chip

87C524 chứa 16k x 8 EPROM, có thanh 512 × 8 RAM, 4 cổng I/O 8 -bit, hai bit timer (giống hệt với bộ tính giờ của 80C51), một bộ đếm thời gian 16-bit (giốnghệt với bộ đếm thời gian 2 của 80C52), một bộ đếm thời gian với một dao động riêng biệt, một nguồn đa, hai cấp độ ưu tiên, cơ cấu ngắt lồng nhau, hai nối tiếp giao diện ( UART và I2C bus), on-chip dao động và mạch thời gian

Ngoài ra, 87C524 lựa chọn hai chế độ phần mềm chế độ giảm điện năng nhàn

và chế độ năng lượng xuống nhàn rỗi chế độ đóng băng CPU trong khi cho phép

bộ nhớ RAM, giờ, cổng nối tiếp, và làm gián đoạn hệ thống tiếp tục hoạt động Chế độ năng lượng xuống lưu nội dung RAM nhưng đóng băng dao động, gây ra tất cả chức năng chip không hoạt động

- Expansion control: Kiểm soát mở rộng

- Whatchdog time: Bộ dám sát thời gian

- Programmle serial port: Cổng lập trình nối tiếp

1.3 Sơ đồ chân

Chức năng các chân tín hiệu:

- P0.0 đến P0.7 là các chân của cổng 0 (chân số 32 đến chấn 39)

- P1.0 đến P1.7 là các chân của cổng 1(chân số 1 đến chấn 8)

- P2.0 đến P2.7 là các chân của cổng 2 (chân số 21 đến chấn 28)

- P3.0 đến P3.7 là các chân của cổng 3(chân số 10 đến chấn 17)

- T2 (P1.0): Timer/counter 2 external count input (following )

- T2EX (P1.1): Timer/counter 2 trigger input

- SCL (P1.6): I2C serial port clock line.

- SDA (P1.7): I2C serial port data line

- RSTChân vào Reset, tích cực ở mức logic cao trong khoảng 2 chu kỳ máy

- RxD: Nhận tín hiệu kiểu nối tiếp

- TxD: Truyền tín hiệu kiểu nối tiếp

- INT0: Ngắt ngoài 0

- INT1: Ngắt ngoài 1

- T0: Chân vào 0 của bộ Timer/Counter 0

- T1: Chân vào 1 của bộ Timer/Counter 1

- WR: Ghi dữ liệu vào bộ nhớ ngoài

- RD: Đọc dữ liệu từ bộ nhớ ngoài

- XTAL1: Chân vào mạch khuyếch đaị dao động

- XTAL2: Chân ra từ mạch khuyếch đaị dao động

- Vss: nối mát

- Vcc: Cung cấp dương nguồn cho On-chip (+ 5V)

- /PSEN : Chân cho phép đọc bộ nhớ chương trình ngoài (ROM ngoài)

- ALE (/PROG): Chân tín hiệu cho phép chốt địa chỉ để truy cập bộ nhớ ngoài, khi On-chip xuất ra byte thấp của địa chỉ Tín hiệu chốt được kích hoạt ở mức cao, tần số xung chốt = 1/6 tần số dao động của bộ VĐK Nó có thể được dùng cho các bộ Timer ngoài hoặc cho mục đích tạo xung Clock Đây cũng là chân nhận xung vào để nạp chương trình cho Flash (hoặc

EEPROM) bên trong On-chip khi nó ở mức thấp

- /EA: Cho phép On-chip truy cập bộ nhớ chương trình ngoài khi /EA=0, nếu/EA=1 thì On-chip sẽ làm việc với bộ nhớ chương trình nội trú Khi chân này được cấp nguồn điện áp 12V (Vpp) thì On-chip đảm nhận chức năng nạp chương trình cho Flash bên trong nó

2 Tổ chức bộ nhớ

2.1 Bộ nhớ trong

Bộ nhớ trong được chia tách biệt thành ba phần : 256 byte RAM, 256 byte của AUX-RAM, và 128 byte khu vực có chức năng đặc biệt Đây có thể được giải quyết theo các cách sau:

- RAM 0 đến 127 có thể được giải quyết trực tiếp và gián tiếp như trong 80C51 Con trỏ địa chỉ là R0 và R1 của sổ đăng ký đã chọn ngân hàng.

- RAM 128 đến 255 chỉ có thể được giải quyết gián tiếp trong 80C51 Con trỏ địa chỉ là R0 và R1 của ngân hàng đăng ký lựa chọn

- AUX-RAM 0 để 255 là gián tiếp giải quyết trong cùng một cách như là bộ nhớ dữ liệu bên ngoài với các hướng dẫn MOVX địa chỉ con trỏ là R0, R1 được lựa chọn ngân hàng đăng ký và DPTR An truy cập vào AUX-RAM 0 255 sẽ không ảnh hưởngđến cổng P0, P2, P3.6 và P3.7 Truy cập vào một vị trí bộ nhớ dữ liệu bên ngoài cao hơn 255 sẽ được được thực hiện với các hướng dẫn DPTR MOVX trong cùng một cách như trong cấu trúc 8051, do đó, với P0 và P2 như dữ liệu / địa chỉ xe buýt và P3.6 và P3.7 như viết và đọc tín hiệu thời gian Lưu ý rằng các bên ngoài

bộ nhớ dữ liệu không thể được truy cập với R0 và R1 là địa chỉ con trỏ

2.2 TIMER 2

Timer 2 có chức năng tương đương với Timer 2 của 8052AH Timer 2 là một bộ đếm thời gian 16-bit / truy cập 16 bit này được hình thành bởi hai đặc biệt chức năng đăng ký TL2 và TH2 Một cặp chức năng đặc biệt đăng ký RCAP2L và RCAP2H tạo thành một đăng ký chụp 16-bit hoặc một 16-bit tải lại đăng ký Giống như Timer 0 và 1, nó có thể hoạt động hoặc như là một đếm thời gian hoặc như là mộttruy cập sự kiện Này được chọn theo C/T2N bit trong chức năng đặc biệt đăng ký T2CON Nó có ba chế độ hoạt động: chụp, tự động load, và chế độ máy phát điện tốc độ truyền được lựa chọn bit trong T2CON

2.3 WATCHDOG TIMER T3

Các bộ đếm thời gian cơ quan giám sát bao gồm một 11-bit prescaler và hẹn giờ một 8-bit hình thành bởi các chức năng đặc biệt đăng ký T3 Prescaler được tăng lên một dao động trên chip với một tần số cố định của 1MHz Các khoan dung tối

đa trên tần số này là -50% và 100% 8-bit tăng bộ đếm thời gian mỗi 2048 chu kỳ của bộ dao động trên chip khi một timer tràn xảy ra, vi điều khiển được thiết lập lại và đầu ra một thiết lập lại xung 16 × 2048 chu kỳ của bộ dao động trên chip được tạo ra ở pin RST Các tín hiệu thiết lập lại nội bộ không ức chế khi bên ngoài Pin RST được giữ ở mức thấp, ví dụ, một mạch thiết lập lại bên ngoài Đặt lại ổ đĩa

tín hiệu 1 cổng, 2, 3 vào tình trạng cao và cổng 0 vàotrạng thái trở kháng cao Các

bộ đếm thời gian cơ quan giám sát được điều khiển bởi một trong đăng ký chức năng đặc biệt WDCON với A5H vị trí địa chỉ trực tiếp WDCON có thể được đọc và được viết bằng phần mềm Một giá trị của A5H trong WDCON tạm dừng on-chip dao động và xóa cả hai prescaler và hẹn giờ T3 sau khi tín hiệu RESET, WDCON chứa A5H Mỗi giá trị khác hơn A5H trong WDCON cho phép các bộ đếm thời gian

cơ quan giám sát Khi cơ quan giám sát hẹn giờ được kích hoạt, nó chạy độc lập của đồng hồ XTAL-.Hẹn giờ T3 có thể được đọc trên bay Hẹn giờ T3 chỉ có thể bằng văn bản nếuWDCON chứa 5AH giá trị Một hoạt động viết thành công T3 sẽ xóa prescaler và WDCON, rời khỏi cơ quan giám sát cho phépvà ngăn chặn những thay đổi vô ý của T3 Để ngăn chặn một tràn của bộ đếm thời gian cơ quan giám sát, chương trình người dùng phải tải lại cơ quan giám sát hẹn giờ trong khoảng thời gian ngắn hơn so với các cơ quan giám sát chương trình bộ đếm thời gian nội

bộ Khoảng thời gian này được xác định bởi một giá trị 8-bit được nạp vào đăng kýtrong khi T3 tại thời prescaler được xóa bởi phần cứng

Watchdog timer interval: [256−(T 3)]x 2048

on−chiposcillator frequency

2.4 BIT-LEVEL I2C INTERFACE

Serial-bit I / O giao diện hỗ trợ bus I2C P1.6/SCL và P1.7/SDA là I / O pins nối tiếp Hai chân này đáp ứng I2C đặc điểm kỹ thuật liên quan đến cấp độ đầu vào và khả năng ổ đĩa đầu ra Do đó, các chân này có một cấu hình đầu ra mở cống Tất cả bốn chế độ của xe buýt I2C được hỗ trợ:

- Thử nghiệm một chút (RBF tương ứng, WBF) là đủ như là một kiểm tra để truyềnlỗi miễn phí.

Cấp-bit I2C phần cứng hoạt động trên cấp độ bit nối tiếp và thực hiện các chức năng sau:

- Lọc dữ liệu nối tiếp vào và tín hiệu đồng hồ

- Công nhận điều kiện START

- Tạo ra một SI yêu cầu ngắt nối tiếp sau khi nhận được một sự khởi đầu điều kiện

và rơi xuống cạnh đầu tiên của đồng hồ nối tiếp

- Công nhận điều kiện STOP

- Công nhận một xung đồng hồ nối tiếp trên dòng SCL

- Latching một chút nối tiếp trên dòng SDA (SDI)

- Kéo dài thời gian của đồng hồ nối tiếp SCL LOW đình chỉ chuyển dữ liệu nối tiếp bit tiếp theo

- Thiết lập đã đọc Bit Kết thúc (RBF) khi có xung đồng hồ SCL hoàn thành và Viết Bit Kết thúc (WBF) nếu không có mất trọng tài phát hiện (ví dụ, SDA = 0 trong khi SDO = 1)

- Thiết lập một đồng hồ nối tiếp từ thấp đến cao phát hiện (CLH) flag

- Thiết lập một Bus Busy (BB) cờ trên một điều kiện START và thanh toán bù trừ lá

cờ này trên một điều kiện STOP

- Phát hành dòng SCL và thanh toán bù trừ cờ CLH, RBF và WBF tiếp tục chuyển giao dữ liệu nối tiếp bit tiếp theo

- Tạo ra một chiếc đồng hồ tự động nếu các bit dữ liệu duy nhất Đăng ký S1BIT được sử dụng trong chế độ tổng thể

Các chức năng sau đây phải được thực hiện trong phần mềm:

- Xử lý ngắt START I2C

- Chuyển đổi để nối tiếp dữ liệu song song khi nhận được

- Chuyển đổi song song với dữ liệu nối tiếp khi truyền

- So sánh địa chỉ slave nhận được với riêng của mình

- Giải thích thừa nhận thông tin

- Bảo vệ tình trạng I2C nếu RBF hoặc WBF = 0

PHẦN 2 TÌM HIỂU VỀ BÔ BIẾN ĐỔI SỐ/TƯƠNG TỰ DAC0808

1.Giới thiệu tổng quan

Dòng DAC0808 là bộ chuyển đổi từ số sang tương tự và gồm có 8bit Bộchuyển đổi DAC gồm có 1 đầu ra quy mô đầy đủ hiện hành giải quyết thời gian là150ns trong khi phân ly chỉ có 33mw với gần ±5V từng lớp Không cần thiết điềuchỉnh dòng điện tham chiếu (IREF) cho hầu hết các ứng dụng khi đặc trưng dòng rađầy đủ là ± 1 LSB của 255 IREF/256 Độ chính xác tương đối của cận ± 0.19% đảmbảo tốt hơn 8bit đơn điệu và tuyến tính trong khi mức độ dòng điện sinh ra khôngdưới 4mA cung cấp 8bit số không chính xác cho IREF>= 2mA Bộ cấp điện thế củađòng DAC0808 độc lập với mã số bít và cấu tạo tính năng về cơ bản là không đổi

so với thiết bị thực hơn hàng cấp toàn bộ dải điện áp

DAC0808 sẽ giao tiếp trực tiếp với phổ biến TTL, DTL hoặc CMOS mức logic,

và một thay thế trực tiếp cho MC1508/MC1408 Đối với các ứng dụng có tốc độcao ,xem DAC0808 ở bảng dử liệu:

Tính Năng:

 Tương đối chính xác: ± 0.19% lỗi tối đa (DAC0808)

 Hoàn toàn phù hợp với quy mô hiện tại : ± 1 LSB typ

 7 và 6-bit có đọ chính xác với (DAC0807, DAC0806)

 Thời gian giả quyết nhanh: 150 ns typ

 Không đảo số cổng vào cửa TTL và CMOS tương thích

 Tốc độ cao multiplying hàng loạt đầu vào: 8mA/µs

 Dải điện áp cung cấp điện: ± 4.5v đến ± 18v

 Điện năng tiêu thụ thấp : 33mv @ ±5v

2.Sơ đồ kết nối và sơ đồ khối :

Độ chính

xác

Nhiệt độhoạt động

Đầu vào khuếch đại hiệu chỉnh, V14, V15 VCC,VEE

Năng lượng tiêu thụ : 1000mW

Độ cảm ứng ESD (Ghi chú 4) TBD

Dải nhiệt độ chịu đựng: -65oC đến +150oC

Chỉ dẫn nhiệt độ: (Hàn 10 giây)

Đóng gói 2 hàng chân (Plastic) 260°C

Đóng gói 2 hàng chân (Ceramic) 300°C

Bề mặt lắp đặt:

Vapor Phase (60 giây) 215°C

Tia hồng ngoại (15 giây) 220°C

Dải hoạt động :

Dải nhiệt độ TMIN ≤ TA ≤ TMAX

Seri DAC0808LC 0oC ≤TA ≤+75°C

3.Những đặc trưng điện

(VCC = 5V, VEE = −15 VDC, VREF/R14 = 2 mA DAC0808: TA=-550C đến+1250C, DAC0808C, DAC0807C, DAC0806C, TA = 00C đến +750C Tất cảcác đầu vào số ở mức logic cao trừ khi có ghi chú khác )

Er Độ chính xác tương đối

(Sai số tương đối đến tỉ lệ

tự nhiên IO) DAC0808LC (LM1408-8) DAC0807LC (LM1408-7), (ghi chú 5)

DAC0806LC (LM1408-6), (ghi chú 5)

Thời gian ổn định khoảng 1/2 LSB (bao gồm t PLH )

t PLH ,t PHL Thời gian truyền trì hoãn T A =25 0 C (Hình 5) 30 100 Ns

(Hình 3)

V IH = 5V

V IL = 0.8V

0 -0.003 0.040

2.0 2.0

2.1 4.2

mA mA

I O Dòng điện ra

Dòng ra (tất cả bit thấp)

V REF = 2.000V,

R 14 =1000Ω, (Hình 3)

1.9 1.99 2.1

4

mA µA

V DC

V DC

+0.4 SRI REF Tốc độ quay của dòng điện

mA mA

5.5 -16.5

V DC

V DC

Hao phí nguồn Tất cả các bit thấp Tất cả các bit cao

170 305

mW mW mW mW

Ghi chú 1 : Đánh giá tối đa chỉ tuyệt đối vượt quá giới hạn mà thiệt hại cho thiết bị

có thể xảy ra DC và thông số kỹ thuật điện AC không áp dụng khi hoạt động các thiết bị vượt quá điều kiện hoạt động theo quy định của nó

Ghi chú 2 : Phạm vi kiểm soát là không cần thiết.

Ghi chú 3 : Các tiêu tán năng lượng tối đa phải được derated ở nhiệt độ cao và

được quyết định bởi TJMAX, 0JA, và nhiệt độ môi trường xung quanh, hỗ trợ kỹ

thuật Tối đa

cho phép điện tản ở nhiệt độ nào là PD điện tử (TJMAX – TA) / 0JA hoặc số được đưa

ra trong Maixmum Đánh giá tuyệt đối, tùy theo mức nào thấp hơn Đối với điều này

thiết bị, TJMAX =125 0C, và các ngã ba-to-môi trường xung quanh điển hình kháng nhiệt của hai trong gói dòng J khi hội đồng quản trị gắn kết là 100 0C / W Đối với dual-trong-

dòng N gói, con số này tăng tới 175 0C / W và cho gói M cương nhỏ con số này là

100 0C / W

Ghi chú 4: Mô hình cơ thể người (HBM), 100 pF phóng qua một điện trở 1.5 kX.

Ghi chú 5 : Tất cả các thiết bị chuyển mạch hiện tại đều được kiểm tra để đảm bảo

ít nhất 50% giá trị dòng điện

Ghi chú 6 : Tất cả các bit chuyển.

Ghi chú 7 : Số chân ra của DAL080X đại diện cho gói 2 hàng chân Các phác thảo sơ

đồ chân gói nhỏ khác với gói dual-in-line

ỨNG DỤNG THÔNG THƯỜNG:

Hình 1: Bộ chuyển đổi số tương tự (đầu ra +10V) (Ghi chú 7)

Kích thước vật lý: Inch (mm)

PHẦN 3 XÂY DỰNG MẠCH GHÉP NỐI VI ĐIỀU KHIỂN 87C524 VỚI BÔ BIẾN ĐỔI

DAC0808

1.Giới thiệu các linh kiện trong mạch

P2.0/A8 21P2.1/A9 22P2.2/A10 23P2.3/A11 24P2.4/A12 25P2.5/A13 26P2.6/A14 27P2.7/A15 28

IOUT 4

A3 7

A4 8

A5 9

A6 10

A7 11

A8 12

c Tụ điện d.Thạch anh e Điện trở

2.Thiết kế và thi công

2.1 Sơ đồ nguyên lý

2.2 Sơ đồ mạch in

Mạch 3D