Bài giảng kỹ thuật vi xử lý-chương V Dư Thăng Bình

Trang 1

K THU T VI X LÝ Ỹ Ậ Ử

Microprocessors

D Thanh Bình ư

B môn KTMT - Khoa CNTT ộ

Tr ườ ng ĐH Bách Khoa Hà N i ộ

Trang 2

L u ý c a tác gi ư ủ ả

D Thanh Bình ư

B môn K thu t Máy tính ộ ỹ ậ Khoa Công ngh Thông tin ệ

Tr ườ ng Đ i h c Bách Khoa Hà N i ạ ọ ộ Tel: 8696125 – Mobile: 0979859568 Email: du_thanh_binh@yahoo.com

binhdt@it-hut.edu.vn

Trang 3

Copyright (c) 1/2007 by DTB 3

M c đích và yêu c u ụ ầ

Intel 8088.

Trang 4

Tài li u tham kh o ệ ả

1997.

IBM-PC" (sách d ch), NXB Giáo D c, 1998. ị ụ

Trang 5

N i dung c a môn h c ộ ủ ọ

Trang 6

K thu t Vi x lý ỹ ậ ử

Ch ươ ng 5

GHÉP 8088 V I B NH VÀ T CH C Ớ Ộ Ớ Ổ Ứ

VÀO/RA D LI U Ữ Ệ

D Thanh Bình ư

B môn K thu t Máy tính, Khoa Công ngh Thông tin ộ ỹ ậ ệ

Tr ườ ng Đ i h c Bách Khoa Hà N i ạ ọ ộ

Trang 7

N i dung ch ộ ươ ng 5

5.2 Ph i ghép 8088 v i b nh ố ớ ộ ớ

5.3 Ph i ghép 8088 v i h th ng vào ra ố ớ ệ ố

Trang 8

5.1 Các vi m ch ph tr cho 8088 ạ ụ ợ

Trang 9

 Các tín hi u c a 8088 ệ ủ

Trang 10

B ng tr ng thái truy nh p các thanh ghi đo n: ả ạ ậ ạ

S3 S4 Truy nh p đ n ậ ế

0 0 Đo n d li u ph ạ ữ ệ ụ

0 1 Đo n ngăn x p ạ ế

1 0 Đo n mã ho c không đo n nào ạ ặ ạ

1 1 Đo n d li u ạ ữ ệ

Bit S6 = 0 liên t c, bit S5 ph n nh giá tr bit IF c a thanh ghi c Hai ụ ả ả ị ủ ờ

bit S3 và S4 ph i h p v i nhau nh b ng tr ng thái trên ố ợ ớ ư ả ạ

+RD [O]: Xung cho phép đ c Khi RD= 0 thì bus d li u s n sàng nh n ọ ữ ệ ẵ ậ

s li u t b nh ho c thi t b ngo i vi Chân tr ng thái tr kháng ố ệ ừ ộ ớ ặ ế ị ạ ở ạ ở

cao khi µP ch p nh n treo ấ ậ

+READY [I]: Tín hi u báo cho CPU bi t tình tr ng s n sàng c a thi t ệ ế ạ ẵ ủ ế

b ngo i vi ( b nh ) Khi READY=1 thì CPU th c ghi/đ c mà không ị ạ ộ ớ ự ọ

c n chèn thêm các chu kỳ đ i Khi thi t b ngo i vi (b nh ) có t c đ ầ ợ ế ị ạ ộ ớ ố ộ

Trang 11

Trang 12

Trang 13

Trang 14

 1.2 Phân kênh đ tách thông tin và vi c đ m ể ệ ệ

cho các bus.

Trang 15

Trang 16

 2 M ch t o xung nh p 8284 ạ ạ ị

Trang 17

Trang 18

 3 M ch đi u khi n bus 8288 ạ ề ể

Trang 19

 Các tín hi u chính c a 8288 bao g m: ệ ủ ồ

 + S2, S1, S0 [I, I, I] : là các tín hi u tr ng thái l y th ng t CPU ệ ạ ấ ẳ ừ

T các tín hi u này, 8288 s t o ra các tín hi u đi u khi n khác nhau t i ừ ệ ẽ ạ ệ ề ể ạ các chân ra c a nó đ đi u khi n ho t đ ng c a các thi t b n i v i CPU ủ ể ề ể ạ ộ ủ ế ị ố ớ + CLK [I]: đây là đ u vào n i v i xung đ ng h h th ng (t m ch 8284) và dùng ầ ố ớ ồ ồ ệ ố ừ ạ

đ đ ng b toàn b các xung đi u khi n đi ra t m ch 8288 ể ồ ộ ộ ề ể ừ ạ

 + AEN [I]: là tín hi u đ u vào đ sau m t kho ng th i gian tr c 150 ns ệ ầ ể ộ ả ờ ễ ỡ

s kích ho t các tín hi u đi u khi n đ u ra c a 8288.ẽ ạ ệ ề ể ở ầ ủ

 + CEN [I]: là tín hi u đ u vào đ cho phép đ a ra tín hi u DEN và các tín ệ ầ ể ư ệ

hi u đi u khi n khác c a 8288.ệ ề ể ủ

 + IOB [I]: tín hi u đ đi u khi n m ch 8288 làm vi c các ch đ bus ệ ể ề ể ạ ệ ở ế ộ

khác nhau

 Khi IOB =1 m ch 8288 làm vi c ch đ bus vào/ra, khi IOB = 0 m ch ạ ệ ở ế ộ ạ

8288 làm vi c ch đ bus h th ng (nh trong các máy IBM PC).ệ ở ế ộ ệ ố ư

 cho các b nh ch m có độ ớ ậ ược thêm th i gian ghi.ờ

 + IORC [O]: tín hi u đi u khi n đ c thi t b ngo i vi Nó kích ho t các thi t ệ ề ể ọ ế ị ạ ạ ế

b đị ược ch n đ các thi t b này đ a d li u ra bus.ọ ể ế ị ư ữ ệ



Trang 20

+MRDC [O]: tín hi u đi u khi n đ c b nh Nó kích ho t b nh đ a d li u ra ệ ề ể ọ ộ ớ ạ ộ ớ ư ữ ệ

bus

+ MWTC [O], AMWC [O]: là các tín hi u đi u khi n ghi b nh ho c ghi ệ ề ể ộ ớ ặ

b nh kéo dài ộ ớ

Đó th c ch t là các tín hi u gi ng nh MEMW, nh ng AMWC (advanced ự ấ ệ ố ư ư memory write command) ho t đ ng s m lên m t chút đ t o ra kh năng cho các ạ ộ ớ ộ ể ạ ả

b nh ch m có độ ớ ậ ược thêm th i gian ghi.ờ

+ IORC [O]: tín hi u đi u khi n đ c thi t b ngo i vi Nó kích ho t các ệ ề ể ọ ế ị ạ ạ thi t b đế ị ược ch n đ các thi t b này đ a d li u ra bus.ọ ể ế ị ư ữ ệ

+ IOWC [O], AIOWC [O]: là các tín hi u đi u khi n đ c thi t b ngo i vi ệ ề ể ọ ế ị ạ

ho c đ c thi t b ngo i vi kéo dài ặ ọ ế ị ạ

Đó th c ch t là các tín hi u gi ng nh IOW, nh ng AIOWC (advanced ự ấ ệ ố ư ư I/O write command) thì ho t đ ng s m lên m t chút đ cho các thi t b ngo i vi ạ ộ ớ ộ ể ế ị ạ

ch m đậ ược kéo dài thêm th i gian ghi.ờ

+ INTA [O]: là đ u ra đ thông báo là CPU ch p nh n yêu c u ng t c a ẩ ể ấ ậ ầ ắ ủ thi t b ngo i vi và lúc này các thi t b ngo i vi s ph i đ a s hi u ng t ra bus đ ế ị ạ ế ị ạ ẽ ả ư ố ệ ắ ể CPU đ c.ọ

Định dạng
Số trang	20
Dung lượng	681,18 KB