Thiết kế hệ thống thu phát tín hiệu mã dải sóng UHF phục vụ truyền tin bí mật

Để chế tạo thiết kế mô phỏng hệ thống thu phát mã, bao gồm bộ tạo dao động điều chế mã Delta phát tín hiệu mã băng tần UHF và bộ thu tín hiệu dải rộng, cho phép giải điều chế mã Delta đò

HỒ ĐỨC PHƯƠNG

THIẾT KẾ HỆ THỐNG THU PHÁT TÍN HIỆU MÃ DẢI

SÓNG UHF PHỤC VỤ TRUYỀN TIN BÍ MẬT

LUẬN VĂN THẠC SĨ NGÀNH CÔNG NGHỆ ĐIỆN TỬ - VIỄN THÔNG

Huế - 2014

HỒ ĐỨC PHƯƠNG

THIẾT KẾ HỆ THỐNG THU PHÁT TÍN HIỆU MÃ DẢI

SÓNG UHF PHỤC VỤ TRUYỀN TIN BÍ MẬT

Ngành: Công nghệ Điện tử - Viễn thông

Chuyên ngành: Kỹ thuật Điện tử

Mã số: 60.52.02.03

LUẬN VĂN THẠC SĨ NGÀNH CÔNG NGHỆ ĐIỆN TỬ - VIỄN THÔNG

NGƯỜI HƯỚNG DẪN KHOA HỌC: PGS.TS BẠCH GIA DƯƠNG

Huế- 2014

LỜI CẢM ƠN

Qua quá trình học tập, nghiên cứu tại Khoa Điện tử - Viễn thông và Trung tâm nghiên cứu Điện tử - Viễn thông - Đại học Công Nghệ - ĐHQGHN Em đã hoàn thành luận nay

Đầu tiên em xin gửi lời cám ơn chân thành đến PGS.TS Bạch Gia Dương, thầy đã tận tình giúp đỡ, chỉ bảo, hướng dẫn em trong suốt thời gian

thực hiện luận văn này

Em xin gửi lời cảm ơn đến các thầy cô giáo trong khoa Điện tử - Viễn thông – Đại học Công Nghệ - ĐHQGHN, các thầy cô đã luôn nhiệt tình giảng dạy và chỉ bảo chúng em trong suốt quá trình học vừa qua Cảm ơn các anh chị, các bạn và các em ở Trung tâm nghiên cứu Điện tử - Viễn thông - ĐHQGHN đã tạo điều kiện tốt nhất giúp đỡ em trong quá trình học tập, nghiên cứu và làm luận văn

Và cuối cùng, em xin cảm ơn gia đình, người thân và các bạn của em, những người đã luôn ở bên cạnh động viên, giúp đỡ em trong những năm học vừa qua và nhất là trong thời gian thực hiện luận văn

Dù đã cố gắng, nhưng vì thời gian hạn hẹp và vốn kiến thức còn hạn chế nên trong quá trình làm luận văn em không tránh khỏi những thiếu sót Em rất mong nhận được sự góp ý, chỉ bảo của các thầy cô giáo và các bạn để luận văn của em được hoàn thiện hơn

Em xin chân thành cảm ơn!

Huế, ngày 22 tháng 11 năm 2013

Học viên

Hồ Đức Phương

LỜI CAM ĐOAN

Tôi xin cam đoan các kết quả trình bày trong luận văn là do tôi nghiên cứu

dưới sự hướng dẫn của PGS.TS Bạch Gia Dương Các số liệu kết quả nêu

trong luận văn là trung thực và chưa được công bố trong bất kỳ công trình nào khác

Huế, ngày 22 tháng 11 năm 2013

Người viết

Hồ Đức Phương

MỤC LỤC

Lời cám ơn 1

Lời cam đoan 2

Mục lục 3

Dang mục chữ viết tắt 6

Danh mục bảng 7

Dang mục hình vẽ 8

MỞ ĐẦU 11

CHƯƠNG 1 – TỔNG QUAN VỀ HỆ THỐNG THU PHÁT CAO TẦN.12 1.1 Giới thiệu chung 12

1.2 Sơ đồ thu phát cao tần 12

1.2.1 Sơ đồ khối thu 12

1.2.2 Sơ dồ khối phát 13

1.3 Mạch vòng bám pha 13

1.3.1 Giới thiệu chung 13

1.3.2 Tổng quan về vòng bám pha (PLL) 14

1.3.2.1 Bắt chập và giữ chập 16

1.3.2.2 Đặc trưng chuyển tần số sang điện áp 16

1.4 Bộ tổ hợp tần số dùng vòng bám pha 18

1.4.1.Bộ so pha 19

1.4.2 Các bộ chia tần 20

1.4.3 Bộ lọc tần số thấp 21

1.4.4 Bộ dao động điều khiển bằng điện áp (VCO) 21

1.5 Giới thiệu về họ IC ADF 411x 21

1.5.1 Họ IC ADF 411x 22

1.5.2 Mô tả chức năng các chân 24

1.5.3 Mô tả chức năng mạch điện 25

1.5.3.1 Tầng lối vào chuẩn 25

1.5.3.2 Tầng lối vào RF 25

1.5.3.3 Bộ chia trước (P/P+1) 26

1.5.3.4 Bộ chia A và B 26

1.5.3.5 Bộ chia R 27

1.5.3.6 Bộ tách sóng pha/tần số 27

1.5.3.7 Thanh ghi dịch 24 bít 28

1.5.3.8 Bộ ghép kênh lối ra và bộ tách xung đồng bộ 28

CHƯƠNG 2 – THÔNG TIN MÃ HÓA DELTA 30

2.1 Điều chế Delta 30

2.1.1 Điều chế Delta tuyến tín 30

2.1.2 Nhiễu lượng tử và quá tải dốc 33

2.1.3.Điều chế Delta - Sigma 33

2.1.4 Điều chế Delta thích nghi 35

2.2 Mã PCM 37

2 2.1 Lấy mẫu tín hiệu analog 37

2.2.2 Lượng tử hóa 38

2.2.2.1 Lượng tử hóa đều 39

2.2.2.2 Lượng tử hóa không đều 40

2.2.2.3 Các phương pháp nén dãn 41

2.3 Chuyển đổi tín hiệu digital thành analog 44

2.4 Các phương pháp mã hoá mới 45

2.4.1 Điều chế xung mã vi sai (DPCM) 45

2.4.2 Điều chế xung mã vi sai với bộ dự đoán 46

2.4.3 Hiện tượng quá tải sườn 47

CHƯƠNG 3 - THIẾT KẾ HỆ THỐNG THÔNG TIN MÃ HÓA 49

3.1 Sơ đồ chức năng 49

3.2 Khối khuếch đại tạp âm thấp LNA ở băng tần UHF 50

3.3 Thiết ế chế tạo bộ t n hiệ băng gốc điề chế gi i điề chế D ta 50

3.4 Chế tạo bộ tổ hợp tần số băng UHF 54

3.4.1 Chế tạo VCO 54

3.4.2 Chế tạo bộ tổ hợp tần số 55

3.5 Thiết kế mô phỏng tầng khuếch đại công suất cho máy phát 3.5.1 Yêu cầu và thiết kế 62

3.5.2 Mô Phỏng mạch Khuếch đại công suất bằng phần mềm Ansoft 63

KẾT LUẬN TÀI LIỆU THAM KHẢO

DANH MỤC CHỮ VIẾT TẮT

ADPCM Adaptive differential pulse-code

Điều chế xung mã vi sai

DPSK Differential Phase Shift Keying Khóa dịch pha vi sai

LNA Low Noise Amplifiers Bộ khuyêch đại nhiểu thấp

PCM Pulse Code Modulation Điều chế xung mã

PPM Pulse Position Modulation Điều chế vị trí xung

VCO Voltage Controlled Ossillator Bộ dao động điều khiển bằng

điện áp

DANH MỤC BẢNG

B ng 1.1 Bít điều khiển lựa chọn chốt dữ liệu

DANH MỤC HÌNH VẼ Hình 1.1 Sơ đồ tổng quát khối phát

Hình 1.2 Sơ đồ khối máy thu

Hình 1.3 Sơ đồ chức năng của mạch vòng bám pha

Hình 1.4 Đặc trưng chuyển tần số - điện áp của PLL

Hình 1.6 Sơ đồ chức năng bộ tổ hợp tần số dùng mạch vòng bám pha

Hình 1.7 Cấu trúc của 1 bộ so pha số

Hình 1.8 Giản đồ xung lối vào/ra (IN/OUT) khi chưa bắt chập

Hình 1.9 Giản đồ xung lối vào/ra (IN/OUT) khi tần số 2 lối vào bằng nhau Hình 1.10 IC ADF411x

Hình 1.12 Các thông số về khoảng cách của 2 loại IC 20 chân gầm và 16 chân

Hình 2.3 Bộ điều chế Delta cơ bản

Hình 2.4 Minh họa nguyên tắc hoạt động của Điều chế Delta

Hình 2.5 Sơ đồ khối hệ thống điều chế Delta-Sigma ( ∑∆ )

Hình 2.6 Hiện tượng quá tải độ dốc

Hình 2.7 Bộ điều chế và giải điều chế Delta sigma

Hình 2.8 Sơ đồ khối của các bộ điều chế và giải điều chế sử dụng CVSD Hình 2.9 Quá trình chuyển đối A/D dùng PCM

Hình 2.10 Quá trình lấy mẫu tín hiệu thoại

Hình 2.11 Quá trình lượng tử hóa đều

Hình 2.20 Bộ giải điều chế Delta

Hình 3.1 Sơ đồ chức năng của hệ thống thu phát thông tin mã hóa

Hình 3.2 Sơ đồ mã hóa giải mã Delta

Hình 3.3 Giản đồ xung điều chế

Hình 3.4 Sơ đồ nguyên lý bộ lọc tín hiệu thoại

Hình 3.5 ạch in bộ lọc tín hiệu thoại

Hình 3.6 ạch mã hóa giải mã dùng trong trạm thu/phát trung tâm

Hình 3.7 Layout cho ạch mã hóa giải mã dùng trong trạm thu/phát Hình 3.8 Sự phụ thuộc của VCO 500-1100 Hz vào điện áp

Hình 3.9 VCO dải tần 500MHz-1.1GHz

Hình 3.10 Sơ đồ khối bộ tổ hợp tần số băng UHF

Hình 3.11 Sơ đồ nguyên lý bộ tổ hợp tần số băng UHF

Hình 3.12 Sơ đồ chức năng hệ thống AFC

Hình 3.13 Bộ tổ hợp tần số dải tần UHF

Hình 3.14 Kết quả trên máy phân tích phổ tần số 848 MHz

Hình 3.15 Kết quả trên máy phân tích phổ tần số 829 MHz

Hình 3.16 Kết quả trên máy phân tích phổ tần số 817 MHz

Hình 3.17 Kết quả trên máy phân tích phổ tần số 805 MHz

Hình 3.18 Kết quả trên máy phân tích phổ tần số 800 MHz

Hình 3.19 Kết quả trên máy phân tích phổ tần số 749 MHz

Hình 3.20 Kết quả trên máy phân tích phổ tần số 579 MHz

Hình 3.21 Sơ đồ nguyên lý mô phỏng

Hình 3.22 Kết quả mô phỏng lối vào

Hình 3.23 Kết quả mô phỏng lối ra

Hình 3.24 Kết quả mô phỏng lối ra

Hình 3.25 Khối khuếch đại công suất sử dụng MRF1518

Hình 3.26 Hình ảnh đo đạc tại Trung tâm nghiên cứu Điện tử Viễn thông Hình 3.27 Đặc trưng bộ khuếch đại công suất làm việc ở dải tần UHF

MỞ ĐẦU

Cùng với sự phát triển mạnh mẽ và không ngừng của ngành Điện tử - Viễn thông, việc truyền tín hiệu vô tuyến mã hóa trên băng tần UHF nhằm đảm bảo tín hiệu truyền được an toàn và bảo mật là rất cần thiết Để truyền tín hiệu đảm bão tính bảo mật cao, đòi hỏi phải thiết kế các bộ dao động điều chế mã theo một qui luật cho trước là rất quan trọng Vì lý do đó, đề tài triển khai thiết kế mô phỏng hệ thống thu phát mã, bao gồm bộ tạo dao động điều chế mã Delta phát tín hiệu mã băng tần UHF và bộ thu tín hiệu dải rộng, cho phép giải điều chế mã Delta Bộ dao động được thực hiện bằng phương pháp tổ hợp tần số dùng vi mạch tổ hợp tần số loại ADF411x

Để chế tạo thiết kế mô phỏng hệ thống thu phát mã, bao gồm bộ tạo dao động điều chế mã Delta phát tín hiệu mã băng tần UHF và bộ thu tín hiệu dải rộng, cho phép giải điều chế mã Delta đòi hỏi trải qua nhiều khâu với nhiều module khác nhau và cần nhiều thời gian, công sức Trong khuôn khổ luận văn này, cùng với việc tìm hiểu tổng quan hệ thống thu phát cao tần, bộ tổ hợp tần

số, thông tin mã Delta, em chỉ đi sâu thiết kế chế tạo module: Bộ xử lý tín hiệu băng gốc, điều chế giải điều chế Delta và mô phỏng tầng khuếch đại công suất cho máy phát

Với tên đề tài: “Thiết kế hệ thống thu phát tín hiệu mã d i sóng UHF phục vụ truyền tin bí mật” Bằng lý thuyết và thực nghiệm, Luận văn đã thực

hiện được các nội dung sau:

Tìm hiểu tổng quan về hệ thống thu phát cao tần

Tìm hiểu tổng quan về thông tin mã Delta

Nghiên cứu thiết kế, mô phỏng, chế tạo module bộ xử lý tín hiệu băng gốc, điều chế giải điều chế Delta, bộ tạo dao động sóng mang UHF sử dụng VCO với

bộ tổ hợp tần số dùng mạch vòng bám pha PLL và mô phỏng tầng khuếch đại công suất cho máy phát

Trong đề tài này, điểm mới thể hiện ở việc mạnh dạn nghiên cứu thiết kế

chế tạo mạch xử lý tín hiệu băng gốc, điều chế giải điều chế Delta phát tín hiệu

mã băng tần UHF, đòi hỏi việc chế tạo tại tần số cao như vậy là vấn đề rất phức tạp Luận văn cũng tạo tiền đề để nhóm nghiên cứu đi sâu lĩnh vực siêu cao tần

và bảo mật thông tin

CHƯƠNG 1: TỔNG QUAN HỆ THỐNG THU PHÁT CAO TẦN

1.1 Giới thiệu chung

Trong hệ thống thu phát cao tần, tín hiệu được truyền từ nơi phát đến nơi thu bằng các khối thu phát thông qua môi trương truyền Khối phát, là tập hợp các mạch điện tử biến đổi tin tức thành các tín hiệu phù hợp với môi trường truyền Khối thu, được thiết kế để nhận tín hiệu từ môi trường truyền, xử lý và khôi phục lại tín hiệu ban đâu Trong các khối thu phát của hệ thống phát thông tin cao tần, ta thường sử dụng các mạch vòng bám pha (PLL) nhằm bảo tính ổn định và chính xác cho bộ dao động Vì vậy, trong chương này ta giới thiệu về các khối thu phát cao tần và mạch vòng bám pha

1.2 Sơ đồ khối thu phát cao tần:

1.2.1 Sơ đồ khối máy phát:

Máy phát hoạt động như sau, tín hiệu băng gốc ở đầu vào, có thể là tiếng nói, hình ảnh, hoặc dữ liệu, được giả định có tần số fm Tín hiệu này được lọc để loại bỏ bất kỳ thành phần nào có thể vượt quá dải thông của kênh Và, sau đó được đưa đến bộ trộn tần để trộn lẫn với một tín hiệu từ bộ dao động nội (LO)

để tạo ra tín hiệu sóng mang diều chế, quá trình đó được gọi là chuyển đổi lên vì

nó tạo ra tín hiệu có tần số fLO + fm hoặc fLO - fm thường là cao hơn nhiều so với

fm Sóng mang điều chế sau đó được khuếch đại và lan truyền ra không gian qua anten

Hình 1.1 Sơ đồ tổng quát khối phát

1.2.2 Sơ đồ khối máy thu:

Khi tín hiệu đến thu, nó thường được khuếch đại bởi bộ khuếch đại nhiễu thấp (LNA) Bộ khuếch đại nhiễu thấp (LNA) có thể được bỏ qua ở một số hệ thống khi tín hiệu nhận được có đủ công suất để trộn tần trực tiếp, điều đó xảy ra khi truyền ở khoảng cách ngắn Bộ trộn tần, tạo ra một tín có tần số fIF – fm hoặc

fIF - fm, quá trình này được gọi là chuyển đổi xuống và có tần số thấp hơn nhiều

fLO Sau đó, qua bộ lọc trung tần (IF) để loại bỏ bất kỳ các hài không mong muốn và qua bộ khuếch đại trung tần (IF) Tín hiệu đầu ra của bộ khuếch đại trung tần được đừa vào bộ tách sóng để tái tạo lại tín hiệu băng gốc fm

Để thực hiện tất cả các chức năng này, hệ thống cao tần dựa vào các thành phần riêng biệt như: Bộ trộn tần, bộ tổ hợp tần số, antenna, …

1.3 Mạch vòng bám pha

1.3.1 Giới thiệu chung

Bộ tạo dao động siêu cao tần đóng một vai trò quan trọng trong các hệ thống thông tin vì có khả năng tạo ra các sóng tham chiếu sử dụng trong việc điều chế và giải điều chế…Trong các hệ thống thông tin, tính chính xác và ổn định của các bộ tạo dao động luôn phải được quan tâm nhằm đảm bảo chất lượng của hệ thống Có nhiều phương pháp để tăng tính ổn định của bộ tạo dao động, trong đó đáng chú ý là kỹ thuật vòng bám pha PLL (Phase Locked Loop)

và kỹ thuật tổng hợp số trực tiếp DDS (Direct Digital Synthesis):

Hình 1.2 Sơ đồ khối máy thu

- Kỹ thuật DDS là một hệ thống hở, sử dụng máy tính số và các bộ DAC (Digital to Analog Converter) để tạo ra các tín hiệu mong muốn Đây là kỹ thuật tổng hợp tần số trực tiếp Kỹ thuật này có ưu điểm nổi bật là thời gian thiết lập tần số rất nhanh, độ phân giải tần số rất nhỏ Tuy nhiên, nhược điểm là tiêu thụ nhiều năng lượng và chỉ thích hợp với dải tần cỡ vài trăm Hz

- Kỹ thuật PLL lại sử dụng hệ thống hồi tiếp kín, trong đó độ ổn định của hồi tiếp là quan trọng nhất Đây là kỹ thuật tổng hợp tần số gián tiếp Kỹ thuật này yếu hơn DDS ở thời gian thiết lập tần số Bù lại, kỹ thuật này lại có ưu điểm

là tiêu thụ rất ít năng lượng và rất thích hợp với dải tần siêu cao là dải tần số từ

300 Hz đến 3GHz

1.3.2 Tổng quan về vòng bám pha (PLL)

Hệ thống tự động điều chỉnh tần số theo vòng bám pha PLL được sử dụng rộng rãi trong việc xử lý tín hiệu tương tự và các hệ thống số Một số ứng dụng quan trọng của vòng bám pha là điều chế và giải điều chế FM, giải điều chế FSK (FSK demodulation), giải mã âm thanh, nhân tần, đồng bộ hoá xung đồng bộ, tổ hợp tần số, máy phát điều tần…

Vòng bám pha được mô tả lần đầu tiên vào những năm 1930 khi được ứng dụng trong việc đồng bộ quét dọc và quét ngang trong vô tuyến truyền hình Cùng với sự phát triển của các vi mạch tích hợp, vòng bám pha được sử dụng trong rất nhiều ứng dụng khác nhau Vào khoảng năm 1965, người ta đã tạo ra những vi mạch tích hợp PLL đầu tiên, chỉ sử dụng các thiết bị tương tự Những tiến bộ ngày nay trong sản xuất vi mạch tích hợp đã gia tăng việc sử dụng các thiết bị PLL vì giá thành ngày càng rẻ và có độ tin cậy cao Hiện nay PLL đã có thể được tích hợp toàn bộ trên một đơn chip

Hình 1.3 Sơ đồ chức năng của mạch vòng bám pha

Mạch vòng bám pha PLL cơ bản được trình bày trong sơ đồ chức năng hình 1.3, bao gồm những phần chính là bộ so sánh pha, bộ lọc thông thấp, máy phát tần số được điều khiển bằng điện áp VCO (Voltage Controlled Ossillator)

Ba khối này hợp thành một hệ thống phản hồi về tần số khép kín

Khi không có tín hiệu vào PLL, sự chênh lệch điện áp Ve(t) ở lối ra của bộ

so sánh pha và điện áp Vd(t) ở lối ra của bộ lọc tần thấp đều bằng không Bộ dao động điều khiển bằng điện áp VCO hoạt động ở tần số f0 gọi là tần số dao động trung tâm Khi có tín hiệu đưa vào hệ thống PLL, bộ so pha sẽ so pha và tần số của tín hiệu lối vào với pha và tần số của VCO và tạo ra một điện áp sai số Ve(t)

tỉ lệ với sự lệch pha và chênh lệch tần số của tín hiệu lối vào và VCO, tức là phản ánh sự khác nhau về pha và tần số của 2 tín hiệu Điện áp sai số này được lọc rồi đưa vào lối vào điều khiển của VCO Điện thế điều khiển Vd(t) thúc đẩy tần số của VCO thay đổi theo hướng giảm bớt sự khác nhau về tần số giữa tín hiệu f0 và tín hiệu fs lối vào Khi tần số lối vào fs tiến dần đến tần số f0, do tính chất hồi tiếp của PLL sẽ thúc đẩy VCO đồng bộ hoặc bắt chập với tín hiệu lối vào Sau khi chập, tần số VCO sẽ bằng tần số của tín hiệu lối vào, tuy nhiên vẫn

có độ chênh lệch về pha nào đó Sự chênh lệch về pha này là cần thiết để tạo ra điện áp sai Ve(t) để chuyển tần số dao động tự do của VCO thành tần số của tín hiệu vào fs, như vậy sẽ giữ cho PLL ở trạng thái giữ chập tần số Kết quả là tần

số của dao động VCO có độ ổn định tần số ngang cấp với độ ổn định tần số của tín hiệu so sánh pha với tần số VCO Như vậy nếu sử dụng fs là dao động chuẩn thạch anh có độ ổn định tần số cao thì kết quả mạch vòng bám pha sẽ cho độ ổn định tần số của VCO ngang cấp thạch anh Không phải tín hiệu nào VCO cũng bắt chập được Dải tần số trên đó hệ duy trì tình trạng chập với tín hiệu lối vào được gọi là dải giữ chập hay giải bám (lock range) của hệ thống PLL Dải tần số

trên đó hệ thống PLL có thể bẳt chập một tín hiệu vào gọi là dải bắt chập (capture range) Dải bắt chập bao giờ cũng nhỏ hơn giải giữ chập

Ta có thể dùng một cách khác để miêu tả hoạt động của PLL là bộ so sánh pha thực chất là mạch nhân và trộn tín hiệu vào với tín hiệu VCO Sự trộn này tạo tần số tổng và tần số hiệu fs ± f0 Khi mạch ở trạng thái chập thì hiệu tần số fs

– f0 = 0, do đó tạo ra thành phần một chiều Bộ lọc tần số thấp loại bỏ thành phần tần số tổng fs + f0, nhưng tiếp nhận thành phần điện áp một chiều, tức là chỉ cho thành phần một chiều đi qua Thành phần một chiều này điều khiển VCO hoạt động ở trạng thái giữ chập với tín hiệu vào Một điểm đáng chú ý là giải chập độc lập với dải tần số của bộ lọc tần số thấp vì khi mạch ở trạng thái giữ chập thành phần hiệu tần số bao giờ cũng là dòng một chiều

1.3.2.1 Bắt chập và giữ chập

Khi mạch chưa ở trạng thái bắt chập, bộ so pha trộn tín hiệu vào với tín hiệu VCO để tạo ra thành phần tổng và hiệu hai tần số Nếu thành phần hiệu nằm bên ngoài biên dải tần số của bộ lọc tần thấp thì thành phần này sẽ bị loại

bỏ cùng thành phần tổng tần số Do đó trong mạch sẽ không có thông tin nào được truyền qua mạch lọc và VCO tiếp tục hoạt động ở tần số trung tâm ban đầu Khi tần số tín hiệu vào tiến dần đến tần số phát của VCO thì thành phần hiệu giảm xuống và tiến dần đến biên dải tần số của bộ lọc tần thấp Lúc đó, một phần của thành phần tín hiệu đi qua được bộ lọc tần thấp và thúc đẩy VCO chuyển đến tần số của tín hiệu vào theo hướng sao cho thành phần hiệu tần số giảm và cho phép nhiều thông tin nữa đi qua bộ lọc tần thấp đến VCO Đây là

cơ chế hồi tiếp dương thúc đẩy VCO chập với tín hiệu vào

1.3.2.2 Đặc trưng ch yển tần số sang điện áp

Hình 1.4 cho thấy đặc trưng chuyển tần số sang điện áp điển hình của PLL Khi đưa tín hiệu vào PLL, tần số sẽ được quét từ từ trên một dải rộng Trục thẳng đứng là điện thế tương ứng Vd của mạch Trên hình 1.4a là trường hợp tần

số tín hiệu tăng dần, mạch không phản ứng gì với tín hiệu cho đến khi tần số tín hiệu đạt tới tần số ω1 tương ứng với biên dưới của vùng bắt chập Lúc đó hệ bắt chập với tín hiệu vào và tạo ra bước nhảy của điện thế Vd với dấu âm Sau đó, VCO thay đổi tần số với hệ số góc bằng nghịch đảo của hệ số khuếch đại lối vào VCO (1/K0) và đi qua giá trị V0 khi ω1=ω0 mạch bám sát tín hiệu vào cho đến khi tần số tín hiệu vào đạt đến ω2 tương ứng với biên trên của khoảng giữ chập Khi đó hệ mất bám, điện thế Vd tụt xuống V0 và tạo ra tần số dao động tự do của VCO (hình 1.4a)

Nếu ta lại cho tần số tín hiệu vào quét theo chiều hướng giảm dần thì quá trình lặp lại nhưng đảo ngược so với trước (hình 1.4b) mạch bắt chập lại với tín hiệu ở ω3 tương ứng với biên trên của dải bắt chập và bám sát theo tín hiệu vào cho đến khi tần số của tín hiệu vào bằng ω4 tương ứng với biên độ của dải giữ chập

Như vậy là dải bắt chập của hệ là (ω1,ω3) và dải giữ chập là của hệ (ω2,ω4)

Do đặc trưng chuyển tần số - điện áp như trên nên PLL có tính chọn lọc với tần số trung tâm VCO và chỉ có phản ứng đối với những tần số tín hiệu vào sai

lệch so với ω0 là ωC hoặc ωL (ωC=(ω3-ω1)/2 và ωL=(ω2-ω4)/2), tuỳ theo mạch bắt

đầu có hay không có điều kiện giữ pha ban đầu

Sự tuyến tính của đặc trưng chuyển đổi tần số sang điện áp của PLL chi do

hệ số chuyển đổi của VCO quyết định, do đó ta thường đòi hỏi VCO có đặc tính

chuyển điện áp sang tần số ở mức độ tuyến tính cao

Hình 1.4 Đặc trưng chuyển tần số - điện áp của PLL

Hình 1.5 Sự phụ thuộc của tần số VCO vào điện áp

Hình 1.5 biểu diễn đường đặc trưng sự phụ thuộc tần số phát của VCO vào điện áp điều khiển Vd ở đây fmax và fmin là tần số của máy phát VCO tương ứng với tần số góc ω2 và ω4 Khi đó dải giữ chập của hệ là: ΔfL = fmax - fmin

Nếu gọi fS là tần số của tín hiệu lối vào thì dải bắt chập của hệ PLL là: ΔfC = fSmax - fSmin

trong đó fSmax và fSmin là tần số của tín hiệu tương ứng với tần số góc ω3 và ω1

1.4 Bộ tổ hợp tần số dùng vòng bám pha

Bộ tổ hợp tần số dùng mạch vòng bám pha được sử dụng rất rộng rãi bởi

vì có thể tạo ra tần số bất kỳ có độ ổn định cao ngang với thạch anh và có thể thay đổi tần số rất mềm dẻo, được điều khiển một cách dễ dàng bằng các bộ vi

xử lý

Sơ đồ chức năng bộ tổ hợp tần số được trình bày trên hình 1.6

Hình 1.6 Sơ đồ chức năng bộ tổ hợp tần số dùng mạch vòng bám pha

Tần số lối ra của bộ chia N - đếm/định thời lập trình hoá – bám pha với tần

số chuẩn được lấy từ lối ra của một dao động thạch anh Hệ số chia N có thể thay đổi được nhờ mã điều khiển tần số (fequency control code) Bộ so sánh pha

sẽ so sánh pha giữa tần số lối ra của VCO qua bộ chia N với tần số chuẩn tạo ra

từ dao động thanh anh fref qua bộ chia R, điện áp sai số ở lối ra tách sóng pha, qua bộ lọc tần thấp (LPF – low pass filter) chuyển thành điện áp một chiều biến đổi chậm Vd được đưa vào điều khiển VCO làm cho tần số lối ra của bộ chia N bám pha với tần số chuẩn Như vậy ta sẽ có tần số lối ra của VCO là:

Bộ dao động chuẩn

Bộ lọc thông thấp

Khuếch đại một chiều

fref

fVCO

Do đó chỉ cần thay đổi hệ số chia N, R thì ta sẽ tạo được các tần số khác nhau ở lối ra của VCO

Sau đây là những thành phần cơ bản của một bộ tổ hợp tần số kiểu PLL Do

bộ tổ hợp tần số kiểu PLL dựa trên nguyên lý PLL là cơ bản, nên những thành phần vòng bám pha PLL cũng được giới thiệu

1.4.1 Bộ so pha

Bộ so pha là nơi tín hiệu mang tần số tham chiếu được so sánh với tín hiệu phản hồi từ lối ra của VCO, và tín hiệu sai khác tìm được sẽ được sử dụng để đưa vào bộ lọc thông thấp và VCO Trong các hệ thống PLL số (DPLL – Digital PLL), bộ so pha là một phần tử logic Có thể phân loại bộ so pha theo thành phần cấu tạo như sau:

pha số được minh hoạ trong hình 1.7 Thành phần cơ bản là 2 Trigơ D Giả sử

lối vào +IN là lối vào tần số chuẩn và -IN là lối vào phản hồi từ VCO Ta có

giản đồ xung lối vào, lối ra như hình 1.8 Căn cứ vào giản đồ xung ta thấy:

- Nếu tần số lối vào +IN cao hơn nhiều so với tần số lối vào -IN thì tín hiệu lối ra hầu như luôn ở mức cao Sườn xung lên đầu tiên ở +IN làm lối ra chuyển lên mức cao và được giữ ở mức này cho tới khi có sườn xung lên đầu tiên ở -IN

- Nếu tần số lối vào +IN thấp hơn nhiều so với tần số lơi vào -IN thì ta sẽ

có điều ngược lại

Hình 1.7 Cấu trúc của 1 bộ so pha số

Trong đó: Delay: Bộ trễ

U1, U2: Các trigơ D U3: bộ AND

U4: Bộ đảo Khi hệ thống PLL đang ở trạng thái giữ chập về tần số nhưng vẫn có một

chút sai khác về pha thì ta có giản đồ xung như hình 1.9

Hình 1.8 Giản đồ xung lối vào/ra (IN/OUT) khi chưa bắt chập

Hình 1.9 Giản đồ xung lối vào/ra (IN/OUT) khi tần số 2 lối vào bằng

nhau

Khi 2 lối vào +IN và -IN có pha gần như nhau thì tần số lối ra và +IN sớm pha hơn -IN thì ở lối ra ta sẽ nhận được một chuỗi các xung dương Các xung này sẽ điều khiển VCO khiến cho 2 tín hiệu +IN và -IN đạt đến trạng thái đồng pha với nhau

1.4.2 Các bộ chia tần

Trong một bộ tổ hợp tần số hợp tần số kiểu số nguyên (Integer N), độ phân giải tần số của lối ra được xác định bằng tần số tham chiếu đưa vào bộ so pha Chẳng hạn, nếu ta cần độ rộng giải là 200KHz (như trong hệ thống GSM) thì khi

đó tần số tham chiếu đưa vào bộ so pha phải là 200KHz Tuy nhiên, để có được

một nguồn phát tần số chuẩn 200 KHz là không hề đơn giản Ta có thể khắc phục điều này bằng một phương pháp đơn giản là sử dụng một bộ tạo dao động chất lượng tốt (thường là kiểu tinh thể) hoạt động với tần số cao rồi chia nhỏ tần

số của bộ tạo dao động đó Trong ví dụ như vừa nêu ở trên, ta có thể có được tần

số chuẩn 200KHz bằng cách chia tần số 10MHz (của bộ tạo dao động thạch anh) cho 50 Trong sơ đồ khối của bộ tổ hợp tần số (hình 1.4), đây là bộ chia N Trong sơ đồ hình 1.4 cũng cho ta thấy trong hệ thống không chỉ có bộ chia N mà còn có bộ chia R Bộ chia R là một phần tử có thể lập trình được để thiết lập mối quan hệ giữa tần số lối vào và tần số lối ra trong hệ thống PLL Bộ chia N có cấu trúc ngày càng phức tạp là do xuất phát từ nhu cầu phải chia các tần số rất cao phản hồi từ các VCO

1.4.3 Bộ lọc tần số thấp

Sự khác nhau về tần số giữa VCO và tín hiệu lối vào qua bộ tách sóng pha

và bộ lọc tần số thấp tạo thành điện áp sai Ve(t) Điện áp này đóng vai trò điện

áp điều khiển Vd(t) cho tần số phát VCO

Nếu tần số tín hiệu lối vào fS và tần số phát của VCO f0 bằng nhau một cách chính xác thì tín hiệu lối ra của bộ lọc tần số thấp sẽ là một dòng không đổi (một chiều) mà biên độ phụ thuộc vào hiệu pha của hai tín hiệu fS và f0

1.4.4 Bộ dao động điều khiển bằng điện áp (VCO)

Từ nguyên lý của vòng bám pha có thể thấy rằng sự khác nhau về tần số giữa máy phát VCO và tín hiệu lối vào của mạch tách sóng pha tạo thành một hiệu điện áp Điện áp này qua mạch lọc tần số thấp tạo thành điện áp điều khiển tác động vào máy phát VCO và thực hiện điều chỉnh dịch tần số của máy phát sao cho trùng khớp với tần số của tín hiệu vào Với lập luận trên thì điện áp này đóng vai trò điện áp điều khiển tác động vào máy phát VCO làm thay đổi tần số phát f0 Một yêu cầu rất quan trọng đặt ra đối với VCO là sự phụ thuộc của tần

số vào điện áp điều khiển phải rất tuyến tính

1.5 Giới thiệu về họ IC ADF411x

Để tổ hợp tần số, một bộ tổ hợp tần số dùng mạch vòng bám pha PLL dựa trên vi mạch ADF411x của hãng Analog Devices đã được nghiên cứu, thiết kế

và chế tạo thành công

1.5.1 Họ IC ADF411x

Vi mạch được giới thiệu là ADF4113 thuộc họ ADF411x Vi mạch này có chức năng tạo ra dao động sóng mang của các thiết bị thu và phát vô tuyến Thành phần gồm có một bộ tách pha/tần số PFD (phase frequency detector) được số hoá với độ ồn thấp, một bộ tạo dòng chính xác, một bộ chia chuẩn khả trình R(14 bít), hai bộ chia khả trình A(6 bít) và B(13 bít), một bộ chia trước mô-đun kép (P/P+1) Các thiết bị hoạt động với nguồn cung cấp 2.7V-5.5V và

có thể ở trạng thái tiêu tốn ít năng lượng khi không sử dụng Để tạo thành một vòng bám pha PLL hoàn chỉnh chỉ cần thiết kế thêm VCO bên ngoài Điều khiển tất cả các thanh ghi là một giao diện ba đường đơn giản Sơ đồ chức năng của họ

IC ADF 411x được mô tả trong sơ đồ hình 1.11

Hình 1.10 IC ADF411x

Hình 1.11 Sơ đồ chức năng của họ IC ADF 411x

Họ IC ADF 411x có nhiều kiểu dáng và hình dạng khác nhau Có thể là loại 2 hàng chân, hoặc cũng có thể là loại 4 hàng chân Cũng có thể là loại chân rết (hay còn gọi là chân chìa), hoặc cũng có thể là chân gầm Hình 1.10 cho ta thấy 2 loại cơ bản và sự phân bố chức năng các chân trên IC Các thông số kĩ thuật về cự ly của 2 loại IC trên được chỉ rõ trong sơ đồ hình 1.12 Trong đó, hình 1.12a là IC 20 chân chia thành 4 hàng chân gầm, hình 1.12b là IC 16 chân chia làm 2 hàng chân rết

Hình 1.12 Các thông số về khoảng cách của 2 loại IC 20 chân gầm và 16

chân rết

1.5.2 Mô t chức năng các chân

1 R SET : Kết nối 1 điện trở giữa chân này với CPGND thiết lập dòng ra bơm nạp lớn nhất Trên danh nghĩa điện áp thế năng chân RSET là 0.56v Mối quan hệ của

ICP và RSET là: ICPmax= 23,5/Rset Vì vậy, do RSET =4.7KΏ , ICPmax = 5 mA

2 CP : Charge Pump Output Khi cho phép chân này cung cấp ± ICP tới bộ lọc vòng, bộ lọc sẽ điều khiển VCO ngoại vi

3 CPGND : Charge Pump Ground Nối đất cho bơm nạp

4 AGND : Analog Ground Nối đất cho bộ chọn trước thang tỷ lệ

5 RF IN B : Complementary Input to the RF Prescaler Lối vào bổ sung RF của

bộ chọn trước thang tỷ lệ Điểm này có tách riêng ra để nối đất với một tụ vòng

có giá trị nhỏ 100 pF

6 RF IN A : Input to the RF Prescaler Lối vào RF bộ chọ trước thang tỷ lệ Tín

hiệu đầu vào nhỏ này được liên kết từ VCO

7 AV DD : Analog Power Supply Nguồn nuôi tương tự Ở dải từ 2.7V÷5.5V Những tụ tách tín hiệu tương tự nối đất coi như chân này đóng AVDD phải có giá trị giống như DVDD

8 REF IN : Reference Input Lối vào chuẩn Đây là một CMOS lối vào, có một ngưỡng cửa Vdd / 2 và một trở kháng đầu vào cân bằng 100kΏ lối vào Lối vào này có thể được điều khiển bởi một TTL hoặc máy phát dao động tinh thể CMOS hoặc có thể liên kết

9 DGND : Digital Ground Chân đất số

10 CE : Chip Enable Một mức logic thấp từ chân này ngắt điện thiết cho bị và

đặt lối ra bơm nạp vào chế độ trạng thái thứ ba Chân có mức logic cao sẽ cung cấp điện cho thiết bị phụ thuộc vào trạng thái hiện tại của bít F2 khi tắt điện

11 CLK : Serial Clock Input Lối vào xung đồng bộ nối tiếp Xung đồng bộ nối

tiếp này được sử dụng để đồng bộ hoá dữ liệu nối tiếp vào thanh ghi Dữ liệu được khoá trong 24 bít của thanh ghi dịch trên khoảng cách CLK Đầu vào này

là một lối vào CMOS trở kháng cao

12 DATA: Serial Data Input Lối vào dữ liệu nối tiếp Dữ liệu nối tiếp được tải

SB đầu tiên với 2 LSB có các bít điều khiển, nối vào này là một đầu vào CMOS trở kháng cao

13 LE : Load Enable, CMOS Input Khi LE ở mức cao, dữ liệu được lưu ở

thanh ghi dịch được tải vào một trong bốn khoá Khoá được chọn sẽ được sử dụng làm bít điều khiển

14 MUXOUT: Bộ ghép bội lối ra này sẽ cho phép tách xung đồng bộ (Lock

Detect), scaled RF, hoặc scaled Reference Frequency truy cập với thiết bị ngoại

vi

15 DV DD : Digital Power Supply Nguồn nuôi số Dải điện áp từ 2.7V đến 5.5V Những tụ tách tín hiệu số nối đất coi như chân này đóng DV DD phải có giá trị giống như AVDD

16 V P :Charge Pump Power Supply Nguồn bơm nạp này có thể lớn hơn hoặc bằng VDD Trong hệ thống VDD = 3V, Vp có thể là 6V và được dùng để điều khiển một VCO với một dải chọn lên đến 6V

1.5.3 Mô t chức năng mạch điện

1.5.3.1 Tầng lối vào chuẩn

Trên hình 1.13 là tầng lối vào chuẩn của IC ADF411x Ở trạng thái bình thường thì khoá 1 và khoá 2 ở trạng thái đóng, khoá 3 ở trạng thái mở Khi thiết lập chế độ tiêu thụ ít năng lượng, khoá 1 và khoá 2 ở trạng thái mở, khoá 3 ở trạng thái đóng đảm bảo không có tần số mới được nạp

Hình 1.13 Tầng lối vào chuẩn

1.5.3.2 Tầng lối vào RF

Tầng lối vào RF như được chỉ ra trên hình 1.14 gồm 2 tầng khuếch đại giới hạn để phát dòng chế độ logic (CML) ở mức xung đồng bộ cần thiết cho bộ chia trước

Hình 1.14 Tầng lối vào RF

1.5.3.3 Bộ chia trước (P/P+1)

Bộ chia trước mô-đun kép cùng với hai bộ chia A và B cho phép tỉ lệ chia

N lớn (N=BP+A) Bộ chia trước hoạt động tại mức CML, lấy xung nhịp từ tầng lối vào RF và thực hiện chia tới tần số mà các bộ chia CMOS A và B có thể quản lý được Bộ chia trước mô-đun kép là bộ chia với các hệ số chia khả trình: 8/9, 16/17, 32/33, 64/65 Hệ số chia của bộ chia trước được đặt khi chọn chế độ hoạt động của IC ADF411x

1.5.3.4 Bộ chia A và B

Các bộ chia A và B là các bộ chia CMOS hoạt động ở tần số dưới 200MHz Các bộ chia A và B được kết hợp với bộ chia trước thực hiện chia tần số phản hồi từ VCO tới tần số bằng với tần số chuẩn sau khi được chia bởi bộ chia R Do

đó ta được phương trình sau: fVCO=[(P×B)+A]fREFIN/R

fVCO: Tần số ở lối ra của bộ dao động được điều khiển bằng điện áp

P: Hệ số chia của bộ chia trước

B: Hệ số chia của bộ chia B 13 bít (3÷8191)

A: Hệ số chia của bộ chia A 6 bít (0÷63)

fREFIN: Tần số chuẩn

R: Hệ số chia của bộ chia R 14 bít (1÷16383)

giảm thiểu nhiễu pha

Hình 1.16 Sơ đồ nguyên lý đã được đơn giản hoá và giản đồ xung của

bộ tách sóng pha/tần số

1.5.3.7 Thanh ghi dịch 24 bít

Các IC họ ADF411x cung cấp một thanh ghi dịch 24 bít sử dụng cho việc đặt chế độ làm việc, đặt hệ số chia của các bộ chia Các bít dữ liệu được dịch nối tiếp vào thanh ghi tại mỗi sườn lên của xung clock (CLK) với bít có trọng số lớn nhất được dịch trước tiên Dữ liệu từ thanh ghi dịch sẽ được truyền vào một trong bốn bộ chốt tại sườn lên của xung LE Hai bít có trọng số nhỏ nhất (C2,

Hình 1.16 Mạch MUXOUT

MUXOUT có thể lập trình theo hai kiểu tách xung đồng bộ: tách xung đồng bộ số và tách xung đồng bộ tương tự Loại tách xung đồng bộ số thì có tính năng động cao Khi LDP trong khoá bộ đếm R được đặt bằng 0, bộ tách xung đồng bộ số được đặt ở mức cao khi lỗi pha trên ba chu kì tách pha (Phase Detect) liên tục là nhỏ hơn 15 ns Với LDP được thiết lập bằng 1, năm chu kì liên tục nhỏ hơn 15 ns được yêu cầu tách xung đồng bộ và sẽ vẫn ở mức cao cho tới khi lỗi pha lớn hơn 25 ns được tách trên bất kì chu kì PD kế tiếp Kênh N bộ tách xung đồng bộ tương tự được mở hết cỡ, có thể được điều khiển bởi một điện trở kéo lên tới 10 kΩ Khi xung đồng bộ được tách lối ra này sẽ ở mức cao trong một dải xung hẹp

CHƯƠNG 2: THÔNG TIN MÃ HÓA DELTA 2.1 Điều chế Delta

Điều chế Delta là kỹ thuật biến đổi tín hiệu tương tự thành các bit Kỹ thuật này có thể chia thành hai bước là lấy mẫu và mã hóa tín hiệu tương tự Ưu điểm của điều chế Delta là các mạch điện tại các bộ điều chế và giải điều chế lại đơn giản hơn rất nhiều so với các mạch của PCM Tuy nhiên, điều chế Delta

có một vài nhược điểm và đã được cải thiện khi sử dụng hai kỹ thuật cải tiến là Delta-Sigma và Delta thích nghi

2.2.1 Điều chế Delta tuyến tính

Hình 2.1 Sơ đồ nguyên lí của một hệ thống truyền thông dùng điều chế

Delta tuyến tính

Máy phát tạo xung Pi(t) cung cấp xung lấy mẫu cho bộ điều chế với chu kì

τ Tín hiệu △(t) được đưa tới bộ điều chế chỉ nhận 2 giá trị dương hoặc âm Lối

ra Po(t) được xác định bằng cách nhân chuỗi Pi(t) với +1 khi △(t) > 0 hoặc -1 khi △(t) < 0 Tín hiệu Po(t) được đưa tới bộ tích phân có lối ra là (t) Tín hiệu này có dạng bậc thang, đó chính là ước lượng của tín hiệu tương tự s(t) Tín hiệu s(t) và (t) được đưa tới một bộ so sánh có lối ra là dương (△(t) >0) nếu (t)>s(t) hoặc lối ra là âm (△(t) <0) nếu (t)<s(t) Trong đó, △(t) chính là sự sai khác giữa tín hiệu tương tự s(t) và tín hiệu ước lượng xấp xỉ (t) Với mục đích truyền tín

hiệu trên đường truyền đạt hiệu quả thì tín hiệu xung Po(t) được kéo dài trong khoảng thời gian τ để có được tín hiệu Pτo(t)

Hình 2.2 Minh họa các tín hiệu khảo sát trên hệ thống truyền thông

dùng điều chế Delta

Điều chế Delta tuyến tính thì tín hiệu mã hóa 15 bit, sự sai khác giữa s(t) và (t) sẽ được truyền đi Do vậy, Điều chế Delta tuyến tính có thể coi là 1 chuỗi logic các giá trị 0 và 1 dùng để mã hóa sự thay đổi của một tín hiệu tương tự: giá trị 0 tức là tín hiệu giảm và giá trị 1 nếu tín hiệu tăng Trong mạch điều chế Delta tuyến tính, thường có một bộ tích phân và một bộ lọc thông thấp Bộ tích phân có nhiệm vụ tái tạo lại tín hiệu s(t) Bộ lọc thông thấp có tác dụng loại bỏ các thành phần tần số cao gây nên do ảnh hưởng việc lấy mẫu không hoàn hảo

Vì thế, tín hiệu ước lượng (t) ở đầu ra của máy phát sẽ là bản sao của s(t)

s(t) S(t)

Sơ đồ khác của điều chế Delta tuyến tính được thể hiện trong hình 2.3, có nguyên tắc hoạt động giống với sơ đồ trong hình 2.1 và được nguyên tắc hoạt động được mô tả trong hình 2.4 Tuy nhiên, các xung kéo dài τ khi được đưa tới bộ tích phân thì lối ra thu được tín hiệu răng cưa

Hình 2.3 Bộ điều chế Delta cơ bản

Hình 2 4 Minh họa nguyên tắc hoạt động của Điều chế Delta

Tại xung nhịp thứ (n-1): tín hiệu (t) có dạng sườn âm bởi vì giá trị tương

tự s(t) lấy mẫu ở thời điểm trước (n-1) nhỏ hơn giá trị đầu ra của bộ tích phân

Vì thế, trigơ D cho kết quả ra là 0

Tại thời điểm n: s(t) vẫn nhỏ hơn (t) nên bộ so sánh và trigo vẫn cho kết quả 0, (t) tiếp tục giảm

Tại thời điểm (n+1): s(t) lớn hơn (t) , vì thế lối ra bộ so sánh và trigo là cao: (t) sẽ có dạng sườn dương và bắt đầu tăng theo s(t)

2.1.2 Nhiễ ượng t và quá t i dốc

Nhiễu lượng tử là sự khác nhau giữa tín hiệu s(t) và tín hiệu tái tạo (t), đây là loại nhiễu đặc trưng luôn có trong điều chế Delta Nhiễu này có thể được giảm bằng cách tăng tần số lấy mẫu hoặc giảm biên độ tín hiệu răng cưa “d” Tuy nhiên, khi tăng tần số thì sẽ tăng tốc độ truyền bit và sẽ cần một dải thông rộng hơn Còn nếu giảm biên độ răng cưasẽ gây ra tác động không tốt gọi là hiện tượng quá tải dốc (minh họa trên hình 2.4 - đoạn B)

Quá tải dốc xảy ra khi biên độ của tín hiệu điều chế thay đổi giữa 2 xung nhịp liền nhau lớn hơn biên độ “d” của xung răng cưa và gây nên do dộ dốc của tín hiệu điều chế chứ không phải do biên độ Hiện tượng này, có thể giảm bằng cách tăng tần số xung nhịp hoặc biên độ “d” của xung tam giác Tuy nhiên, khi tăng tần số xung nhịp sẽ làm tăng tốc độ bit nên cách làm này không khả thi Trong khi đó tăng biên độ xung tam giác lại làm tăng nhiễu lượng tử hóa

Những vấn đề này có thể được giải quyết nhờ diều chế Delta-Sigma và điều chế Delta thích nghi

2.1.3 Điều chế Delta-Sigma ( ∑∆ )

Trong kỹ thuật điều chế Delta-Sigma, độ dốc của tín hiệu tương tự có thể được tái tạo bằng việc tích phân chính tín hiệu đó trước khi đi vào bộ điều chế Delta, khi đó sẽ lưu giữ được các thông tin quan trọng Tại nơi thu, một bộ vi phân tương ứng sẽ được đưa vào bộ điều chế Delta tuyến tính Hình 2.5 mô tả

sơ đồ khối của hệ thống điều chế Delta-Sigma ( ∑∆ )