Nghiên cứu thiết kế chế tạo hệ trùng phùng kỹ thuật số đa ứng dụng sử dụng kỹ thuật DSP đo phổ biên độ - thời gian

Các nội dung nghiên cứu của đề tài: Nội dung 1: Tìm hiểu phương pháp, ứng dụng kỹ thuật DSP để xử lý các tín hiệu bức xạ hạt nhân, bao gồm : thuật toán, phương pháp, lấy mẫu tín hiệu,

BỘ KHOA HỌC VÀ CÔNG NGHỆ VIỆN NĂNG LƯỢNG NGUYÊN TỬ VIỆT NAM

DANH SÁCH NHỮNG NGƯỜI THAM GIA THỰC HIỆN ĐỀ TÀI

học vị Cơ quan công tác

1 Trần Tuấn Anh ThS NCV Phòng Vật lý - Điện tử hạt nhân, Viện NCHN

2 Trương Văn Đạt CN NCV Phòng Vật lý - Điện tử hạt nhân Viện NCHN

3 Tưởng Thị Thu Hường CN NCV Phòng Vật lý - Điện tử hạt nhân Viện NCHN

MỤC LỤC

ABSTRACT 5

DANH MỤC CÁC CHỮ VIẾT TẮT 6

MỞ ĐẦU 7

PHẦN 1: TỔNG QUAN 11

CHƯƠNG 1: TỔNG QUAN VỀ MÁY PHÂN TÍCH BIÊN ĐỘ ĐA KÊNH VÀ HỆ TRÙNG PHÙNG 11

1.1 So sánh hệ phân tích đa kênh dựa trên kỹ thuật tương tự và hệ phân tích đa kênh ứng dụng kỹ thuật xử lý tín hiệu số (DSP) 11

1.2 Giới thiệu bộ lọc kỹ thuật số 12

1.3 Cơ sở và phương pháp thiết kế hệ trùng phùng 18

CHƯƠNG 2: PHƯƠNG PHÁP, THUẬT TOÁN XÂY DỰNG BỘ LỌC KỸ THUẬT SỐ 21

2.1 Cơ sở lý thuyết để xây dựng mạch tạo dạng xung từ lối ra đầu dò bức xạ 21

2.2 Phép chập với các hàm truyền dạng hình chữ nhật và răng cưa 23

2.3 Xây dựng đáp ứng xung tổng cho bộ tạo dạng xung hình thang đối xứng trong miền thời gian liên tục 24

2.4 Phương pháp, thuật toán chuyển dạng đáp tuyến xung trong miền thời gian liên tục sang miền rời rạc để tổng hợp bộ tạo dạng xung hình thang đối xứng bằng kỹ thuật số 26

CHƯƠNG 3: XÂY DỰNG CÁC MẠCH ĐIỆN CHO HỆ PHỔ KẾ KỸ THUẬT SỐ 30

3.1 Tổng hợp bộ tạo dạng xung số nhảy bậc từ xung ra tiền khuếch đại 30

3.2 Tổng hợp bộ tạo dạng xung hình tam giác từ xung nhảy bậc 31

3.3 Tổng hợp các thành phần xử lý tín hiệu cho hệ phổ kế kỹ thuật số 33

3.4 Nguyên lý hoạt động của các mạch thành phần 36

PHẦN 2: NGHIÊN CỨU, THIẾT KẾ, CHẾ TẠO 54

CHƯƠNG 4: THIẾT KẾ, CHẾ TẠO KHỐI PHÂN TÍCH ĐA KÊNH (MCA) 54

4.1 Khối phân tích biên độ đa kênh kỹ thuật số 54

4.2 Thiết kế mạch Pre-filter 55

4.3 Bộ biến đổi tương tự - số lấy mẫu tín hiệu (Fast Sample ADC) 56

4.4 Thiết kế các khối chức năng MCA kỹ thuật số 58

CHƯƠNG 5: THIẾT KẾ, CHẾ TẠO HỆ TRÙNG PHÙNG KỸ THUẬT SỐ 71

5.1 Cấu trúc hệ trùng phùng 71

5.2 Mạch so sánh nhanh 72

5.3 Thiết kế các khối chức năng cho phép đo trùng phùng 73

5.4 Bộ nhớ lưu trữ thông tin phép đo trùng phùng 73

CHƯƠNG 6: THIẾT KẾ CHƯƠNG TRÌNH ĐIỀU KHIỂN, THU NHẬN DỮ LIỆU, HIỆN VÀ LƯU PHỔ 77

6.1 Chương trình điều khiển, thu nhận dữ liệu, hiện và lưu phổ 77

6.2 Kết nối thiết bị và các hàm điều khiển 77

6.3 Giao diện điều khiển thiết bị 78

CHƯƠNG 7: XÂY DỰNG CHƯƠNG TRÌNH XỬ LÝ SỐ LIỆU TRÙNG PHÙNG 85

7.1 Xây dựng thuật toán 85

7.2 Viết chương trình xử lý số liệu cho hệ trùng phùng hai kênh 89

CHƯƠNG 8: LẮP RÁP, KẾT NỐI PHẦN CỨNG HỆ ĐO 93

8.1 Lắp ráp, kết nối các module kỹ thuật số tạo mạch tổng thể cho toàn hệ 93

8.2 Cấu trúc chương trình VHDL 94

8.3 Cấu hình phần cứng thiết bị 95

8.4 Chế tạo, lắp ráp và kiểm tra hiệu chỉnh mạch Pre-filter và ADC nhanh 96

8.5 Cấu hình thiết bị 99

8.6 Biên dịch, chạy thử, gỡ rối chương trình điều hành và xử lý số liệu trùng phùng 101

PHẦN 3: KẾT QUẢ NGHIÊN CỨU VÀ THẢO LUẬN 103

CHƯƠNG 9: CÁC KẾT QUẢ ĐO, KIỂM TRA, ĐÁNH GIÁ VÀ ĐẶC TRƯNG HỆ ĐO 103

9.1 Đo các đặc trưng hệ MCA với thiết bị kiểm chuẩn trong phòng thí nghiệm 103

9.2 Kết quả đo, kiểm tra, đánh giá hoạt động của hệ với nguồn 60 Co 111

9.3 Các kết quả đo, phân tích, đánh giá 113

9.4 Các đặc trưng kỹ thuật chính 116

PHẦN 4: KẾT LUẬN 118

GIẢI TRÌNH CHI TIÊU KINH PHÍ 122

TÀI LIỆU THAM KHẢO 124

PHẦN PHỤ LỤC 126

PHỤ LỤC A: MÃ CHƯƠNG TRÌNH NGUỒN VHDL 126

PHỤ LỤC B: SƠ ĐỒ KHỐI VÀ SƠ ĐỒ NGUYÊN LÝ CÁC MẠCH ĐIỆN 147

PHỤ LỤC C: HƯỚNG DẪN SỬ DỤNG CHƯƠNG TRÌNH XỬ LÝ SỐ LIỆU 157

TÓM TẮT

Ứng dụng kỹ thuật xử lý tín hiệu số nhằm phát triển các hệ phổ kế bức xạ, về thực chất, là thiết kế và xây dựng các bộ lọc số cùng các mạch logic điều khiển có khả năng thay thế cho hầu hết các mạch tương tự trong các hệ phổ kế dựa trên kỹ thuật truyền thống

Sản phẩm chính của đề tài là một module chuẩn NIM được đặt tên based Coincidence” và hai chương trình ứng dụng đi kèm

“DSP-+ Module đề cập ở trên bao gồm hai kênh phân tích biên độ và một kênh phân biệt thời gian, được thiết kế và chế tạo sử dụng kỹ thuật xử lý tín hiệu số + Các chương trình ứng dụng dùng để điều khiển thiết bị, thu nhận và xử lý

số liệu được viết và chạy trên nền Window XP

Thiết bị “DSP-based Coincidence” và các chương trình ứng dụng đi kèm có thể dùng để định cấu hình phép đo phổ biên độ cho hai kênh đo độc lập với dải đo 8K trên mỗi kênh hoặc định cấu hình phổ kế cho phép đo trùng phùng

ABSTRACT

The essence of the application of DSP technique for development of the radiation spectrometers is design and construction of a number of digital filters and logic controllers, that can be used in place of almost the analog circuits in the conventional spectrometers

The main product of this project is one NIM module named “DSP-Based coincidence” and two accompanied application software tools

+ This above-mentioned electronic module, which consists of two based Multi-Analyzer channels and one DSP-based channel of timing discriminator, has been designed and manufactured by using the digital signal processing technique

DSP-+ The application software tools for control of the instrument, data acquisition and processing was written under Window XP

The “DSP-Based coincidence” module and its application software tools can

be used to build up the two 8K MCAs or coincidence spectrometer

DANH MỤC CÁC CHỮ VIẾT TẮT

circuit Hardware Description Language

Ngôn ngữ mô tả phần cứng mạch tích hợp tốc độ rất cao

Array

Mảng các phần tử logic lập trình được

Environment

Môi trường phần mềm tích hợp

Deconvolver

Bộ giải lọc thông cao

thời hai cổng

MỞ ĐẦU

Kỹ thuật xử lý tín hiệu số (DSP) và kỹ thuật mạch tích hợp mật độ cao lập trình được (FPGA) đã được ứng dụng vào chế tạo các thiết bị điện tử hạt nhân từ những năm cuối của thế kỷ trước Nhờ ứng dụng kỹ thuật này, các hệ phổ kế đa kênh theo phương pháp truyền thống đã được thay bằng các thiết bị ứng dụng kỹ thuật mới gọn nhẹ đơn giản và dễ sử dụng hơn Một số hệ phổ kế gamma dựa trên

kỹ thuật DSP đã được phát triển và thương mại hoá bởi các hãng nổi tiếng như ORTEC, CANBERRA Nhờ ứng dụng DSP nên các hệ thiết bị sử dụng công nghệ này có nhiều ưu điểm nổi trội hơn như: nhanh, gọn, đa năng, hiệu quả; và một trong những hệ phổ kế như vậy là Dspec JR, ORTEC Hãng FastComtec đã phát triển thiết

bị MPA3 để làm thiết bị giao diện cho một hệ phân tích đa tham số có khả năng thu nhận số liệu trùng phùng cho 4÷16 kênh đo Tuy nhiên, hệ thống này vẫn phải sử dụng các ADC rời và các khuếch đại phổ Các nghiên cứu công bố gần đây cho thấy một số phòng thí nghiệm lớn trên thế giới (Nhật, Mỹ, Hungary) đã bắt đầu ứng dụng

kỹ thuật này để thiết kế chế tạo các hệ trùng phùng với mức độ tích hợp cao cho phép kết nối trực tiếp tín hiệu từ các detector mà không sử dụng các khuếch đại phổ

và ADC ngoài [1,2,3] Tuy nhiên cho đến thời điểm hiện nay vẫn chưa có sản phẩm thương mại về các hệ trùng phùng kỹ thuật số như vậy

Ở Việt Nam, kỹ thuật DSP và kỹ thuật FPGA đã bắt đầu được ứng dụng vào thiết kế chế tạo một số các thiết bị điện tử hạt nhân tại Viện Nghiên cứu hạt nhân và Viện Khoa học kỹ thuật hạt nhân Tại Viện nghiên cứu hạt nhân, thông qua đề tài cấp cơ sở “ Ứng dụng phương pháp xử lý tín hiệu số (DSP) để thiết kế chế tạo khối MCA 8k dùng cho hệ phổ kế Gamma” (mã số: CS/09/02-02) Các kết quả chính của

đề tài đạt được là tìm hiểu phương pháp xử lý tín hiệu số, khai thác các ứng dụng ngôn ngữ lập trình VHDL và các tính năng của vi mạch FPGA, mô phỏng các bộ lọc

và thiết kế thử nghiệm khối MCA có các bộ lọc thông cao và thông thấp đơn giản dựa trên các mạch kỹ thuật số thay cho các mạch tương tự dùng ngôn ngữ VHDL

Đề tài chưa xây dựng được phương pháp về mặt hệ thống và cách thức tổng hợp các mạch logic/số học khả dĩ thực thi được theo các hàm đáp tuyến của các bộ lọc Mặt khác, do bộ công cụ ISE dùng cho thiết kế, biên dịch, mô phỏng và lập trình FPGA chưa được trang bị (dùng bản chạy thử miễn phí) nên hầu hết các mạch chế tạo được

còn đơn giản, chưa tối ưu về tốc độ, không đủ để tạo nên một hệ phổ kế biên độ hoàn chỉnh áp dụng kỹ thuật số Như vậy, có thể kết luận các nghiên cứu mới chỉ ở mức tìm hiểu phương pháp DSP và khả năng ứng dụng của FPGA Trong thời gian

từ năm 2004 trở lại đây, tại Viện NCHN đã ứng dụng các bảng mạch dựa trên kỹ thuật DSP để chế tạo các hệ phân tích đa kênh dùng trong phân tích huỳnh quang tia

X, các bảng mạch này được nước ngoài thiết kế chế tạo sẵn (card DP4, DP5), các ứng dụng chỉ ở mức viết chương trình điều khiển và giao diện thu nhận dữ liệu với card này, việc tìm hiểu kỹ thuật và phương pháp chế tạo phần cứng của card là không thể Như vậy tính cho đến thời điểm hiện nay trong nước chưa có một cơ sở nào sử dụng kỹ thuật DSP để thiết kế chế tạo phổ kế biên độ và hệ đo trùng phùng

Mục tiêu của đề tài:

Từ các phân tích ở trên cho thấy ứng dụng kỹ thuật DSP và FPGA vào thiết

kế chế tạo các hệ phổ kế biên độ và trùng phùng cần được tiếp tục nghiên cứu phát triển để xây dựng được những hệ phổ kế phức tạp phục vụ các nghiên cứu vật lý Tại Việt Nam, vấn đề này vẫn còn khá mới mẻ Để thiết kế chế tạo được một hệ trùng phùng, người thiết kế chế tạo cần phải có hiểu biết sâu sắc về các lĩnh vực: thực nghiệm vật lý hạt nhân, điện tử hạt nhân, kỹ thuật DSP và FPGA Vì vậy các

mục tiêu nghiên cứu đặt ra cho đề tài là:

1 Nghiên cứu, tìm hiểu kỹ thuật DSP để ứng dụng vào việc xử lý xung bức xạ ra từ đầu dò bán dẫn Tìm hiểu, khai thác và ứng dụng các vi mạch lập trình FPGA và ngôn ngữ VHDL

2 Nghiên cứu, tìm hiểu cách thức, thuật toán, khả năng thay thế các mạch logic cho các mạch tương tự phục vụ thiết kế hệ trùng phùng dùng kỹ thuật DSP

3 Ứng dụng kỹ thuật DSP và FPGA để chế tạo hệ trùng phùng kỹ thuật số đa ứng dụng đo phổ biên độ - thời gian

Các nội dung nghiên cứu của đề tài:

Nội dung 1: Tìm hiểu phương pháp, ứng dụng kỹ thuật DSP để xử lý các tín hiệu

bức xạ hạt nhân, bao gồm : thuật toán, phương pháp, lấy mẫu tín hiệu, các hàm truyền tạo bộ lọc số và dạng tín hiệu ra thích hợp cho các hệ phổ kế ghi đo năng lượng, thời gian của các sự kiện bức xạ

Nội dung 2: Ứng dụng ngôn ngữ lập trình VHDL để xây dựng và mô phỏng các

module thành phần dùng tạo ra thiết bị Bao gồm:

- Thiết kế các bộ vi xử lý chuyên dụng, bộ nhớ, các hàm lọc số, phân biệt thời gian, biên độ, các hàm số học, logic mã nguồn và chạy mô phỏng

- Thiết kế trình ứng dụng cho card giao diện EZUSB-FX2LP-128 Tinyboard

- Chọn lựa, tối ưu hoá thuật toán, hàm tính toán nhằm đạt độ chính xác và tốc độ xử

lý cao

Nội dung 3: Nghiên cứu phương pháp xác định các tín hiệu trùng phùng bằng kỹ

thuật xử lý tín hiệu số, các giải thuật chọn lựa, đánh dấu thời điểm xuất hiện của các

sự kiện Xây dựng thuật toán cho chương trình điều hành, thu nhận và xử lí số liệu trên PC

Nội dung 4: Xây dựng các chương trình thu nhận và xử lí các tín hiệu trùng phùng

trên PC

Nội dung 5: Thiết kế, chế tạo hệ trùng phùng hai kênh ứng dụng kỹ thuật DSP và

mạch lập trình FPGA, ghép máy tính qua cổng USB tốc độ cao

Hệ bao gồm các module phần cứng chính sau đây:

- 02 kênh phân tích biên độ độc lập, độ phân giải 8K/ kênh, lối vào nhận xung ra từ tiền khuếch đại đầu dò bán dẫn, hình thành xung số kiểu tuyến tính, sử dụng kỹ thuật DSP

- 01 kênh ghi, đo gốc thời gian, điều hành chung, ghép máy tính qua cổng USB 2.0,

độ phân giải thời gian 5ns

Nội dung 6: Thử nghiệm và hiệu chuẩn hệ trùng phùng trên nguồn

Ý nghĩa khoa học và thực tiễn của đề tài:

Các hệ thống phân tích đa kênh và trùng phùng đã được chế tạo trong nước dựa trên kỹ thuật tương tự, xử lý các xung theo kiểu tương tự và chọn lựa sự kiện dựa vào các khối trùng phùng hoặc TAC nên hiệu suất ghi thấp, lượng thông tin thu được đồng thời trong một phép đo không cao, khó sử dụng và không linh hoạt khi chuyển đổi giữa các cấu hình đo Các kênh phân tích theo biên độ cũng theo phương pháp tương tự nên cần nhiều khối như khuếch đại phổ, biến đổi tương tự số (ADC), Phân tích đa kênh v.v Các khối trên được loại bỏ khi dùng kỹ thuật DSP cho các kênh phân tích biên độ

Sản phẩm của đề tài hoàn toàn dựa trên kỹ thuật DSP và được phát triển lần đầu tại Việt Nam Việc ứng dụng thành công kỹ thuật DSP để thiết kế, chế tạo thiết

bị điện tử hạt nhân mở ra khả năng phát triển các thiết bị điện tử tiên tiến phục vụ

các nghiên cứu thực nghiệm vật lý hạt nhân có độ phức tạp cao tại Viện trong tương lai

Đơn vị thực hiện chính: Phòng Vật lý – Điện tử hạt nhân

Viện Nghiên cứu hạt nhân

Thời gian thực hiện: 3/2010 – 2/2012

PHẦN 1

TỔNG QUAN

CHƯƠNG 1 TỔNG QUAN VỀ MÁY PHÂN TÍCH BIÊN ĐỘ ĐA KÊNH

VÀ HỆ TRÙNG PHÙNG

1.1 So sánh hệ phân tích đa kênh dựa trên kỹ thuật tương tự và hệ phân tích

đa kênh ứng dụng kỹ thuật xử lý tín hiệu số (DSP)

Hệ phân tích đa kênh theo phương pháp xử lý tương tự bao gồm các thành phần mô tả trên hình 1.1

Hình 1.1 Sơ đồ các thành phần cấu hình khối MCA theo kiểu tương tự[18] Khối phân tích đa kênh ứng dụng kỹ thuật số có cấu trúc mô tả trên hình 1.2

Hình 1.2 Sơ đồ cấu trúc khối MCA ứng dụng kỹ thuật số[18]

Cả hai sơ đồ trên đều nhận xung ra từ mạch tiền khuếch đại và được xử lý bởi khối khuếch đại, tạo dạng và sau đó tới khối phân tích đa kênh (MCA) Chức năng chính của khối khuếch đại, tạo dạng là tạo các bộ lọc tạp âm giúp phép đo biên

độ đạt được độ chính xác cao nhờ loại bỏ các tạp âm can nhiễu Bộ khuếch đại cũng

có chức năng tạo dạng tín hiệu thích hợp cho tầng tiếp theo, loại bỏ xung chồng chập, ổn định đường tín hiệu cơ bản v.v Bộ khuếch đại được xây dựng từ các phần

tử tương tự thông thường gồm tầng khuếch đại vi phân, một số tầng khuếch đại tích phân, mạch chỉnh và giữ ổn định đường “không”, mạch chống chồng xung và vài mạch phụ trợ khác Xung ra từ khuếch đại tạo dạng được đưa tới khối biến đổi tương tự - số (ADC), sau đó đến khối thu nhận và điều khiển, rồi đến đầu cuối là mạch giao diện, ghép nối máy tính

Khối phân tích biên độ đa kênh (MCA) thiết kế dựa trên các mạch tương tự, giá trị biên độ đỉnh xung được lưu giữ trên một phần tử tương tự (tụ điện), giá trị này được giữ cho tới khi được số hóa bởi mạch biến đổi số - tương tự (ADC), sau

đó giá trị đã số hóa này được cập nhật, phân loại và dùng để tạo dựng phổ biên độ

đa kênh Trong quá trình lưu giữ, số hóa thì hệ thống là “chết” với các sự kiện theo sau mà xảy ra trong khoảng thời gian hệ đang bận xử lý xung hiện tại, do đó tốc độ

xử lý xung của hệ bị hạn chế

Khối phân tích biên độ đa kênh dựa trên kỹ thuật xử lý tín hiệu số (DSP) cũng bao gồm các thành phần như hệ tương tự, tuy nhiên điều khác biệt chính đó là phép biến đổi tương tự - số được thực hiện ngay với tín hiệu lối ra của tiền khuếch đại, toàn bộ quy trình tạo các phin lọc, tạo dạng, hình thành xung, dò tìm đỉnh, chống chồng chập v.v được xử lý hoàn toàn bằng kỹ thuật số trong thời gian thực, giá trị đỉnh dò được là giá trị số và thường được xác định ngay khi kết thúc mặt tăng xung lối ra của bộ lọc

Tóm lại, sự khác biệt chính là khối xử lí tương tự (khuếch đại, tạo dạng phổ) dựa trên các linh kiện tương tự truyền thống được thay thế, thực thi bởi các tổ hợp logic kỹ thuật số

1.2 Giới thiệu bộ lọc kỹ thuật số

Các bộ lọc kỹ thuật số có nguyên lý hoạt động tương tự như các bộ lọc thông cao (High pass Filter) và thông thấp (Low Pass Filter) Trong các mạch tương tự

truyền thống, các bộ lọc này dựa trên các tổ hợp trở-tụ (RC) và tụ-trở (CR) tương ứng Tổ hợp CR cho phép lấy vi phân tín hiệu lối vào, trong khi RC lấy tích phân tín hiệu lối vào Dựa trên nguyên lý hoạt động của chúng, người ta nghiên cứu, phát triển và tìm cách thay thế các tổ hợp linh kiện tương tự bằng các mạch logic và mạch máy tính tổ hợp Một trong số các bộ lọc thông thấp được ưa thích được giới thiệu và phân tích dưới đây giúp cho việc xây dựng giải thuật và giải pháp thực hiện với các mạch tổ hợp kỹ thuật số

1.2.1 Bộ lọc kiểu dịch chuyển trung bình tích lũy (Moving Average)

Hình 1.3 Nguyên lý bộ lọc kiểu MA

Bộ lọc kiểu dịch chuyển trung bình tích lũy (MA) [6] được sử dụng khá phổ biến trong kỹ thuật số vì lý do đây là bộ lọc số dễ hiểu và dễ ứng dụng nhất trong số các bộ lọc số đã và đang tiếp tục được phát triển Mặc dù nó khá đơn giản song lại rất hữu hiệu vì các lý do sau:

Bộ lọc có khả năng làm suy giảm tạp âm đáng kể Các bước tính toán không đòi hỏi lặp lại quá nhiều, tập số liệu cần cho tính toán hữu hạn, thời gian đáp ứng nhanh, sử dụng ít các mạch điện tử và dễ thực hiện

Như tên gọi đã đề cập cách thức mà bộ lọc thực thi trên tập các tín hiệu số rời rạc ở lối vào Nó lấy trung bình một số các tín hiệu số rời rạc bởi quá trình lấy mẫu tín hiệu tương tự lối vào để tạo ra mỗi điểm ảnh trên lối ra, dạng tổng quát có thể biểu diễn như sau:

∑−

= +

0 ] [ 1 )

j

j i x M i

Với x[] là tín hiệu lối vào, y[] là tín hiệu ra, M là số điểm lấy mẫu sử dụng

cho bộ lọc

1.2.2 Nguyên lý hoạt động của bộ lọc kiểu MA

Nguyên lý làm việc của bộ lọc được giới thiệu trên hình 1.3 Tín hiệu lối ra được tính bằng cách lấy tích phân tín hiệu lối vào trong khoảng thời gian xác định

T, tín hiệu ra được đánh giá tại thời điểm ‘t’ ở cận trên của phép lấy tích phân

1.2.2.1 Tính tích phân tín hiệu lối vào

Hàm tích phân lối ra s(t) có thể biểu diễn như là phép chập của một xung vuông với tín hiệu lối vào v(t) Tích phân chập lối ra có dạng:

s(t) = ∫

−

t

T t d

0 )

−

T t

T d

Khi khoảng thời gian T bằng hoặc lớn hơn độ rộng xung vào, giá trị cực đại

của hàm số s(t) biểu diễn tổng diện tích xung lối vào; khi T nhỏ hơn độ rộng xung lối vào thì s(t) trả về diện tích vùng có giới hạn nằm giữa các cận lấy tích phân Hàm số s(t) mô tả theo (1.6) có giá trị cực đại nếu ds(t)/dt = 0 hay ν(t)-ν(t-T)

= 0; do vậy mà s(t) đạt đến cực đại (đỉnh) khi tín hiệu ν(t)-ν(t-T) đi qua điểm Zero

và đổi dấu từ dương sang âm Giá trị s(t) đạt cực tiểu khi ν(t)-ν(t-T) đi qua điểm

Zero và đổi dấu âm sang dương

1.2.2.2 Thuật toán và giải pháp thực hiện bộ lọc số MA kỹ thuật số

Trong trường hợp các tín hiệu lối vào được lấy mẫu và số hóa theo thời gian (tập các tín hiệu rời rạc), phương trình (1.6) có thể tính như là tổng của các tín hiệu rời rạc lấy mẫu lối vào trong các khoảng thời gian bằng nhau của tín hiệu vào v(t) Lối ra của bộ lọc tính cho lần lấy mẫu thứ n có thể thực hiện như sau:

s(n) = ∑

i

k i v i

v

0

]}

[ ] [

Trong đó n là số mẫu lấy và i chạy từ 0 đến n, hằng số k biểu thị số mẫu tương ứng theo độ rộng cửa sổ thời gian lấy tích phân, nếu tc là chu kỳ lấy mẫu khi

đó cửa sổ thời gian phép lấy tích phân T = tc *k

s(n) đạt cực đại tại lần lấy mẫu np nếu:

s[n p +1]-s[n p +1-k] < 0

Từ phương trình (1.7) và (1.8) ta thấy là để xây dựng bộ lọc số theo kiểu MA

và tìm đỉnh của xung đã được tạo dạng trên lối ra của bộ lọc cần phải tính toán hiệu

số của lần lấy mẫu hiện tại của tín hiệu xung lối vào với lần lấy mẫu đánh trễ k vị trí, sau đó các hiệu này được cộng lũy tiến tạo ra các mẫu lối ra cho bộ lọc

1.2.2.3 Xây dựng bộ lọc số cho xung ra từ mạch tiền khuếch đại dùng bộ lọc

MA

Các đầu dò bức xạ gamma dùng tinh thể bán dẫn như SI(Li), HPGe, HgI2, CdTe và CZT thông thường được trang bị bộ tiền khuếch đại nhạy điện tích chỉ ra trên hình 1.4

Đầu dò được cấp cao áp nuôi V và nối tới lối vào của bộ tiền khuếch đại A

có các tụ và trở phản hồi Cf và Rf

Giả sử năng lượng bức xạ gamma rơi vào đầu dò và được hấp thụ bởi đầu dò

là Ex, tạo ra trên lối ra tiền khuếch đại một xung nhảy bậc có biên độ Vx (hình 1.4a) Khi tia gamma bị hấp thụ trong lớp vật liệu của đầu dò, tạo ra một lượng điện tích

Qx = Ex/ε trong đó ε là hằng số vật liệu Qx được nạp vào tụ Cf tạo ra điện áp Vx =

Qx/Cf = Ex/(εCf) Từ đó ta thấy để đo năng lượng Ex của bức xạ Gamma, chúng ta sẽ

đo mức điện áp Vx của bước nhảy do bức xạ Gamma có năng lượng Ex tương ứng

tạo ra Mức Vx bao gồm cả mức tạp âm của tiền khuếch đại mô tả bằng đại lượng σ trên hình 1.4b

Hình 1.4 Cấu trúc tiền khuếch đại và dạng xung lối ra[16]

Để phép đo Vx cho kết quả tốt, cần xây dựng các bộ lọc để làm giảm thiểu các mức gây bởi các tạp âm can nhiễu Các bộ lọc kiểu tương tự dùng một tầng khuếch đại vi phân (CR) kết hợp với một vài tầng khuếch đại tích phân (RC) để biến đổi xung ra của mạch tiền khuếch đại thành dạng xung tam giác hoặc xung theo phân bố bán Gauss (mặt tăng phân bố Gauss) mà biên độ của chúng tỉ lệ với

Vx Giá trị Vx này sẽ được biến đổi thành mã số tỉ lệ nhờ bộ biến đổi tín hiệu tương

Có thể thấy là để xác định Vx ta có thể tính giá trị trung bình của một số điểm trước

và sau xung bước Vx và trừ các kết quả tính được trên hai tập dữ liệu để cho ra kết quả Vx Trên hình 1.5, các phép tính lấy trung bình thực hiện cho hai vùng đánh dấu

“Length”; vùng “Gap” được bỏ qua vì tín hiệu thay đổi quá nhanh trong vùng này

Hình 1.5 Bộ dữ liệu số rời rạc được lấy mẫu trên hai vùng “Length” [16] Giá trị Vx có thể tính theo biểu thức sau:

after i i i

before i i

) ( ) ( ,

Trong đó Wi là các trọng số cân và là các hằng số được xác định bởi cách lấy

trung bình Khi các giá trị W i chọn khác nhau, ta có bộ lọc kiểu đệ qui (không tuyến

tính), ngược lại khi W i bằng nhau và là một hằng số duy nhất, khi đó ta có bộ lọc kiểu tuyến tính (xung đáp tuyến ra của bộ lọc có dạng tam giác cân nếu Gap = 0

hoặc hình thang cân nếu Gap ≠ 0) Khi Wi chọn giống nhau, phương trình (1.9) được viết lại như sau:

G L k G L k i i

LV

1 1

2 ,

Trong đó L là độ rộng của phin lọc và G là độ rộng đáy nhỏ (đỉnh) hình thang

cân Kết quả đáp tuyến ra của bộ lọc sẽ là xung có dạng hình thang cân với mặt tăng

có độ dài L, đỉnh hình thang cân có độ rộng G và tổng độ rộng xung ra là 2L+G như

mô tả trên hình 1.6

(1.9)

(1.10)

Biểu thức (1.10) giúp tạo các mạch số tổ hợp để thực hiện nó tương đối đơn giản Dạng xung lối ra của bộ lọc số có dạng xung tam giác (hình thang cân) cho kết quả tương đồng với bộ lọc kiểu tuyến tính trong các hệ tương tự truyền thống, rất được ưa chuộng khi dùng xử lý xung tốc độ cao

Hình 1.6 Đáp tuyến xung ra bộ lọc hình thang cân với xung lối vào nhảy bậc [16]

1.3 Cơ sở và phương pháp thiết kế hệ trùng phùng

1.3.1 Cơ sở hoạt động của hệ trùng phùng dùng ghi “sự kiện-sự kiện”

Một hệ trùng phùng “sự kiện-sự kiện” xử lý tín hiệu dưới dạng số đơn giản

đang sử dụng tại Viện NCHN có thiết kế như hình 1.7

Hình 1.7 Sơ đồ nguyên lý của hệ phổ kế trùng phùng sử dụng tại Viện NCHN [5]

Từ sơ đồ trên hình 1.7, nguyên tắc hoạt động của hệ như sau: Các tín hiệu xuất hiện ở lối ra năng lượng (Energy) từ hai đầu dò được đưa tới lối vào của hai khuếch đại phổ Đồng thời tín hiệu từ hai lối ra T (Timing) cũng được đưa vào hai khối khuếch đại lọc lựa thời gian nhanh Tín hiệu ở lối ra của hai khối khuếch đại lọc lựa thời gian nhanh được tiếp tục đưa vào hai khối phân biệt ngưỡng nhanh Tín hiệu ở lối ra của hai khối phân biệt ngưỡng nhanh được đưa đến hai lối vào (START và STOP) của khối biến đổi thời gian thành biên độ Đường tín hiệu đưa vào lối STOP của TAC được làm trễ nhằm nâng cao biên độ tín hiệu ở lối ra của TAC với các sự kiện xuất hiện đồng thời ở hai đầu dò Khi khối giao diện nhận được tín hiệu Valid Convert từ TAC, khối giao diện sẽ gửi tín hiệu đến Gate của các ADC để cho phép các ADC thu nhận và biến đổi các tín hiệu ở lối vào của các ADC thành các giá trị code biên

độ ở lối ra Sau khi các ADC biến đổi xong tín hiệu, thiết bị giao diện sẽ đọc các số liệu này và lưu trữ chúng vào bộ nhớ hoặc trong các tập tin trên đĩa cứng

Sau khi ghi xong số liệu, các ADC trở về trạng thái chờ tín hiệu mở gate từ tín hiệu Valid Convert tiếp theo Các ADC sẽ không làm việc khi chưa có tín hiệu tác động vào Gate cho dù có xung đến ở lối vào của các ADC Trong tập tin số liệu,

số liệu được ghi thành ba cột E1(n), E2(n) và E3(n) tương ứng với biên độ của các cặp xung trùng phùng và độ chênh thời gian giữa hai sự kiện Các giá trị E1(n) và

E2(n) lần lượt là các code biên độ của hai xung tới từ các đầu dò 1 và đầu dò 2 tương ứng, E3(n) là giá trị tương ứng với độ chênh thời gian giữa hai sự kiện, n là số thứ tự của các cặp sự kiện trùng phùng tính từ thời điểm bắt đầu đo Số liệu được xử

lý sau khi đo bằng các chương trình xử lý thống kê đa biến để thu được thông tin về năng lượng, cường độ dịch chuyển và sơ đồ phân rã của hạt nhân nghiên cứu

Thời gian chết của hệ được tính là khoảng thời gian ngắn nhất giữa hai cặp code biên độ liên tiếp được phổ kế ghi nhận Khoảng thời gian chết của hệ thống tùy thuộc vào tốc độ làm việc của ADC và giao diện Nếu ADC và giao diện làm việc chậm thì thời gian chết dài và ngược lại Nhưng để khỏi mất dữ liệu thì thời gian chết càng ngắn càng tốt vì đây là một trong những nguyên nhân ảnh hưởng đến hiệu suất ghi

τtối thiểu = τ1 + τ2 + τ3 + τ4 (1.11)

Trong đó: τ1 độ trễ của khuếch đại phổ, τ2 thời gian hình thành xung (shaping time), τ3 thời gian biến đổi của ADC, τ4 thời gian đọc và lưu trữ số liệu của giao diện

1.3.2 Thiết kế nguyên tắc cho hệ trùng phùng kỹ thuật số ghi “sự kiện-sự kiện”

Hình 1.8 Thiết kế sơ đồ nguyên lý của hệ trùng phùng “sự kiện-sự kiện” dạng số Hình 1.8 là sơ đồ thiết kế nguyên lý của hệ trùng phùng sử dụng kỹ thuật số Nguyên tắc hoạt động của hệ như sau: Khi có tín hiệu ghi nhận bức xạ từ đầu dò 1 hoặc 2, các khối xử lý tín hiệu số (DSP) sẽ phân tích biên độ của xung và đưa ra các giá trị tương ứng A1 (A2) Đồng thời khi có tín hiệu vượt ngưỡng dưới, các khối DSP sẽ đọc thêm các giá trị tương ứng với thời điểm xung vượt ngưỡng t1 (t2) Khối kiểm tra thời gian sẽ xác định độ chênh thời gian giữa hai sự kiện ∆t = |t1-t2| Nếu gọi ∆W là cửa sổ thời gian trùng phùng của hệ, sẽ có một số trường hợp sau xảy ra:

- ∆t ≤ ∆W tương ứng xảy ra trùng phùng, chương trình sẽ ghi lại cặp sự kiện vào bộ nhớ với nội dung A1, A2 và ∆t

- ∆t ≥ ∆W tương ứng không xảy ra trùng phùng, chương trình sẽ loại bỏ cặp sự kiện

Trong trường hợp không xảy ra trùng phùng, giả sử như kênh thứ nhất xuất hiện sự kiện trước, chương trình sẽ loại bỏ giá trị A1 và t1 ra khỏi bộ nhớ tạm thời và đợi sự kiện tiếp theo xuất hiện trên kênh thứ nhất Giá trị t1 sẽ được so sánh với giá trị t2 để xác định cặp sự kiện trùng phùng tiếp theo Quá trình như vậy được tiếp tục cho đến khi phép đo kết thúc

DSP1 A 1 ,t 1 Đầu dò 1

| t 1 -t 2|

DSP: Khối xử

lý tín hiệu số

DSP2 A 2 ,t 2 Đầu dò 2

CHƯƠNG 2 PHƯƠNG PHÁP, THUẬT TOÁN XÂY DỰNG BỘ LỌC KỸ

THUẬT SỐ

Các bộ lọc, hình thành xung cho các phổ kế biên độ thông dụng sử dụng một trong hai kiểu xung ra có dạng Gauss hoặc tam giác (hình thang cân) Mạch hình thành xung kiểu Gauss là lý tưởng để cho tỉ số tín hiệu trên tạp âm tốt nhất, tuy nhiên việc tổng hợp mạch hình thành xung kiểu này không khả thi khi triển khai theo sơ đồ kỹ thuật số vì thời gian mặt sau kéo dài vô hạn của nó khi trả về đường

cơ bản Trong cấu hình hệ phổ kế thông thường có khả năng phân tích các xung ngắn với tốc độ đếm cao, bộ lọc được lựa chọn là loại cho xung ra có dạng hình tam giác đối xứng với thời gian hình thành xung hữu hạn, sử dụng các thuật toán đệ quy

kỹ thuật số nhanh Các thuật toán được thực hiện trong thời gian thực, yêu cầu phần cứng đơn giản có thể thực hiện được và cung cấp độ linh hoạt trong việc điều chỉnh hình dạng xung lối ra

2.1 Cơ sở lý thuyết để xây dựng mạch tạo dạng xung từ lối ra đầu dò bức xạ[2]

Trong các hệ thống phổ kế hạt nhân, mạch tiền khuếch đại tạo ra trên lối ra một xung với thời gian mặt tăng ngắn, mặt sau suy giảm theo hàm mũ cơ số tự nhiên, thời gian mặt tăng của xung được coi là rất ngắn, dạng xung ra mô tả ở hình 2.1a Trong nghiên cứu xây dựng phương pháp, thuật toán đề cập dưới đây, chúng

ta giả định tín hiệu đầu ra của mạch lọc nói trên có biên độ bằng 1 đơn vị và hằng số thời gian suy giảm τ

Hình 2.1 Phép chập xung suy giảm theo hàm mũ với xung hình chữ nhật Vấn đề đặt ra là cần phát triển một thuật toán hiệu quả để chuyển xung có dạng suy giảm theo hàm mũ thành xung có dạng hình thang đối xứng Trước tiên, chúng ta sẽ tiến hành các phân tích trong miền thời gian liên tục, và sau đó áp dụng các kết quả thu được vào miền thời gian rời rạc

Đầu ra s (t) của một hệ thống tuyến tính bất biến theo thời gian được cho bởi

tích phân chập sau:

s( )t = ∫−+∞∞ν(t')h(t− t')dt' (2.1) ν(t) là tín hiệu đầu vào và h(t) là đáp ứng xung (hàm truyền) của hệ thống

Đối với hệ thống dùng cho xử lý tín hiệu thời gian thực phải là hệ thống quan hệ nhân quả, tức là sản phẩm đầu ra tại một thời điểm chỉ phụ thuộc vào giá trị hiện tại

và các giá trị trước nó của tín hiệu đầu vào Kết quả là giới hạn trên của tích phân

trong phương trình (2.1) có thể được cắt ngắn tại thời điểm t mà tại đó đầu ra của hệ

thống được đánh giá Mục tiêu của chúng ta là tìm một hệ thống quan hệ nhân quả

với đáp ứng xung hữu hạn, khi sử dụng phương trình (2.1), sẽ biến đổi một tín hiệu

đầu vào suy giảm theo hàm mũ thành một hình thang đối xứng Hàm đáp tuyến cũng cần được phân tích và đơn giản tối ưu để có thể thực hiện được trong thực tế

2.2 Phép chập với các hàm truyền dạng hình chữ nhật và răng cưa[2]

Trước tiên chúng ta sẽ xem xét một hệ thống với một đáp ứng xung hình chữ nhật Một ví dụ về hàm đáp tuyến hình chữ nhật có biên độ đơn vị được hiển thị trong hình 2.1b

Đáp ứng xung hình chữ nhật (hình 2.1b) với một tín hiệu đầu vào suy giảm theo hàm mũ hình (2.1a) cho kết quả trên hình (2.1c) Kết quả của phép chập của một tín hiệu đầu vào suy giảm theo hàm mũ với một hàm truyền đơn vị hình chữ nhật được mô tả bởi các phương trình sau đây:

0

/ '

t t

e t

Hệ thống không đáp ứng khi t<0 Lưu ý rằng trong phương trình (2.2) và (2.3) chỉ

có một số hạng biến đổi theo thời gian (e -t/τ) Một đặc tính quan trọng của tín hiệu đầu ra đó

là sau khi đạt giá trị cực đại, nó suy giảm với cùng một thời hằng suy giảm không đổi là hằng số thời gian suy giảm của tín hiệu đầu vào τ

Hình 2.2 Chập xung (a) với xung răng cưa (b) cho xung hình thành trên lối ra (c)

Hình 2.2 minh họa phép chập một hàm truyền dạng răng cưa (b) có độ rộng

T1 với xung lối vào suy giảm theo hàm mũ (a), cho xung lối ra có dạng (c) Phản ứng đầu ra của hệ thống được cho bởi:

( ) ( ) τ τ τ2( / τ)

0

t t

e t t

T e e

t d e t t

T t

Hệ thống không phản ứng khi t<0 Lưu ý rằng trong phương trình (2.4) có hai số hạng biến đổi theo thời gian, một số hạng tuyến tính (τt) và một suy giảm theo hàm mũ (e -t/τ)

2.3 Xây dựng đáp ứng xung tổng cho bộ tạo dạng xung hình thang đối xứng trong miền thời gian liên tục[2]

Tiếp theo,chúng ta sẽ triển khai và xác lập các điều kiện, theo đó để xung ra

có dạng hình thang đối xứng có thể tổng hợp được Theo các định nghĩa của r(t) và

p(t) ở trên, chúng ta hãy xem xét một hàm f(t) được định nghĩa như sau:

Với a là một tham số Giả định là T 1 ≤ T 2 Hơn nữa, để đơn giản hóa, các chức năng mô tả các tín hiệu đầu ra của hệ thống trong khoảng thời gian nhất định được chỉ định sử dụng hai chỉ số đề cập đến sự bắt đầu và kết thúc khoảng thời gian,

ví dụ: f 0l (t) biểu thị f(t) trong khoảng thời gian 0 ≤ t < T 1 , F 12 (t) bao hàm f(t) cho T 1

trình (2.6) có thể được viết lại thành ba phương trình riêng biệt:

phải không phụ thuộc biến thời gian t, điều kiện cần là T 1 -τ - a = 0 hay a = T 1 -τ

Đối với trường hợp ở đó a = T 1 -τ, phương trình (2.8) và (2.9) rút gọn thành

f 12 (t) = τT 1 (2.10)

Nếu hình thành dạng tam giác (hình thang) đối xứng, tín hiệu ra phải suy giảm

xuống bằng không tại T 3 = T 2 + T 1

Phản ứng của hệ thống được viết lại như sau:

Như vậy hệ thống có đặc tính chuyển xung lối vào dạng suy giảm theo hàm

mũ thành xung ra có dạng hình thang đối xứng đã được xác định Trong trường hợp

T1 = T2 xung ra có dạng tam giác cân Chú ý là ta có thể bỏ qua hình dáng và khoảng thời gian mà cạnh sau của hình thang tiêu tốn, khi đó ta nhận xung ra là hình thang không đối xứng Tuy nhiên trong các phép đo biên độ xung, các bộ lọc dạng đối xứng cho tỉ số tín hiệu trên tạp âm tối ưu và thời gian hình thành hữu hạn rất được ưa dùng

Hàm đáp ứng của hệ thống có thể viết như sau:

Với h 1 (t) và h 2 (t) là các đáp ứng của các hệ có dạng răng cưa và trung bình

dịch chuyển tương ứng Đáp ứng tổng hợp toàn hệ thống cho ra xung hình thành dạng hình thang đối xứng chỉ ra trên hình 2.3c

Hình 2.3 Chập xung lối vào suy giảm theo hàm mũ (a) với xung đáp ứng (b) cho ra

xung hình thành trên lối ra (c) dạng hình thang đối xứng

Các thuật toán, công thức nêu trên được xây dựng cho miền thời gian liên tục, tiếp theo chúng ta sẽ xem xét và áp dụng các kết quả vào miền thời gian rời rạc,

từ đó xây dựng các thuật toán có thể thực hiện bằng các sơ đồ mạch điện kỹ thuật

số

2.4 Phương pháp, thuật toán chuyển dạng đáp tuyến xung trong miền thời gian liên tục sang miền rời rạc để tổng hợp bộ tạo dạng xung hình thang đối xứng bằng kỹ thuật số [2]

Ở đây ta xét một tín hiệu đầu vào mặt sau suy giảm theo hàm mũ được lấy mẫu kỹ thuật số tại các khoảng thời gian bằng nhau Sau đây, chúng ta sẽ đo thời gian theo số lần lấy mẫu Các tín hiệu đầu vào được lấy mẫu rời rạc theo thời gian

sẽ được viết như là v(i) Bước đầu tiên trong quá trình tổng hợp là chập tín hiệu đầu

vào lấy mẫu với một hàm đáp tuyến có dạng hình chữ nhật Với yêu cầu phép chập

phải được thực hiện trong thời gian thực, thuật toán đệ quy là thuận tiện để chọn sử dụng cho việc tổng hợp các bộ tạo dạng

Về hình thức, đáp tuyến của hệ thống trung bình dịch chuyển có tính chất như là một hàm đệ quy và được viết như sau:

p

0

) ( ) ( νν

Khai triển dưới dạng đệ quy:

p (n) = p (n - 1) + ν (n) - ν (n - l) với n ≥ 0 (2.22) ν(n) là giá trị lấy mẫu tức thời hàm lối vào tại thời điểm n và ν(n -1) là giá trị

lấy mẫu lối vào tại một thời điểm bị trì hoãn bởi 1 so với n, p(n) là giá trị lối ra của

bộ tạo dạng tại thời điểm n

Chúng ta ký hiệu độ rộng của hàm tích chập có độ lớn bằng 1 đơn vị đo Các điều kiện ban đầu có thể được định nghĩa là:

ν(n) = 0 với n <0 (2.23)

Bước tiếp theo là phải xác định một thuật toán đệ quy để chập với một hàm chức năng dạng xung răng cưa Một lần nữa ta giả sử rằng độ dốc của đoạn xung răng cưa bằng đơn vị (bằng 1)

Trong những điều kiện và hoàn cảnh như trên, dạng đệ quy của hàm chập có thể được viết như sau:

k k i k

j j

n r

) ' ( ) (

Hình 2.4 Hàm đáp ứng của hệ thống xung răng cưa với thông số k’ đánh trễ khác

nhau: (a) k’ > k (b) k’ = k (c) k’ < k

Các đáp ứng của bộ tạo dạng hình thang đối xứng thảo luận trước đây là các hàm biến thiên liên tục theo thời gian có thể được viết dưới dạng một thuật toán đệ quy biến thiên theo thời gian rời rạc Chúng ta giả thiết rằng thời hằng suy giảm liên tục theo hàm mũ của tín hiệu lấy mẫu lối vào là M, độ dài thời gian tăng của cạnh trái

hình thang cân được thiết lập là k và độ dài thời gian của cạnh đáy trên hình thang là

l = m - k Từ phương trình (2.21), đáp ứng của hệ thống có thể được viết như sau:

Từ phương trình (2.22) và (2.24) đáp ứng của hệ thống có thể được biểu diễn

theo tín hiệu lấy mẫu lối vào:

s

0 0

) ( )]

( ) ( [

i

l i i M

0

)]

( ) ( [ν ν

k

0

)]

( ) ( [

l k j l j

0 0

)]

( ) (

Đặt

dk,l(j) (j) (j k) (j l) (j k l)

−

− +

l k l

k

M i j

n

0 0

, ,

) ( ) ( )

Dạng đệ quy của phương trình (2.28) được viết như sau:

Phương trình (2.29) và (2.30) xác định thuật toán đệ quy để tạo ra một xung

dạng đối xứng hình thang từ một tín hiệu đầu vào lấy mẫu có mặt sau suy giảm theo

hàm mũ Khi k = 1 hệ thống cho kết quả trên lối ra là xung dạng hình tam giác đối

xứng

CHƯƠNG 3 XÂY DỰNG CÁC MẠCH ĐIỆN CHO HỆ PHỔ KẾ KỸ THUẬT SỐ

Giả định rằng xung suy giảm theo hàm mũ với thời hằng τ được số hóa Tín hiệu này có thể thu được bằng mạch lấy vi phân tín hiệu từ tiền khuếch đại (TKĐ)

nhạy điện tích kiểu xóa (τ = ∞) hoặc mạch vi phân kết hợp với mạch bù trừ

không (P-Z) của tín hiệu từ TKĐ kiểu phản hồi trở (τ hữu hạn) Mạch bù trừ

cực-không cho phép loại trừ độ dịch mức dc của tín hiệu ra từ TKĐ Sơ đồ hình thành

xung thông qua hai bước:

- Biến đổi dạng xung từ xung suy giảm hàm mũ thành xung nhảy bậc dùng bộ lọc thông cao (HPF: High Pass Filter) và mạch khử (HPD: High Pass Deconvolver)

- Biến đổi dạng xung từ xung nhảy bậc thành xung tam giác dùng bộ lọc thông thấp (LPF: Low Pass Filter)

3.1 Tổng hợp bộ tạo dạng xung số nhảy bậc từ xung ra tiền khuếch đại [3]

Xung ngõ ra của TKĐ được đưa qua mạch lọc thông cao (HPF: High Pass Filter) tạo ra xung lối ra với thời hằng chuẩn hóa τ Xung ra được lấy mẫu (số hóa)

và xử lý bởi mạch khử lọc tạo xung nhảy bậc dạng số ở lối ra như hình 3.1

Hình 3.1 Sơ đồ khối mạch hình thành xung nhảy bậc kỹ thuật số

Một trong những thành phần quan trọng nhất của bộ tạo dạng là đơn vị thực

hiện các tác vụ cho bởi các phương trình (3.2) và (3.3) Thuật toán được xác định

bởi các phương trình này sẽ khử tích chập đáp ứng của bộ lọc thông cao Nói cách khác, nếu xung hàm mũ được lấy mẫu có thời hằng phân rã τ được áp tới ngõ vào của đơn vị như vậy, đáp ứng xung ra là tín hiệu nhảy bậc thang

Đơn vị HPD (High Pass Deconvolution) cũng có thể được sử dụng như mạch

số bù trừ P-Z Vì cả hai mạng mạch HPD và LPF đều là các hệ thống tuyến tính bất biến theo thời gian nên đáp ứng được liên kết của cả hai đơn vị theo cấu trúc nối tiếp và độc lập với thứ tự kết nối

3.2 Tổng hợp bộ tạo dạng xung hình tam giác từ xung nhảy bậc [3]

Xung nhảy bậc lối ra được xử lí bởi mạch lọc thông thấp (LPF: Low Pass Filter) Xung lối ra của LPF có dạng xung tam giác/hình thang đối xứng được tổng hợp

Thuật toán đệ quy biến đổi xung hàm mũ được số hóa v(n) sang xung có dạng hình thang cân s(n) được thực hiện theo chuỗi phương trình sau:

1

.exp( clk / ) 1

Phương trình (3.1) diễn đạt như một chuỗi hai thủ tục giống nhau (đồng

dạng) được cho bởi tập phương trình:

Đơn vị thực thi thuật toán của phương trình (3.6) hoặc phương trình (3.7)

được phác họa ở hình 3.2 Chúng ta gọi cấu trúc này là đơn vị trừ-làm chậm (DS:

Delay Subtraction), bao gồm hai thành phần chức năng: sơ đồ làm chậm lập trình được và bộ trừ Rõ ràng rằng thuật toán được cho bởi phương trình (3.1) có thể được thực thi bằng cách nối tiếp hai đơn vị DS Thời gian làm chậm của chúng có

độ lớn k và l Khoảng thời gian của sườn tăng (giảm) của dạng hình thang được cho bởi giá trị k và l là độ rộng của khe đỉnh phẳng hình thang

Một sơ đồ khối tổng quát kỹ thuật số cho mạch lọc và tạo dạng xung tam giác từ xung nhảy bậc thang được chỉ ra trong hình 3.3

Hình 3.3 Sơ đồ khối bộ tạo dạng số hình thang/tam giác

Các phần tử gồm: DELAYn – đường dẫn làm chậm, ∑n – bộ cộng/trừ, ACCn

– bộ cộng (tích lũy), Xn – bộ nhân

Hình 3.4 Sơ đồ khối bộ tạo dạng số hình thang/tam giác cân có hiệu chính Khối cấu trúc cuối của bộ tạo dạng tín hiệu hình thang/tam giác là bộ cộng

tích lũy thực thi thuật toán được cho bởi phương trình (2.4) Đơn vị này được đặt ở

vị trí sau cuối trong dây chuyền xử lý, xung ngõ ra có dạng hình thang cân

Khi tín hiệu vào là hàm nhảy bậc, đơn vị HPD được bỏ qua Trong trường hợp này, dữ liệu số sau hai toán hạng làm chậm-trừ được ứng dụng trực tiếp cho bộ cộng ngõ ra Để cho phép xử lý tín hiệu vào hàm mũ hoặc bậc, phiên bản có hiệu chỉnh trên hình 3.4 được sử dụng Dữ liệu ngõ vào bộ nhân và bộ cộng ghép kênh (gồm hai ngõ vào từ phía hai bộ cộng và nhân của tầng trước) được nhân bởi hai

thừa số m 1 và m 2 tương ứng

Khi tín hiệu ngõ vào là xung hàm mũ, mối quan hệ giữa các hệ số nhân m 1 và

m 2 đượccho bởi:

Ở đó m 2 là tham số xác định hệ số khuếch đại (HSKĐ) của bộ tạo dạng và M

được cho bởi phương trình (3.5) Khi tín hiệu ngõ vào là hàm bậc, hệ số m 2 bằng

zero và HSKĐ được xác định bởi thừa số nhân m 1

3.3 Tổng hợp các thành phần xử lý tín hiệu cho hệ phổ kế kỹ thuật số [9]

Các bộ lọc là thành phần quan trọng trong hệ phổ kế, tuy nhiên hệ phổ kế hoàn chỉnh còn cần đến các thành phần khác như mạch quan trắc và chống chồng xung; mạch phục hồi đường cơ bản v.v… Bước tiếp theo chúng ta cần phải thiết kế các mạch logic tổ hợp để có thể thực hiện được các phép tính và các hàm chức năng phục vụ thiết kế, chế tạo khối MCA

Sơ đồ khối biểu diễn trên hình 3.4 minh họa các thành phần chính của khối MCA với các đặc trưng như sau:

- Tín hiệu lối vào là xung số có dạng bậc thang

- Tín hiệu lối ra là xung số có dạng hình thang cân, độ cao của hình thang được đo

và phân loại để tạo nên phổ phân tích biên độ

Mạch chuyển đổi tín hiệu từ dạng xung bậc thang thành dạng hình thang cân ứng dụng bộ lọc kiểu “moving average” thực chất là bộ lọc cho phép các thành phần

có tần số thấp được thông qua và loại bỏ các nhiễu cao tần và có tên thông dụng là

bộ lọc thông thấp (LPF: Low Pass Filter)

Hình 3.4 Sơ đồ khối phân tích đa kênh kỹ thuật số (MCA)

Để đo biên độ, ngoài các bộ lọc thông cao và thông thấp, hệ phổ kế còn đòi hỏi phải có mạch quan trắc, loại bỏ và kiểm soát hiện tượng chồng chập xung (PILE-UP REJECT), mạch này phải có khả năng phát hiện, dò tìm thời điểm xung xuất hiện và sau đó tiến hành loại bỏ các xung quá gần nhau (khoảng cách giữa chúng nhỏ hơn độ rộng của xung hình thành) Nếu không tiến hành việc kiểm soát

và loại bỏ các xung bị chồng chập sẽ làm phổ bị méo

Khối phân tích đa kênh cũng cần trang bị mạch đo, hiệu chỉnh trôi đường cơ bản khi tần suất xung đến lối vào quá cao

Ngoài ra MCA còn có các thành phần khác như các khối đo, đếm định thời, đo tốc

độ xung vào, bộ nhớ lưu phổ v.v…

Thành phần quan trọng nhất chính là một mạch lọc và hình thành tín hiệu số, nhận tín hiệu ở lối vào đã được mã hoá và cung cấp trên lối ra tín hiệu đã được lọc Biên độ của tín hiệu sau lọc tỉ lệ với biên độ tín hiệu lối vào (có dạng xung bậc thang đã được lấy mẫu và số hóa) Tín hiệu này được sử dụng làm dữ liệu đầu vào cho các bộ lọc thông thấp Các bộ lọc thiết kế cho đáp ứng xung lối ra có dạng hình thang đối xứng

Hai bộ lọc, mà có cùng dạng xung hình thang cân ở lối ra nhưng có các tham

số định hình khác nhau, được sử dụng và được gọi là bộ lọc kênh nhanh (FAST FILTER) và bộ lọc kênh chậm (SLOW FILTER)

Tín hiệu ra bộ lọc trên kênh nhanh được đưa tới khối dò tìm sự kiện (EVENT DETECT) Tín hiệu trên lối ra của khối dò tìm sự kiện mang ý nghĩa như một thông

TIME ADCBUS

PKVAL UFVAL PLOUT BLFLG

THRESHOLD MIN_WIDTH

FILTER

OUTPU

T BUFFER

FAST

FILTER

EVENT DETECT

PILE-UP REJECT

ICR COUNT

LIVE TIME COUNTER

F_LENTH

F_GAP MAX_WIDTH

D FACTOR

S_LENTH F_GAP

báo có một sự kiện hợp lệ đã phát hiện được và dùng để khởi phát khối quan trắc, kiểm soát chồng chập xung và đo biên độ xung

Tín hiệu ra trên bộ lọc kênh chậm đã được lọc (làm suy giảm tạp âm) giúp nâng cao độ phân giải phép đo, biên độ xung trên lối ra của bộ lọc này được phân tích và dùng làm kết quả của phép phân tích đa kênh

Khối Decimator thực hiện việc lấy ra toàn bộ dữ liệu hay chỉ một phần trong

số các dữ liệu đến lối vào của nó Theo cách gián tiếp, bộ Decimator giúp làm giảm tần suất (tăng chu kỳ) lấy mẫu 2D lần Nó cũng giúp làm giảm bớt dung lượng bộ nhớ vào trước ra trước (FIFO) trong trường hợp cần dùng bộ lọc có thời gian hình thành kéo dài

Cả hai bộ lọc cho kênh nhanh và kênh chậm đều hình thành trên lối ra của chúng một xung có dạng hình thang cân ứng với một sự kiện bức xạ đi đến lối vào của chúng Độ cao của xung hình thang cân ở lối ra bộ lọc kênh chậm được định nghĩa là “biên độ đỉnh” của xung được đo và định lượng Đối với xung hình thang cân, độ rộng mặt tăng (cạnh trái) của hình thang được gọi là “thời gian tăng” hay

“Risetime”, độ rộng cạnh đáy trên của hình thang được gọi là “thời gian giữ đỉnh” hay “Flattop”, độ rộng cạnh đáy dưới của hình thang được gọi là “thời gian nền” hay “Timebase” Các bộ lọc cung cấp xung ra có dạng hình thang cân hoặc tam giác cân (Flattop = 0) Tuy nhiên, xung trên lối ra của bộ lọc kênh nhanh có thời gian hình thành ngắn hơn nhiều so với xung ra trên kênh chậm

Tín hiệu ra từ bộ lọc trên kênh nhanh đưa tới khối dò tìm sự kiện, nó tìm kiếm khoảng M (hay nhiều hơn) mẫu dữ liệu có trị số lớn hơn mức ngưỡng T; tìm

và đánh dấu thời điểm mà tại đó dữ liệu có giá trị cực đại trong số M dữ liệu nói trên Các mức T và M có thể điều chỉnh sao cho có được độ nhạy tối ưu (với các sự kiện có biên độ nhỏ mà vẫn đảm bảo loại bỏ phần lớn tạp âm nhiễu)

Chức năng của khối kiểm soát chồng chập và bắt biên độ xung là để đảm bảo rằng phép đo độ cao của xung hình thành được bắt ở đúng điểm giữa đáy trên của hình thang và việc ghi nhận và định lượng nó cũng chỉ được tiến hành khi sự kiện đang xử lý được cho là hợp lệ Một sự kiện được coi là hợp lệ nếu sự kiện liền kề đi trước và theo sau nó đều cách nó ít nhất một khoảng thời gian tối thiểu bằng “thời gian đạt đỉnh” của xung ra từ bộ lọc kênh chậm; nói cách khác là không xảy ra chồng chập các sự kiện với nhau

Việc kiểm soát chồng xung được thực hiện trên hai hoặc nhiều hơn các phép thử

Phép thử trước tiên là đo khoảng cách thời gian giữa hai sự kiện phân cách hoàn toàn ở lối ra kênh nhanh (khoảng cách giữa hai đỉnh), sau đó so sánh nó với

“thời gian đạt đỉnh” xác lập trước cho xung ra ở kênh chậm và tiến hành loại bỏ cặp

sự kiện xuất hiện quá gần nhau Phép thử này cho biết xung hình thành ở kênh chậm đang xét có bị chồng ở mặt tăng bởi một xung theo sau khác hay không?

Phép thử tiếp theo là xem xét khả năng xảy ra chồng chập xung ngay trong kênh nhanh, khi các sự kiện xuất hiện quá gần nhau tới mức mà bộ lọc trong kênh nhanh cũng không thể phân tách chúng thành hai xung tách biệt hoàn toàn Phép thử này thường sử dụng nhân tố Timebase = 2Lf + Gf chính là độ rộng đáy của xung hình thang cân ở lối ra bộ lọc trong kênh nhanh

Bộ đếm tốc độ xử lý xung vào ICR đếm tổng lượng các sự kiện đi đến lối vào của bộ lọc trên kênh nhanh Chức năng chính của khối này là cung cấp tốc độ

đo xung thực trên lối vào và dùng vào việc hiệu chỉnh thời gian chết

Các thông số điều khiển được cung cấp từ bên ngoài (thông qua vi điều khiển) và là các số nguyên được lưu giữ trong tập thanh ghi

3.4 Nguyên lý hoạt động của các mạch thành phần [9,10]

3.4.1 Decimator

Hình 3.5 biểu diễn sơ đồ nguyên lý của khối decimator, giản đồ sóng minh hoạ một số tín hiệu đặc trưng chỉ ra trong hình 3.6 Trong sơ đồ hình 3.5, chúng ta giả định chọn hệ số N = 4; khối Decimator bao gồm mạch chia tần xung đồng hồ và mạch lấy ra một dữ liệu trong nhóm gồm N dữ liệu Mạch chia tần gồm có bộ đếm 2bits, cổng NAND và các flip-flop FF1 và FF2 Bộ đếm đếm xung đồng hồ hệ thống, các lối vào cổng NAND được đảo (trừ Q0), do vậy lối ra FF1 (tín hiệu TE) chỉ lên mức tích cực trong 1 chu kỳ trong mỗi 4 chu kỳ xung đồng hồ hệ thống FF2 cung cấp xung ra (DECLK) với 50% chu kỳ ở mức tích cực và chu kỳ xung của nó gấp 4 lần chu kỳ xung đồng hồ hệ thống DECLK được dùng làm xung đồng hồ cho các mạch theo sau khối Decimator trong kênh chậm

Hình 3.5 Sơ đồ khối Decimator

Hình 3.6 Giản đồ sóng minh hoạ hoạt động của khối Decimator

Hoạt động của mạch lấy ra 1 từ N dữ liệu không phụ thuộc vào cách mà các tín hiệu DECLK và TE được tạo ra như thế nào Mạch lấy trung bình bao gồm bộ cộng 16 bit, bộ chọn một từ hai lối vào, các thanh ghi đệm 16 bit và 10 bit Với mỗi

4 chu kỳ đồng hồ hệ thống, sườn lên của tín hiệu TE lại nạp trực tiếp dữ liệu trên lối vào vào bộ đệm 16 bit Trong ba chu kỳ tiếp theo, bộ cộng và chọn mạch cùng thanh ghi đệm tạo thành cơ cấu giống như bộ cộng tích luỹ cho 4 dữ liệu đầu vào Sau mỗi 4 chu kỳ đồng hồ, dữ liệu 10bits (phần thấp) lại được chốt vào D-BUF bởi sườn lên của DECLK

3.4.2 Xây dựng bộ lọc thông thấp (LPF)

3.4.2.1 Hàm truyền đáp tuyến của bộ lọc

Sơ đồ khối bộ lọc chậm được thể hiện ở hình 3.7 và giản đồ sóng trên hình 3.8 Để có cơ sở cho việc xây dựng bộ lọc tạo dạng xung hình thang cân ở lối ra từ xung vào dạng nhảy bậc thang, chúng ta xem xét phương trình:

G L i G L i

T

1 1

2

Dữ liệu đáp ứng trên lối ra của bộ lọc hình thang đối xứng {T i} được tính

dựa trên chuỗi các dữ liệu lối vào {d i }, được lấy mẫu vào các thời điểm {i}, bởi phương trình (3.9)

Trong đó L là độ rộng mặt tăng của cạnh trái và G là độ rộng cạnh đáy trên (đỉnh) của xung hình thang đối xứng Các tham số L, G dùng để mô tả kích thước xung lối ra của bộ lọc Khi G chọn bằng không, bộ lọc hình thang đối xứng trở

thành bộ lọc hình tam giác đối xứng Bộ lọc hình thang cân có lợi ích là biên độ đỉnh xung không phụ thuộc vào thời gian thu thập điện tích trong đầu dò, nếu

khoảng thời gian G là đủ dài

Phương trình (3.9) không thuận lợi cho việc thiết kế mạch điện, bởi vì nó đòi

hỏi phải tính tổng và lưu trữ tạm cho cả hai tổng của 2L + G các mẫu dữ liệu đo và

cũng cần phải xây dựng các bộ cộng với dung lượng đủ lớn để xử lý kết quả tổng sau cùng Đối với bộ lọc có thời gian lọc dài, các bộ cộng như vậy không chỉ tiêu thụ quá nhiều các cổng logic mà còn hoạt động chậm chạp dẫn tới tốc độ xử lý hạn chế Thay vì vậy, phương trình (3.9) được viết lại dưới hình thức đệ quy như sau:

Hơn nữa, lưu ý rằng tổng các số hạng gộp nhóm (d i-L-G – d i-2L-G) chính là tổng

các số hạng gộp nhóm (d i – d i-L) được tính cho các mẫu dữ liệu xuất phát trước thời

điểm lấy mẫu “i” hiện tại (L + G) vị trí, chúng ta nhận ra rằng T i có thể nhận được bằng cách sử dụng hai khối bộ nhớ vào trước ra trước (FIFO): một FIFO có khả

năng lưu giữ L từ nhớ (độ sâu FIFO =L) để giữ L giá trị phục vụ cho tính tổng (d i –

d i-L ) và một FIFO có khả năng lưu giữ (L +G) từ nhớ để lưu các giá trị phục vụ cho tính tổng (d i-L-G –d i-2L-G)

3.4.2.2 Thiết kế khối bộ lọc thông thấp (LPF)

Hình 3.7 trình bày sơ đồ khối bộ lọc, các giá trị T i theo phương trình (3.10) được tính với dữ liệu đầu vào có độ rộng 10 bit Hình 3.8 cho thấy giản đồ sóng, đại diện tại một số vị trí quan sát, trong quá trình mạch hoạt động

Tín hiệu CS [9:0] được đưa đến lối vào bộ nhớ dịch FIFO và được gán như

số bị trừ ở lối vào bộ trừ, đầu ra của FIFO được gán như số trừ Độ sâu của FIFO được thiết lập bằng tham số PA [4:0] tương ứng với chiều dài bộ lọc L trong

phương trình (2) Tín hiệu lối ra của FIFO chính là tín hiệu lối vào CS [9:0] được đánh trễ (làm chậm) một khoảng thời gian, xác lập bởi tham số PA

Bộ trừ bao gồm một mạch trừ không đồng bộ và thanh ghi đệm Dữ liệu ra của thanh ghi đệm, bao gồm 10 bit kết quả và 1 bit dấu, D[10:0] là kết quả của phép

tính tổng (d i - d i-L) và tiếp tục được đưa đến các lối vào của bộ nhớ FIFO và bộ trừ