Sau đó tham chiếu của tín hiệu ngợc đợc tích hợp trong thời gian sờn dốc xuống để biến đổi đầu vào bộ tích phân thành zero.. Gọi nh vậy là vì bộ so sánh đợc ghi thời gian 2n lấy mẫu dạng
Trang 1lời nói đầu
Với những u điểm hơn hẳn của tín hiệu số so với tín hiệu tơng tự nh khả năng chống sai số(lỗi), sửa sai số hiệu quả, khả năng tích hợp lớn của các thiết bị nên xu hớng số hoá ngày càng phát triển mạnh mẽ
Ngày này trong các mạng viễn thông đang tồn tại song song cả hai hệ thống tơng tự và hệ thống số, do đó cần phải có quá trình biến đổi tín hiệu tơng tự sang số
và ngợc lại số – tơng tự Các quá trình đó đợc thực hiện bởi các bộ biến đổi tơng
tự – số(ADC Analog to Digital Converter) và bộ biến đổi số – tơng tự(DAC Digital to Analog Converter)
Bài tiểu luận này trình bày ngắn gọn các bộ biến đổi tín hiệu tơng tự sang số,
và một số loại sai số thờng xảy ra trong quá trình biến đổi đó cùng với phơng pháp kiểm tra
1 Giới thiệu.
Trang 2Các bộ biến đổi tơng tự- số, thờng nó tới là A/D (ADC) có vai trò ngày càng quan trọng trong việc trang bị máy đo trong những năm qua Có khi chức năng quan trọng của máy đo cơ bản nh là vôn mét số, bây giờ ADC năm trong trung tâm nhiều dụng cụ phức tạp nh ôxylô và bộ phân tích phổ Trong nhiều trờng hợp đặc tính bên ngoài của dụng cụ bị hạn chế bởi chỉ tiêu chất lợng bên trong bộ biến đổi A/D Càng có sự quan trọng của ADC đối với máy đo đã đợc thực hiện bởi cộng nghệ mạch tổ hợp (IC) chỉ tiêu chất lợng cao Nó cho phép bộ biến đổi tốc độ cao
và độ phân giải cao hơn đợc thiết kế, sản xuất và bán với giá phù hợp Công nghệ
IC tiên tiến quan trọng ngang bằng cho phép bộ vi xử lý khả năng xử lý tín hiệu số nhanh mà cần thiết trong việc cung cấp sự thay đổi giá thấp từ dữ liệu gốc tạo ra bởi ADC đến kết quả máy đo
Chức năng cơ bản của bộ biến đổi A/D là biến đổi giá trị tơng tự ( điển hình biểu diễn bởi điện áp) thành các bít nhị phân mà cho phép tính xấp xỉ” tốt” đối với giá trị tơng tự Về quan niệm nhận thức ( Nếu khong nói về vật lý học), sự xử lý nay có thể đợc xem nh là tạo ra tỷ số giữa tín hiệu điện áp vào và điện áp tham chiếu đã biết Vref sau đó làm tròn kết quả tới gần giá trị nguyên nhị phân n-bít nhất
Về mặt toán học, quá trình xử lý có thể đợc biểu diễn bởi :
D 2 (1)
Trong đó Vin là trị số tơng tự ( ở đây giả định cho phép dải từ 0 đến Vref ), D
là từ ở đâu ra dữ liệu, và n là độ phân giải của bộ biến đổi ( số các bít trong D) Hàm “rnd” đại diện cho sự làm tròn của các từ trong dấu ngoặc đối với giá trị nguyên gần nhất
Một cách điển hình, điện áp thám chiếu đợc sinh ra bên trong bởi bộ biến đổi
có tính cách thơng mại Trong các trờng hợp nó đợc bên ngoài cung cấp Còn trờng hợp khác điện áp tham chiếu cần phải đạt tới dải đâu vào trong phạm vi đây đủ của
bộ biến đổi
Converters).
Bộ biến đổi ADC tích hợp đợc dùng khi yêu cầu độ phân giải rất cao tại tốc
độ lấy mẫu tơng đối thấp Nó làm chức năng bằng cách tích hợp (lấy trung bình) tín hiệu đầu vào qua chu kỳ thời gian đợc chọn và vì thế thờng sử dụng cho công tác
đo các điện áp DC Sự lấy trung bình có hiệu ứng của suy giảm nhiễu ở đầu vào Nếu thời gian trung bình đợc chọn làm một hoặc nhiều chu kỳ đờng dây điện lực(power line cycles), giao diện đờng dây điện lực đợc loại bỏ từ phép đo
Nó đợc ứng dụng rọng rãi ở trong vôn mét số, mà nó lợi dụng độ phân giải tiếp sóng (receptional), tuyến tính, tính ổn định, và cách loại trừ nhiễu của Cấu trúc tích phân
2.1.Cấu trúc hai s ờn dốc(Dual Slope Architecture)
Phơng pháp hai sờn dốc có lẽ đợc sử dụng kiến trúc A/D tích phân một cách rộng rãi nhất (hình 1) Có hai nửa chu kỳ, dựa vào đây có sờn dốclên và sờn
Trang 3dốcxuống Tín hiệu vào đợc tích hợp trong thời gian sờn dốclên đối với thời gian ấn
định Sau đó tham chiếu của tín hiệu ngợc đợc tích hợp trong thời gian sờn dốc xuống để biến đổi đầu vào bộ tích phân thành zero Thời gian cần thiết cho sờn dốc xuống tỷ lệ với trị số đầu vào và là đầu ra của ADC
Về mặt toán học, chu trình sờn dốclên có thể đợc trình bảy nh sau:
RC
V T
Hình 1 Sơ đồ khối ADC hai sờn dốc đơn giản.
Hình 2 Dạng sóng ADC hai sờn dốc điển hình.
Trong khi đó Vp là giá trị đỉnh đạt tại đầu ra bộ tích phân trong thời gian sờn dốc lên, Tup đợc biết là thời gian tích hợp sờn dốc lên, Vin là tín hiệu đầu vào, R và
V
V T
Vout V
Trang 4bởi chu kỳ đếm của đồng hồ đơn, chu kỳ chính xác của đồng hồ đó sẽ không ảnh ởng đến độ chính xác của ADC Phát biểu lại đầu ra nóitới số chu kỳ của đồng hồ:
h-ref
in up dn
V
N N
Trong đó Nup là số chu kỳ đồng hồ đã đợc ấn định dùng trong sờn dốclên và Ndn là số chu kỳ đồng hồ yêu cầu để biến đổi đầu ra bộ tích phân thành 0
Các nguồn sai số điện thế
Rõ ràng từ biểu thức (5) thấy rằng Ndn, đầu ra bằng số của ADC, chỉ phụ thuộc vào đầu vào, giá trị tham chiếu, và giá trị không biết trớc Nnp,, sai số trong Vref sẽ ảnh hởng tới độ chính xác hệ số khuếch đại của ADC, nhng đó là ẩn(implicit) trong những bộ biến đổi
Sai số bù có thể xuất hiện nếu điện áp tại điểm bắt đầu của sờn dốclên khác với điện áp tại điểm cuối của sờn dốcxuống Nếu bộ so sánh đơn trên đầu ra của bộ tích phân đợc dùng để xác định thời gian đảo (crossing) 0 trong cả hai đờng dốc, sự
bù của nó sẽ không quan trọng Dù thế nào thì sai số bù có thể xẩy ra vì vai trò loại trừ (charge infection) từ công tắc để chọn đầu vào và tham chiếu Trong ứng dụng vôn mét có độ chính xác rất cao, sự bù này thờng đợc bù bởi chu trình tự trở về không (auto-zero cycle)
Tính tuyến tính của bộ biến đổi có thể bị ảnh hởng bởi hiệu ứng nhớ (memory) trong tụ điện của bộ so sánh Đây là do hiện tợng gọi là hấp thụ điện môi, mà điện tích (charge) đợc hấp thụ một cách hiệu dụng bởi điện môi tụ trong khoảng thời gian lộ sáng(exposure) dài tới một điện áp và sau đó quay tới phiến tụ khi mà điện áp khác đợc sử dụng Cách lựa chọn vất liệu điện môi có hấp thụ rất thấp dùng để tối thiểu hiệu ứng này
Sự cân đối tốc độ độ phân giải
Thời gian tích hợp sờn dốc lên có thể đợc dùng để xác định chu kỳ đồng hồ một cách chính xác Dù thế nào thì thời gian để biến đổi đầu ra của bộ tích phân thành 0 không phải là số nguyên thực sự của chu kỳ đồng hồ, khi Vin có thể giả
định bằng bất kỳ giá trị nào Thực ra, luôn luôn có sự không chính xác số đếm (count) + -1 mà Ndn có thể diễn tả đợc Vin.
Độ phân giải của hai sờn dốc ADC có một số đếm (count) trong Nmax, khi Nmax là số đếm tích luỹ trong sờn dốc sau khi tích hợp đầu vào có thang độ đầy đủ Vin=Vts Dựa trên biểu thức (5)
ref
ts up
V
N N
Nmax = − (6)
Để cải thiện độ phân giải, Nmax phải đợc tăng lên Việc đó có thể làm đợc bằng cách tăng Nup , có giá trị hiệu ứng thời gian tăng tuyến tính yêu cầu cho cả hai sờn dốclên và xuống Hoặc Vref phải giảm, do đó thời gian sờn dốc lên là hằng số thời gain sờn dốc xuống tăng tuyến tính Mặt khác, độ phân giải tăng yêu cầu sự tăng tuyến tính trong số chu kỳ đồng hồ của sự biến đổi Giả sử giới hạn thực tiễn ở chu kỳ đồng hồ tối thiểu, độ phân giải tăng tại mức tốn kém trực tiếp của thời gian
Trang 5biến đổi Vấn đề này có ý nghĩa quan trọng có thể đợc làm dịu bớt bằng cách sử dụng cấu trúc đa sờn dốc.
2.2 Cấu trúc đa s ờn dốc (Multislope Architecture)
Sơ đồ khối của ADC nhiều sờn dốcđiển hình cho trong hình(3) Nó khác biệt
từ phơng pháp hai sờn dốc mà có các điện trở tích hợp lên và xuống riêng biệt, và hơn nữa có giá trị bội số cho các điện trở tích hợp sờn dốc xuống
Sử dụng các điện trở khác nhau cho phần chia sờn dốc lên và xuống giới thiệu khả năng của sai số do sự không thích ứng của điện trở Hai sờn dốc đợc miễn trừ đối với vấn đề này khi duy nhất điện trở đợc dùng Dù thế nào thì mạng sơ đồ
điện trở chất lợng cao với sự đồng chỉnh nhiệt độ tốt và tính tuyến tính có thể khắc phục sự bất lợi này
Ưu điểm của cấu trúc đa sờn dốc giảm đi tại thời gian biến đổi hoặc tăng lên tại độ phân giải Sự suy giảm quan trong tại thời gian biến đổi có thể nhận đợc trớc hết bằng cách làm giảm nhỏ đáng kể Rup (nối tới Vin) Dòng nạp bộ tích phân sẽ tăng, sử dụng đủ dải động của bộ tích phân trong thời gian nhỏ
Hình 3 Sơ đồ khối ADC Đa sờn dốc
Tiếp theo, thời gian yêu cầu cho sờn dốc tại độ phân giải cho trớc có thể đợc giảm bớt bằng cách thực hiện sờn dốc xuống có bội số, mỗi một cái tại dòng thấp liên tiếp (hình 4) Trong ví dụ hình 4, dòng xuống đầu tiền ngợc dấu với đầu vào,
ờn dốc(Multislope) có thể đợc thực hiện với một chục bớc trong dộ dốc xuống đã trình bảy ở đây, hoặc với các tỷ số khác Cho dù tăng thêm trong độ phân giải có thể nhận đợc bằng cách ứng dụng chu kỳ lên của đa sờn dốc(multislope), mà trong
đó cả đầu vào và dòng tham chiếu dịch chuyển đợc ứng dụng Tóm lại phơng pháp
Tup Tdn1 Tdn2 Tdn3
Trang 6Tính toán mạch điện tử Cao học 2001
đa sờn dốc làm cải thiện một cách ấn tợng trong sự cân đối tốc độ độ phân giải so với cấu trúc hai sờn dốc bình thờng, với mức tốn kém của sự phức tạp và cần thiết cho điện trở đợc thích ứng tốt
Hình 4 Dạng sóng ADC đa sờn dốc điển hình.
3 Bộ biến đổi t ơng tự–số song song (Parallel Analog-To-Digital Converters).
ADC song song đợc dùng trong ứng dụng nơi mà cần thiết phải có độ rộng băng và tốc độ lấy mẫu rất cao, cùng với độ phân giải trung bình có thể chấp nhận
đợc Một ứng dụng điển hình là Ôxylô số thời gian thực(real-time), mà có thể thu thập tất cả các thông tin của tín hiệu trong trờng hợp đơn ADC cũng đợc dùng trong Ôxylô số lặp lại, nhng không cần tốc độ lấy mẫu thời gian thực cao
3.1.Bộ biến đổi tức thời (Flash Converters)
Loại quen thuộc nhất của bộ biến đổi A/D song song là bộ biến đổi tức thời (flash) Gọi nh vậy là vì bộ so sánh đợc ghi thời gian 2n lấy mẫu dạng sóng một cách đồng thời (trong đó n là độ phân giải bộ biến đổi) Mỗi một bộ so sánh đợc cung cấp với điện áp ngỡng khác nhau, đợc tạo ra bởi bộ chia điện trở từ điện áp tham chiếu bộ biến đổi chính Các ngỡng này cùng nhau nhảy (span) dải đầu vào của bộ biến đổi Các bít đầu ra từ các bộ so sánh tạo mã nhiệt kế, gọi nh thế vì nó
có thể đợc biểu diễn nh một cột số 1 liên tục ở dới chuỗi 0 tơng tự (hình 6) Sự chuyển tiếp từ 1 đến 0 tuần tự chỉ ra giá trị tín hiệu đầu vào đợc lấy mẫu Sự chuyển tiếp này có thể tìm thấy với cổng logic bình thờng, kết quả là mã 1 of N (trong đó N=2n), khi duy nhất một bít là một Mã 1 of N sau đó có thể đợc mã hoá thêm với logic thẳng xuôi(straightforword) thành mã nhị phân n bít, là đầu ra mong muốn của bộ biến đổi
Bộ biến đổi tức thời có tốc độ rất là nhanh, khi tốc độ của bộ so sánh đợc ghi thời gian và logic có thể thực sự cao Điều này làm chúng phù hợp với ứng dụng
Ôxylô thời gian thực(real - time oscilloscope) Dù thế nào thì cũng có tồn tại rất nhiều bất lợi Sự phức tạp của mạch điện tăng nhanh khi độ phân giải bị tăng khi có
2n bộ so sánh ghi thời gian Hơn nữa, năng lợng, điện dung đầu vào, điện dung
đồng hồ, và phạm vi vật lý của mảng bộ so sánh trên mạch tích hợp là quan trọng khi một cách điển hình bộ biến đổi tức thời lấy mẫu nhanh sự biến đổi tín hiệu đầu vào Nếu tất cả bộ so sánh không lấy mẫu đầu vào tại cùng một chỗ trên dạng sóng thì lõi có thể xảy ra Hơn nữa, sự trễ do truyền lan của tín hiệu tới các bộ so sánh
Vp Vin/Rup tích hợp
Vref/Rdntích hợp
Vref/10Rdn
Vref/100Rdnthời gian
Tup Tdn1 Tdn2 Tdn3
.
Trang 7gây khó khăn sự thích ứng nh kích cỡ mảng tăng Đây là một lý do mà bộ biến đổi tức thời thờng dùng phép nhân logic với mạch giữ và lấy mẫu, khi lấy mẫu đầu vào một cách lý tởng cung cấp tín hiệu không thay đổi đợc tới tất cả bộ so sánh tại thời gian của sự đồng bộ.
Sự thay đổi của cấu trúc tức thời có thể đợc dùng để làm giảm tốn kém của
độ phân giải cao hơn Các kỹ thuật này, gồm có mã hoá tơng tự, sự gấp (folding),
và nội suy có thể giảm bớt điện dung đầu vào và kích cỡ mảng bộ so sánh một cách
đáng kể
Hình 5 : Sơ đồ khối của bộ biến đổi A/D tức thời.
3.2 Sai số động trong ADC song song (Dynamic Errors in Parallele ADCs).
Nếu không dùngmạch giữ và lấy mẫu thì trong những phạm vi nào đó sai số
động có thể gây tổn hại tới cấu trúc A/D tức thời và biến thức của nó Sai số động
đợc định nghĩa ở đây nh là kết quả khi tín hiệu đầu vào có tần số cao đợc ứng dụng cho ADC Sai số động phổ biến là do ADC có điện dung đầu vào phi tuyến lớn(voltage-dependent) Điện dungnày có tính phi tuyến khi nó gồm có phân lớn tiếp giáp bán dẫn Khi điện dung đầu vào này đợc truyền từ nguồn trở kháng xác
định, méo có thể xảy ra tại tần số cao
Các loại sai số động khác xảy ra nếu đầu vào và tín hiệu đồng hồ không đợc phân phối một cách tức thời tới tất cả các bộ so sánh trong ADC Dù trong ứng dụng đơn khối, sự tách biệt về vất lý của bộ so sánh có thể đủ lớn để gây khó khăn này cho đầu vào tần só rất cao Đối với sóng hình sin 1 GHz tại sự giao nhau 0, tốc
độ thay đổi cao 10 ps
E N C O D E R
Trang 8Tín hiệu thay đổi 3% toàn bộ thang độ Để số hoá tín hiệu này một cách chính xác, tất cả bộ so sánh phải đợc điều khiển bởi cùng một điểm trên tín hiệu khi đồng hồ xuất hiện Nếu có sự không thích ứng trong khoảng trễ trong đồng hồ hoặc sự phân bố tín hiệu tới bộ so sánh chỉ trong 10 ps, sẽ có sự khác nhau 3% giá trị tín hiệu nhận biết đợc bởi bộ sa sánh khác nhau Kết quả đạt tại đầu ra bộ so sánh, sau khi giải thích bởi bộ mã hoá bám theo, cho kết qủa sai số mã đầu ra lớn.
Cả hai sai số này có chiều hớng xấu nh độ phân giải bộ biến đổi tăng, khi
điện dung đầu vào và kích cỡ mảng bộ so sánh cả hai đều lớn lên Nó có thể hạn chế độ phân giải có thể nhận đợc thực tế trớc khi năng lợng và sự ràng buộc phức tạp tham dự vào Một cách điển hình các mạch lấy mẫu và mạch giữ đợc dùng với ADC song song để loại trừ vấn đề này
Hình 6: Mã nhiệt kế từ bộ so sánh đợc biến đổi thành mã 1 of N dùng cổng logic.
3.3 Mạch giữ và lấy mẫu
Các mạch giữ và lấy mẫu loại trừ sai số động từ ADC song song bằng cách
đảm bảo rằng tín hiệu đầu vào bộ so sánh không bị thay đổi khi đồng hồ bộ so sánh xuất hiện Mô hình quan niệm lấy mẫu và giữ điều khiển ADC đợc cho trong hình (7) Khi chuyển mạch đợc đóng, điện áp trên toàn bộ tụ bám theo tín hiệu đầu vào Khi chuyển mạch mở, tụ điện giữ giá trị đầu vào lúc đó Giá trị này đợc ứng dụng vào đầu vào ADC qua bộ khuếch đại, và sau khi thích ứng giá trị ổn định có thể có của bộ so sánh Duy nhất sau đó là bộ so sánh đợc lấy thời gian(clocked), loại trừ vấn đề về sự phân phối tín hiệu dựa vào ở trên và tất cả các sai số động khác liên quan với bộ so sánh
Thực ra, có sự hạn chế đối với chỉ tiêu chất lợng động của mạch giữ và cùng với mạch lấy mẫu Đối với phạm vi mà nó có điện dung đầu vào phi tuyến, cùng
0
0
1 0
0
0 0
0
1
1
1 1
Trang 9một méo có tần số cao đã đề cập ở trên sẽ xuất hiện Dù thế nào thì một cách điển hình hiệu ứng này sẽ bị giảm nhiều hơn, khi một cách điển hình điện dùng đầu vào của mạch giữ và lấy mẫu thấp hơn nhiều so với bộ biến đổi song song Bài toán
động của mạch giữ và lấy mẫu thờng thấy khác là méo khẩu độ (perture distortion)
Nó dựa vào méo đợc đa tới bởi thời gian cắt không zero của mạch lấy mẫu trong hệ thống Nó có thể đa vào méo khi lấy mẫu tín hiệu tần số cao, khi điểm lấy mẫu hiện dụng trên tín hiệu có thể là một hàm tốc độ tín hiệu của sự thay đổi (tốc độ nhảy dòng in) và hớng Với nguyên nhân này, phải quan tâm nhiều tới việc thiết kế chuyển mạch sử dụng trong mạch giữ và lấy mẫu
Hình 7: Mạch giữ và lấy mẫu điều khiển ADC song song.
Hình 8: Mạch cầu Diode để dùng làm chuyển mạch lấy mẫu.
X1
Mạch giữ và lấy mẫu
Đồng hồ giữ và lấy mẫu Đầu vào
E N C O D E R ADC
Đồng hồ bộ so sánh
Dữ liệu
đầu ra
D1 D2
D3 D4
D6 D5
Trang 10Tranzito MOS có thể đợc dùng trực tiếp làm các chuyển mạch lấy mẫu, và các sự cải thiện trong tốc độ tranzito dẫn tới chỉ tiêu chất lợng giữ và lấy mẫu tốt hơn.
Cấu hình khác của bộ lấy mẫu có chỉ tiêu chất lợng cao thờng đợc dùng là cầu diode, cho trong hình (8) Với dòng điện chảy trên hớng đã cho, chuyển mạch bật lên Tín hiệu đầu vào đợc nối tới tụ giữ qua diode dẫn điện D1 đến D4 Diode D5
và D6 tắt Để tắt chyuển mạch, dòng điện phải ngợc lại Bây giờ diode D5 và D6 dẫn điện, và các diode còn lại bị tắt Tín hiệu đầu vào không phụ thuộc vào tụ giữ bởi chuỗi OFF của các diode D1 đến D4 và diode phân dòng ON D5 và D6
Bộ lấy mẫu dùng cầu diode thờng đợc xây dựng từ diode Shottky mà nó tận dụng phụ tải không lu trữ Chúng có thể bị tắt nhanh chóng, tạo ra méo khẩu độ Mạch giữ và lấy mẫu có chỉ tiêu chất lợng rất cao đã đợc xây dựng bằng cách dùng phơng pháp này
3.4 ADC ghép xen (Interleaving ADCs)
Không đề ý tới tốc độ lấy mẫu của bộ biến đổi hiện có của A/D, tốc độ lấy mẫu cao hơn thờng đợc yêu cầu Nó đặc biệt đúng trong ứng dụng Ôxylô thời gian thực (real time) nơi mà độ rộng băng tần có thể biết đợc tỷ lệ trực tiếp tới tốc độ lấy mẫu Để nhận đợc tốc độ lấy mẫu cao hơn, mảng bộ biến đổi thờng phải đợc xen lẫn nhau Ví dụ, bốn bộ biến đổi 1 GHz, điều khiển bởi một tín hiệu đầu vào đơn,
có thể hoạt động với đồng hồ của chúng cách nhau tại thời gian 900 Nó tạo ra tốc
độ lấy mẫu đầu vào tập hợp 4 GHz, nâng lên độ rộng băng có thể biết đợc từ giá trị
điển hình 250 MHz tới 1 GHz ( thực ra để nhận đợc độ rộng băng 1 GHz thì mạch lấy mẫu trong ADC phải có độ rộng băng 1 GHz)
Nhng sự xen lẫn thờng đa ra sai số do sự không thích ứng trong đặc tính riêng ADC Sai số tăng ích và sai số bù trong ADC đơn không bị xen lẫn có thể sản
ra một cách tơng đối sai số vô hại (innocuous errors) mà không quan trọng đối với ứng dụng Trong hệ thống xen lẫn, khắc biệt nhau trong sai số tăng ích và dịch chuyển của riêng ADC có thể chuyển đổi tới thành phần tần số giả mạo tại bộ số con tốc độ lấy mẫu Nó sẽ đặc biệt không mong muốn nếu phổ của tín hiệu có ích
Thật may, sai số tăng ích và sai số bù trong hệ thống ADC ghép xen có thể
đợc lấy chuẩn Sẽ khó khăn hơn để loại trừ ảnh hởng của sự không thích ứng động trong ADC Chúng có hai nguồn: Sự định pha không chính xác của đồng hồ mà chèn vào hệ thống ADC, và độ rộng băng khác nhau trong mạch bộ lấy mẫu ở trớc ADC
ảnh hởng của sai số do pha đồng hồ đợc minh hoạ trong hình (9), cho biết
ảnh hởng của một đồng hồ bộ biến đổi không định pha(mis-phased) trong một hệ thống ADC ghép xen bốn lối (four-way) Đối với tín hiệu đầu vào 1 GHz, sai số do pha đồng hồ 10 ps đạt kết quả sai số 3% trong giá trị lấy mẫu đợc lấy Đây là kết quả trực tiếp của tốc độ nhảy dòng tín hiệu đợc số hoá Đồng hồ không định pha trong hệ thống ADC ghép xen có thể sản ra thành phần tần số giả mạo và thay đổi dạng(in shape) hoặc định thời trong dạng sóng đợc xây lại Mạch giữ và lấy mẫu hạng hai (two-rank) lấy mẫu đầu vào với duy nhất một bộ lấy mẫu cần thiết có thể
Trang 11loại trừ vấn đề này Thủ tục lấy chuẩn mà điều chỉnh pha đồng hồ cũng có thể giúp
để giảm ảnh hởng này
ảnh hởng do sự không thích ứng độ rộng băng tơng tự với ảnh hởng do sự khong thích ứng định thời Sự lấy chuẩn để giảm ảnh hởng này là rất khó, dù thế nào thì sự điều chỉnh yêu cầu của đáp ứng tần số mạch tơng tự chỉ là hơn điều chỉnh độ trễ của một tín hiệu số
Hình 9: ảnh hởng sai số định thời trong hệ thống ADC ghép xen
Convertors).
Bộ biến đổi đa bớc thờng đợc dùng khi yêu cầu độ phân giải của ứng dụng
v-ợt qúa độ phân giải hiện có trong bộ biến đổi song song Một ứng dụng điển hình cho bộ biến đổi đa bớc là ở trong bộ phân tích phổ số hoá trực tiếp nơi mà độ phân giải 12 bít đợc yêu cầu tại tốc độ lấy mẫu cao nhất hiện có ở đây bộ phân tích phổ
số hoá trực tiếp đợc định nghĩa nh là cái mà dùng biến đổi Fourier của bản ghi đầu
ra ADC để tính toán phổ Một cách điển hình, chúng cung cấp lu lợng phép đo cao hơn bộ phân tích phổ tơng tự với Ôxylô quét và cấu trúc trộn ở đây “đa bớc (multistep)” gồm có rất nhiều các loại cấu trúc
4.1 Bộ biến đổi t ơng tự-số hai b ớc
Một ví dụ rất đơn giản của ADC đa bớc là bộ biến đổi hai bớc với độ phân giải 12 bít (hình 10) Tín hiệu đầu vào đợc đợc thu thập bởimạch giữ và lấy mẫu và
số hoá bởi bộ biến đổi song song với độ phân giải 6 bít Sau đó kết quả số đợc biến
đổi bộ biến đổi số-tơng tự (DAC) thành dạng tơng tự và trừ đi từ đầu vào Cho kết quả “phần còn lại(residue)” nhỏ (sự khác nhau giữa đầu vào và một cái gần nhất trong những mức “đợc làm tròn” ADC 64) đợc khuếch đại bằng 64 và sau đó số hoá bởi ADC 6 bít song song khác Hai kết quả 6 bít đợc cộng với trọng số thích hợp để nhận mã đầu ra 12 bít
Từ ví dụ này, thấy rõ lợi điểm của cấu trúc hai bớc Tín hiệu đã đợc tách ra
12 bít, nhng duy nhất 128 (2*64) bộ so sánh đợc yều cầu Một cách đầy đủ bộ biến
đổi song song phải đợc yêu cầu 4096 bộ so sánh Bộ biến đổi hai bớc cung cấp năng lợng thấp hơn, sự phức tạp và điện dùng đầu vào hơn bộ biến đổi song song trong cùng một tốc độ
∆ V
∆ t 1
Trang 12Giá phải trả là sự cộng thêm của mạch giữ và lấy mẫu của ADC Mạch giữ
và lấy mẫu cần có để thu thập lấy mẫu đầu vào và giữ nó không thay đổi qua thao tác tuần tự của hai bộ biến đổi song song và DAC DAC phải thật chính xác đối với
độ phân giải đầu ra mong muốn của bộ biến đổi (12 bít nh trong ví dụ trên)
4.2 Bộ biến đổi t ơng tự-số nhanh (Ripple-through Analog to Digital Converters).
Cấu trúc hai bớc tạo ra sự giảm quan trọng số bộ so sánh so với cấu trúc song song Dù thế nào, 128 bộ so sánh vẫn đợc yêu cầu trong ví dụ 12 bít hình (10) Hơn nữa sự giảm có thể thực hiện đợc đợc bằng cách sử dụng nhiều tầng hơn nữa trong quá trình biến đổi, với vài bít trong mỗi tầng và tơng đơng với khuếch đại thấp hơn trong bộ khuếch đại phần còn lại (residue amplifier) Một bộ biến đổi ba tầng tách
ra bốn bít trong một tầng sẽ cần 48 bộ so sánh Bộ biến đổi loại này (với hơn hai tầng ADC nhng chỉ với duy nhất mạch giữ và lấy mẫu) thờng đợc gọi là bộ biến đổi nhanh Một bít trong một cấu trúc nhanh tầng cho trong hình 11 Mỗi một tầng gồm một bộ so sánh đơn, một bít ADC, một bộ trừ, và một bộ khuếch đại với hệ số khuếch đại hai Trong mỗi một tầng, một bít đợc tách ra và một phần còn lại đi tới tầng tiếp theo Bộ so sánh của mỗi tầng đợc lấy thời gian của sự hoạt động xuống tới (down the converter) bộ biến đổi
Một bít trong một cấu trúc tầng giảm tối thiểu số đếm (count) của bộ so sánh, nhng nó yều cầu thêm nữa bộ khuếch đại và tầng DAC hơn bộ biến đổi hai b-
ớc Mặt khác, đây là các tầng rất đơn giản, và toàn bộ số đếm (count) thành phần thông thờng thấp hơn trong bộ biến đổi nhanh so với bộ biến đổi hai bớc Mặt khác, tốc độ lấy mẫu của một bít trong bộ biến đổi tầng trở thành thấp hơn bộ biến đổi hai bớc Phần lớn đây là kết quả của một lợng lớn các thao tác tuần tự đợc yêu cầu
Hình 10 : Sơ đồ khối của ADC hai bớc 12 bít.
12
ADC 6 bít
ADC 6 bít
Tổng 12b dữ liệu
12 bít accurate Vào
Tầng
Tầng 12
S/H Vào
ADC
1 bít
Phần còn lại tương
tự vào
Phần còn lại tư
ơng tự vào Tới tầng tiếp theo
X2 ADC
Dữ liệu ra
Trang 13Hình 11: Sơ đồ khối của bộ biến đổi nhanh 12 bít, một bít trong một tầng.
4.3 Bộ biến đổi t ơng tự- số đầu vào ra song song (Pinelined Digital Converters)
Analog-to-Bộ biến đổi đầu vào ra song song tăng tốc độ kết hợp với bộ biến đổi đa bớc khác đồng thời thay vì thao tác tuần tự của bộ so sánh, DAC, và bộ khuếch đại trong mạch điện Có thể nhận đợc bằng cách đặt xen vào mạch giữ và lấy mẫu giữa các tầng
Hình 12 là một sơ đồ khối cho một bít trong một bộ biến đổi tầng Nó tơng
tự với cấu trúc của hình 11, với sự tạo thêm mạch giữ và lấy mẫu Mỗi một mạch giữ và lấy mẫu giữ phần còn lại từ tầng trớc Tại mỗi chu kỳ đồng hồ, một lấy mẫu mới của đầu vào đợc thực hiện, và phần còn lại đợc khuếch đại tiến tới một tầng xuống”dây truyền (pipeline)”
Hình 12 : sơ đồ khối cho một bít trong một bộ biến đổi tầng.
5 Bộ biến đổi đếm(Conting Converter).
Một trong những phơng pháp đơn giản nhất để tạo ra điện áp so sánh là dùng
bộ biến đổi số-tơng tự Một DAC n bit có thể đợc dùng để tạo ra bất kỳ một trong
Tầng
Tầng 12 Vào
ơng tự vào Tới tầng tiếp theo
X2 DAC
Dữ liệu ra
DAC
Trang 14những đầu ra rời rạc 2n bằng cách dùng từ số thích hợp đầu vào Cách trực tiếp để xác định điện áp vào không biết trớc(unknown) vx là phải so sánh nó với từng đầu
ra của DAC một cách tuàn tự Sự kết nối đầu vào số của DAC tới một bộ đếm nhị phân n bit cho phép sự so sánh với đầu vào không biết trớc một cách từ từ, đợc cho
ở hình (13)
Bộ biến đổi A/D bắt đầu hoạt động khi xung làm cho flip-flop và bộ đếm đặt tới điểm zero Mỗi xung đồng hồ liền tiếp làm tăng bộ đếm, đầu ra DAC giống nh cầu tháng trong thời gian biến đổi Khi đầu ra của ADC vợt quá đầu vào không biết trớc, đầu ra của bộ so sánh thay đổi trạng thái, kích flip-flop, và ngăn không cho các xung đồng hồ thêm nữa tới bộ đếm Sự thay đổi trạng thái của đầu ra bộ so sánh chỉ ra rằng quá trình biến đổi kết thúc Tại thời điểm đó, nội dùng của bộ đếm nhị phân phản ánh giá trị đợc biến đổi của tín hiệu vào
Phải chú ý tới vài đặc điểm của bộ biến đổi Thứ nhất, độ dài của chu trình biến đổi thay đổi và tỷ lệ với điện áp đầu vào không biết trớc vx Thời gian biến đổi max TT tồn tại cho tín hiệu vào toàn bộ thang đo (full-scale) và tơng ứng với chu kỳ
đồng hồ 2n hoặc:
C n c
n
f
T ≤2 = 2 (7 )Trong đó fc=1/Tc là tần số đồng hồ Thứ hai, giá trị nhị phân trong bộ đếm
đại diện cho điện áp nhỏ nhất của DAC mà nó lớn hơn đầu vào không biết trớc, không cần thiết giá trị này phải là đầu ra của DAC mà gần nhất với đầu vào không biết trớc, yêu cầu từ trớc Cũng nh vậy, ví dụ trong hình 13(b) cho trờng hợp đầu vào không thay đổi trong thời gian chu kỳ của sự biến đổi Nếu đầu vào thay đổi,
đầu ra nhị phân sẽ là sự đại diện chính xác của giá trị tín hiệu đầu vào tại hằng số
mà bộ so sánh không thay đổi trạng thái
Ưu điểm của bộ biến đổi ADC đếm là nó yêu cầu số lợng phân cứng tối thiểu và không quá đặt để vận hành Nhợc điểm lớn là liên quan tới tốc độ biến đổi thấp đối với tốc độ của bộ biến đổi D/A cho trớc Một bộ biến đổi n bit yêu cầu chu
kỳ đồng hồ 2n cho sự biến đổi dài nhất của nó
+
vx -
t
t
