Nếu không có ngắt GPIO nào đang xác nhận, thì một ngắt GPIO sẽ được sinh ra bất cứ khi nào bit cho phép ngắt của một chân GPIO được set và chân GPIO chuyển sang cao hoặc thấp một cách th
Trang 1cho phép ngắt và trạng thái của chân quan hệ với sự lựa chọn chế độ ngắt ở cấp độ chip, do trạng thái tự nhiên của cổng nối dây OR, ngắt GPIO không phải là ngắt nhạy theo sườn hay ngắt nhạy theo mức Chúng có thể được lựa chọn là nhạy theo sườn nhưng nhạy theo mức phải được tháo bỏ khỏi đường ra ngắt của cổng nối dây OR Nếu không có ngắt GPIO nào đang xác nhận, thì một ngắt GPIO sẽ được sinh ra bất cứ khi nào bit cho phép ngắt của một chân GPIO được set và chân GPIO chuyển sang cao hoặc thấp một cách thích hợp Một khi điều này xảy ra, đường ra của ngắt INTO sẽ được kéo xuống thấp để xác nhận ngắt GPIO (Giả định rằng các điều kiện sinh ngắt của hệ thống là cho phép, như là cho phép ngắt GPIO toàn cục và cho phép ngắt toàn cục) Lưu ý rằng cho phép ngắt ở chân có thể xác nhận đầu ra ngắt INTO ngay lập tức, nếu như điều kiện chế độ ngắt đã sẵn sàng xuất hiện ở chân Một khi INTO được kéo xuống mức thấp, nó sẽ tiếp tục giữ INTO ở mức thấp cho đến khi một trong các điều kiện sau đây thay đổi:
- Bit cho phép ngắt ở chân được xóa
- Điện áp ở chân chuyển đổi sang trạng thái đối lập
- Trong chế độ thay đổi ngắt, thanh ghi dữ liệu được đọc, do đó thiết lập mức độ ngắt nội tại sang trạng thái đối lập
- Chế độ ngắt bị thay đổi do đó trạng thái hiện thời của chân không sinh ra ngắt Khi một trong các điều kiện trên xảy ra thì đầu ra INTO được giải phóng Tại thời điểm này, các chân khác (hoặc chính chân này) có thể xác nhận đầu ra ngắt của nó, kéo đường chung xuống thấp để xác nhận một ngắt mới Lưu ý rằng nếu một chân đang xác nhận đường ra ngắt INTO và khi đó một chân khác lại xác nhận đầu ra ngắt của nó thì khi chân trước giải phóng
đường ra ngắt của nó mà chân thứ hai đã điều khiển đầu ra ngắt INTO của nó thì sẽ không có sự thay đổi nào được phát hiện ra ở đầu ra ngắt INTO Tức là
sẽ không có ngắt mới nào được xác nhận trên ngắt GPIO Chú ý, sử dụng AND/OR trạng thái của chân GPIO và của bit cho phép ngắt toàn cục để nắm bắt được toàn bộ các ngắt của cổng nối dây OR trong khối GPIO
Trang 24 Hệ thống khối PSoC số
Cấu trúc của hệ thống số
Hình 3 - 1: Sơ đồ khối mô tả cấu trúc các khối số trong PSoC
• Những ngoại vi đ−ợc tạo bởi khối PSoC số
x Các bộ định thời 8,16,24,32-bit với các đặc điểm sau:
Hình 3 - 2: Sơ đồ nguyên lý của bộ định thời
- Độ rộng thanh ghi 8, 16, 24, 32 bit, sử dụng 1,2,3,4 khối PSoC theo thứ tự
- Xung nhịp nguồn lên tới 48 MHz
Trang 3trị đặt trước Các Module bộ định thời là những bộ đếm lùi với chu kỳ có thể lập trình được, có khả năng chụp giữ Xung nhịp và các tín hiệu cho phép có thể được lựa chọn từ nguồn ngoài hoặc từ xung nhịp hệ thống Sau khi đã khởi
động, Bộ định thời hoạt động liên tục và tự động tải chu kỳ từ thanh ghi chu
kỳ mỗi khi đếm kết thúc Các sự kiện có thể chụp giữ giá trị đếm hiện thời của Timer bằng cách xác nhận sườn xung của tín hiệu chụp giữ ở đầu vào Trong mỗi chu kỳ, bộ định thời sẽ so sánh giá trị đếm với giá trị so sánh đặt ở trong thanh ghi compare để kiểm tra điều kiện “Less than” hay “Less than or Equal To” Các ngắt có thể được sinh ra dựa trên tín hiệu đếm kết thúc hoặc điều kiện so sánh
x Các bộ đếm 8, 16,24,32 bit với những đặc điểm sau:
- Độ rộng thanh ghi đếm 8,16,24,32 bit, tương ứng chiếm 1,2,3,4 khối PSoC
- Xung nhịp có thể lên tới 48 MHz
- Tự động tải lại chu kỳ khi đếm kết thúc
- Độ rộng xung có thể lập trình được
- Có đầu vào cho phép/không cho phép hoạt động đếm liên tục
Hình 3 - 3: Sơ đồ nguyên lý của bộ đếm
x Bộ điều chế độ rộng xung 8,16 bit với những đặc điểm sau:
Trang 4- Bộ điều chế độ rộng xung 8 bit hoặc 16 bit sử dụng 1 hoặc 2 khối số
- Nguồn xung nhịp có thể lên tới 48MHz
- Tự động nạp lại giá trị điều chế khi kết thúc một chu kỳ điều chế xung
- Có thể lập trình độ rộng xung
- Mở và khóa ngắt ngay cả khi bộ điều chế đang hoạt động
- Ngắt có thể lựa chọn theo sườn dương của đầu ra hoặc theo giá trị
đếm cuối
- Đầu vào xung nhịp và đầu vào cho phép có thể được lựa chọn từ nhiều nguồn khác nhau
- Đầu ra có thể được nối tới một chân vào ra hoặc được sử dụng nội bộ bên trong chíp PSoC
x Bộ điều chế độ rộng xung 8,16 bit kết hợp với dải an toàn: Chức năng tạo dải an toàn sẽ phát ra tín hiệu trên cả hai đầu ra chính và
đầu ra phụ của khối Chức năng này sinh ra xung nhịp không gối lên nhau Hai pha xung nhịp đó không bao giờ cùng ở mức cao trong cùng một thời
điểm và khoảng thời gian ở giữa hai pha đó được gọi là dải an toàn Độ rộng của dải an toàn được quyết định bởi giá trị đặt trước của thanh ghi Nếu nguồn xung nhịp là một PWM, thì nó sẽ tạo ra hai đầu ra PWM với đầu ra đảm bảo không gối lên nhau Một tín hiệu tích cực trên đầu vào “Kill” sẽ khóa cả hai
đầu ra ngay lập tức
x Bộ tạo dãy CRC phục vụ việc kiểm tra lỗi
- Khả năng tạo dãy từ 2 đến 16 bit
- Đầu vào xung nhịp lên tới 48 MHz
- Có thể lập trình đa thức mẫu
- Đầu vào nối tiếp, đầu ra song song
Trang 5Hình 3 - 4: Sơ đồ nguyên lý của bộ tạo dãy CRC
x Bộ truyền thông không đồng bộ UART, TX, RX với những đặc điểm:
- Bộ nhận và truyền tín hiệu không đồng bộ
- Định dạng dữ liệu tương thích với định dạng dữ liệu RS-232
- Tỷ số xung đồng bộ lên tới 6 Mbit/s
- Khung dữ liệu bao gồm bit Start, bit chẵn lẻ (lựa chọn) và các bit Stop
- Ngắt khi thanh ghi nhận đầy (lựa chọn) hoặc là khi bộ đệm truyền rỗng
- Phát hiện chẵn lẻ, khung quá tải, khung báo lỗi
- Các chức năng phát và thu ở mức cao
Ngoài ra còn một số ngoại vi số khác của PSoC như: Bộ truyền thông SPI Master, SPI Slave…
5 Hệ thống khối PSoC tương tự
Cấu trúc của hệ thống tương tự
Trang 6Hình 3 -5: Sơ đồ khối của hệ thống tương tự trong PSoC
• Những ngoại vi được tạo bởi khối PSoC tương tự
x Các bộ khếch đại
a Bộ khếch đại INSAMP - Instrumentation Amplifier
- Độ khuếch đại có thể lập trình từ 2 - 16 hoặc lên tới 93 đối với cấu trúc 3
bộ KĐTT
- Trở kháng vi sai đầu vào cao
- Một đầu ra
- Có thể lựa chọn cấu trúc hai hoặc ba bộ KĐTT
Trang 7Hình 3 - 7:Sơ đồ nguyên lý bộ khuếch đại đảo
- Độ khuếch đại có thể lập trình từ với 18 cấp, độ khuếch đại tối đa là -47
- Một đầu ra đơn được tham chiếu đối với đất của Analog
c Bộ khuếch đại không đảo PGA - Programmable Gain Amplifier
- Độ khuếch đại có thể lập trình từ với 33 cấp, độ khuếch đại tối đa là 48
- Một đầu ra đơn với điện áp tham chiếu có thể lựa chọn
- Trở kháng đầu vào cao Module PGA là một module KĐTT dựa trên bộ khuếch đại không đảo, độ khuếch đại với độ khuếch đại có thể lập trình được
Bộ khuếch đại này có trở kháng đầu vào cao, băng thông rộng và điện áp tham chiếu có thể lựa chọn được
Hình 3 - 8: Sơ đồ nguyên lý bộ khuếch đại không đảo PGA
x Các bộ chuyển đổi tương tự sang số - ADC
a ADCINC12 - 12 bit Incremental ADC
- Độ phân giải 12 bit, bù 2
- Tốc độ lấy mẫu: 7,8 - 480 mẫu/giây
- Dải đầu vào: AGND V ref
Trang 8- Hỗ trợ chế độ bình thường hoặc chế độ khử hài bậc cao
- Xung nhịp bên trong hoặc bên ngoài
Hình 3-9: Sơ đồ nguyên lý bộ chuyển đổi ADC 12-bit Incremental
b ADCINCVR - 7 to 13 bit Variable Resolution Incremental ADC
- Độ phân giải 7 - 13 bit, bù 2
- Tốc độ lấy mẫu: 4 - 10000 mẫu/giây
- Xung nhịp bên trong hoặc bên ngoài
Hình 3-10: Sơ đồ nguyên lý bộ ADCINCVR
c DELSIG8 - 8 bit Deltal Sigma ADC
- Độ phân giải 8 bit, bù 2
Trang 9chu kỳ tích phân để có được một mẫu ở đầu ra
Hình 3-11: Sơ đồ nguyên lý bộ ADC DelSig8
d DUALADC - Hai bộ ADCINCVR kết hợp với nhau để tạo ra bộ ADC kép
e TRIADC - Ba bộ ADCINCVR kết hợp với nhau để tạo ra ba bộ ADC
f SAR6 - 6 bit Successive Apropximation Register
- Độ phân giải 6 bit
- Sử dụng duy nhất một khối PSoC tương tự
- Thời gian chuyển đổi tiêu biểu là 25ms
- Giao diện lập trình ứng dụng API được tối ưu để đơn giản trong sử dụng
Hình: 3-12 Sơ đồ nguyên lý API
Ngoài ra các khối PSoC số còn coa các bộ chuyển đổi DAC, các bộ lọc, các bộ lựa chọn MUX
x Những User Module được bổ xung
Trang 10a Module Hiển thị Tinh thể lỏng - LCD
- Sử dụng giao thức theo tiêu chuẩn công nghiệp của HITACHI HD44780
- Chỉ yêu cầu sử dụng 7 chân I/O trên một cổng vào ra
- Các hàm hỗ trợ việc in xâu ký tự trong RAM và ROM
- Các hàm hỗ trợ việc in các số
- Các hàm hỗ trợ việc in các thanh đồ họa theo chiều ngang hoặc chiều dọc Module LCD là một tập thư viện các chương trình con để ghi các xâu ký
tự và định dạng các số theo một chuẩn chung hai hoặc bốn hàng, các thanh đồ họa ngang hoặc dọc được hỗ trợ bằng cách sử dụng những đặc điểm đồ họa hay ký tự của Module LCD này Module này được phát triển đặc biệt dành riêng cho chuẩn công nghiệp của Hitachi HD44780 hai hàng 16 ký tự, nhưng vẫn sẽ làm việc cho nhiều màn hiển thị 4 hàng khác Thư viện này sử dụng chế
độ giao diện 4-bit để tiết kiệm các chân vào ra cho chíp
Hình: 3-13 Sơ đồ chân của LCD
