1. Trang chủ
  2. » Giáo Dục - Đào Tạo

Giáo trình cơ điện: Tìm hiểu bộ vi mạch xử lý số trong nền khoa học kỹ thuật hiện nay phần 5 pdf

10 296 0
Tài liệu đã được kiểm tra trùng lặp

Đang tải... (xem toàn văn)

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 10
Dung lượng 307,16 KB

Các công cụ chuyển đổi và chỉnh sửa cho tài liệu này

Nội dung

- Nhóm các lệnh mà khi thực hiện thì làm việc độc lập không phụ thuộc vào giá trị logic của ngăn xếp... - Nhóm các lệnh chỉ thực hiện được khi bit đầu tiên của ngăn xếp có giá trị bằng 1

Trang 1

kỹ sư ngành điện

- Phương pháp liệt kê: STL(Statement list) đây là dạng ngôn ngữ lập trình thông thường của máy tính Bao gồm các câu lệnh được ghép lại theo một thuật toán nhất định để tạo một chương trình Phương pháp này phù hợp với các kỹ sư lập trình

Một chương trình được viết theo phương pháp LAD có thể được chuyển sang dạng STL tuy nhiên không phải chương trình nào viết theo dạng STL cũng có thể

được chuyển sang dạng LAD

Trong quá trình lập trình điều khiển chúng tôi viết theo phương pháp LAD

do vậy khi chuyển sang STL thì bộ lệnh của STL có chức năng tương ứng như các tiếp điểm, các cuộn dây và các hộp dây dùng trong LAD

Để làm quen và hiểu biết các thành phần cơ bản trong LAD và STL ta cần nắm vững các định nghĩa cơ bản sau

- Định nghĩa về LAD: LAD là một ngôn ngữ lập trình bằng đồ hoạ Những thành phần dùng trong LAD tương ứng với các thành phần của bảng điều khiển bằng rơle Trong chương trình LAD các phần tử cơ bản dùng để biểu diễn lệnh logic sau

+Tiếp điểm: là biểu tượng (symbol) mô tả các tiếp điểm của rơle Các tiếp

điểm đó có thể là thường mở hoặc thường đóng

+Cuộn dây (Coil): Là biểu tượng mô tả rơle được mắc theo chiều dòng điện cung cấp cho rơle

+Hộp(Box): Là biểu tượng mô tả các hàm khác nhau nó làm việc khi có dòng điện chạy đến hộp Những dạng hàm thường biểu diễn bằng hộp là các bộ thời gian (Timer), bộ đếm (Counter) và các hàm toán học.Cuộn dây và các hộp phải mắc theo đúng chiều dòng điện

Chiều dòng điện trong mạng LAD đi từ đường nguồn bên trái sang đường nguồn bên phải Đường nguồn bên trái là dây nóng đường nguồn bên phải là dây trung hoà hay là đường trở về của nguồn cung cấp (Khi sử dụng chương trình tiện

Trang 2

dùng Step 7 Micro / Dos hoặc Step 7 Micro / Win thì đường nguồn bên phải không

được thực hiện ) Dòng điện chạy từ trái qua các tiếp điểm đóng đến các cuộn dây hoặc các hộp trở về nguồn bên phải

- Định nghĩa về STL: Phương háp liệt kê lệnh là phương pháp thể hiện chương trình dưới dạng tập hợp các câu lệnh Mỗi câu lệnh trong chương trình kể cả các lệnh hình thức biểu diễn một chức năng của PLC

Để tạo ra chương trình STL, người lập trình cần phải hiểu rõ phương thức sử dụng 9 bit ngăn xếp logic của S7-200 Ngăn xếp logic là một khối gồm 9 bit chồng lên nhau Tất cả các thuật toán liên quan đến ngăn xếp đều làm việc với bit đầu tiên hoặc với bit đầu và bit thứ hai của ngăn xếp Giá trị logic mới đều có thể được gửi ( hoặc được nối thêm) vào ngăn xếp Khi phối hợp hai bit đầu tiên của ngăn xếp, thì ngăn xếp sẽ được kéo lên một bit Ngăn xếp và từng bit của ngăn xếp được biểu diễn như sau:

S0 Stack 0 - bit đầu tiên của ngăn xếp (bit trên cùng)

S1 Stack 1- bit thứ hai của ngăn xếp

S2 Stack 2- bit thứ ba của ngăn xếp

S3 Stack 3- bit thứ tư của ngăn xếp

S4 Stack 4- bit thứ năm của ngăn xếp

S5 Stack 5- bit thứ sáu của ngăn xếp

S6 Stack 6- bit thứ bảy của ngăn xếp

S7 Stack 7- bit thứ tám của ngăn xếp

S8 Stack 8- bit thứ chín của ngăn xếp

2.2.3 Cú pháp lệnh S7-200

Trong S7-200 có một khối lượng lệnh tương đối lớn chúng được chia làm ba nhóm chính

- Nhóm các lệnh mà khi thực hiện thì làm việc độc lập không phụ thuộc vào giá trị logic của ngăn xếp

Trang 3

- Nhóm các lệnh chỉ thực hiện được khi bit đầu tiên của ngăn xếp có giá trị bằng 1

- Nhóm các nhãn lệnh đánh dấu vị trí trong tập lệnh

Do các lệnh trong S7 – 200 là rất lớn nên chúng tôi chỉ đưa ra một số lệnh cần thiết cho quá trình lập trình

2.2.3.1 Lệnh vào/ra

- Load (LD): Lệnh LD nạp giá trị logic của một tiếp điểm vào trong bit đầu tiên của ngăn xếp, các giá trị logic cũ còn lại trong ngăn xếp bị đẩy lùi xuống một bít

- Load Not (LDN): Là lệnh nạp giá trị logic nghịch đảo của một tiếp điểm vào trong bit đầu tiên của ngăn xếp, các giá trị cũ còn lại trong ngăn xếp bị đẩy lùi xuống một bit

Khi biểu diễn LAD các lệnh được thể hiện như sau:

- Tiếp điểm thường mở sẽ được đóng nếu n=1

- Tiếp điểm thường đóng sẽ mở nếu n=1

- Tiếp điểm thường mở sẽ đóng tức thời khi n=1

- Tiếp điểm thường đóng sẽ mở tức thời khi n=1

Các lệnh được biểu diễn trong STL như sau:

- LD n lệnh nạp giá trị logic của điểm n vào bit đầu tiên trong ngăn xếp

- LDN n lệnh nạp giá logic nghịch đảo của điểm n vào bit đầu tiên trong ngăn xếp

- LDI n lệnh nạp tức thời giá trị logic của điểm n vào bit đầu tiên trong ngăn xếp

- LDNI n lệnh nạp giá trị nghịch đảo của điểm n vào bit đầu tiên của ngăn xếp

Trong đó n là toán hạng

Đối với các lệnh thường mở, thường đóng, LD, LDN thì n là toán hạng đầu vào, đầu ra, bộ nhớ, bộ đếm, bộ thời gian và miền

Trang 4

Đối với các lệnh thường mở đóng tức thời , thường đóng mở tức thời, LDI, DNI thì n là toán hạng đầu vào

2.2.3.2 Các lệnh ghi xoá giá trị cho tiếp điểm

- SET (S): lệnh dùng để đóng các điểm gián đoạn đã được thiết kế

- RESET (R): Lệnh dùng để ngắt các điểm gián đoạn đã được thiết kế

Trong LAD, logic điều khiển dòng điện đóng hoặc ngắt các cuộn dây đầu ra Khi dòng điều khiển đến các cuộn dây thì các cuộn dây đóng hoặc mở các tiếp

điểm (hoặc một dãy các tiếp điểm)

Trong STL, lệnh truyền trạng thái bit đầu của ngăn xếp các điểm thiết kế Nếu bit này có giá trị bằng 1, các lệnh S và R sẽ đóng ngắt tiếp điểm hoặc một dãy các tiếp

điểm (giới hạn từ 1 đến 255) Nội dung của ngăn xếp không bị thay đổi bởi các lệnh này

2.2.3.3 Các lệnh logic đại số Boolean

Là các lệnh mà khi thực hiện thì làm việc độc lập không phụ thuộc giá trị logic của ngăn xếp Các lệnh tiếp điểm của đại số Boolean cho phép tạo lập được các mạch logic (không có nhớ ) Khi thực hiện các lệnh tiếp điểm đại số Boolean trong LAD thì các lệnh này được biểu diễn thông qua cấu trúc mạch , mắc nối tiếp hay song song các tiếp điểm thường đóng và các tiếp điểm thường mở Còn trong STL các tiếp điểm được thay bằng các lệnh A ( And ) và O ( Or ) cho các hàm hở hoặc các lệnh AN (And not), ON (Or not) cho các hàm kín Giá trị của ngăn xếp thay đổi phụ thuộc vào từng lệnh

Ngoài những lệnh làm việc trực tiếp với tiếp điểm, S7-200 còn có 5 lệnh đặc biệt biểu diễn các phép tính của đại số Boolean cho các bit trong ngăn xếp, được gọi là các lệnh Stack logic Đó là các lệnh ALD (And load), OLD (Or load), LPS (Logic push), LRD (Logic read) và LPP (Logic pop) Lệnh Stack logic được dùng

để tổ hợp, sao chụp hoặc xoá các mệnh đề logic LAD không có bộ đếm dành cho lệnh Stack logic STL sử dụng các lệnh Stack logic để thực hiện phương trình tổng

Trang 5

Bảng lệnh logic đại số boolean

O n

A n

Lệnh thực hiện toán tử ^ (A) và V (O) giữa giá

trị logic của tiếp điểm n và giá trị bít đầu tiên trong ngăn xếp Kết quả đ−ợc ghi vào bít đầu tiên của ngăn xếp

n:

I,Q,M,SM, T,C,V

AN n

ON n

Lệnh thực hiện toán tử ^ (A) và V (O) giữa giá

trị logic nghịch đảo của tiếp điểm n và giá trị bít

đầu tiên trong ngăn xếp Kết quả đ−ợc ghi lại vào bit đầu của ngăn xếp

AI n

OI n

Lệnh thực hiện tức thời toán tử ^ (A) và V (O) giữa giá trị logic của tiếp điểm n và giá trị bit

đầu tiên trong ngăn xếp Kết quả đ−ợc ghi lại vào bit đầu của ngăn xếp

n: I (bit)

ANI n

ONI n

Lệnh thực hiện toán tử ^ (A) và V(O) giữa giá trị

lo gic nghịch đảo của tiếp điểm n và giá trị bít

đầu tiên trong ngăn xếp Kết quả đ−ợc ghi lai vào bít đầu tiên trong ngăn xếp

N: I (bit)

Bảng 2.1: Bảng lệnh logic đại số boolean

Các lệnh Stack logic nh− các lệnh:

- Lệnh ALD ( And Load): Lệnh tổ hợp giá trị của bit đầu tiên và bit thứ hai của ngăn xếp bằng phép tính logic A Kết quả ghi lại vào bit đầu tiên trong ngăn xếp giá trị còn lại của ngăn xếp đ−ợc kéo lên một bit

I1.0 I1.1 Q1.1

I1.2

LD I 1.0

LD I 1.1

O I 1.2 ADL

= Q 1.1

Trang 6

- Lệnh OLD ( Or Load): Lệnh tổ hợp giá trị của bit đầu tiên và bit thứ hai trong ngăn xếp bằng phép tính logic O Kết quả được ghi lại vào bit đầu tiên trong ngăn xếp, giá trị còn lại của ngăn xếp được kéo lên một bit

Ví dụ:

I0.1 I0.2 Q0.1

I0.3 I0.4

LD I0.1

LD I0.2

LD I0.3

A I0.4 OLD AND

= Q0.1

Tuy nhiên trong nhiều trường hợp ta có thể dựa vào tính giao hoán của các phép tính A và O trong đại số Boolean có thể biến đổi mạch logic phức tạp thành mạch logic đơn giản sao cho khi lập trình Simatic S7-200 chúng ta không cần dùng các lệnh Stack logic nữa

2.2.3.4 Các lệnh so sánh

Khi lập trình, nếu các quyết định về điều khiển được thực hiện dựa trên kết quả của việc so sánh thì có thể sử dụng lệnh so sánh theo byte, từ hay từ kép của S7

- 200

LAD sử dụng lệnh so sánh để so sánh các giá trị của byte, từ và từ kép ( giá trị thực hoặc nguyên) Những lệnh so sánh thường là: so sánh bằng (=), lớn hơn hoặc bằng (>=), nhỏ hơn hoặc bằng (<=) Kết quả của phép so sánh có giá trị bằng

0 (nếu đúng) và bằng 1 (nếu sai) do đó chúng được kết hợp với các lệnh logic LD,

A, O để tạo ra được các phép so sánh như: khác (<>), lớn hơn (>), nhỏ hơn (<) Biểu diễn các lệnh so sánh trong LAD như sau:

- Lệnh so sánh bằng n1 n2

Trang 7

= = x

Tiếp điểm đóng khi n1 = n2

Trong đó: x là B (byte); I (Integer); D (double Integer); R (Real)

N toán hạng theo byte: VB, IB, QB, MB, SMB

- Lệnh so sánh > =

n1 n2

> = x

Tiếp điểm đóng khi n1>=n2

Trong đó n là toán hạng: VW, QW, IW, MW, SMW

- Lệnh so sánh < =

n1 n2

< = x

Tiếp điểm đóng khi n1<=n2

Trong đó toán hạng n: VD, ID, QD, SMD, MD, hằng số

2.2.3.5 Lệnh điều khiển Timer

Timer là tạo thời gian trễ giữa tín hiệu vào và tín hiệu ra nên trong điều khiển

vẫn thường được gọi là khâu trễ Là nhóm lệnh chỉ thực hiện được khi bit đầu tiên

của ngăn xếp có giá trị logic bằng 1

S7-200 có 64 Timer (với CPU 212), 128 Timer (với CPU 214) được chia làm

hai loại khác nhau hoặc 256 Timer (với CPU224) đó là:

Timer tạo thời gian trễ không có nhớ (On –Delay Timer) ký hiệu là TON

- Timer tạo thời gian trễ có nhớ (Retentive On Delay Timer) ký hiệu là TONR

Hai loại TON và TONR sẽ làm việc để tạo thời gian trễ mong muốn khi tín

hiệu tại thời điểm có sườn lên ở tín hiệu đầu vào, tức là khi tín hiệu đầu vào chuyển

trạng thái logic từ 0 lên 1 được gọi là thời điểm Timer được kích Đối với bộ timer

kiểu TON nó sẽ tự động reset khi đầu vào có giá trị logic bằng 0, còn đối với bộ

timer kiểu TONR thì nó không tự động reset mà việc reset lại chỉ được thực hiện

bằng lệnh R Timer TON được dùng để tạo thời gian trễ trong một khoảng thời gian

Trang 8

( miền liên thông), còn đối với Timer TONR thời gian trễ sẽ được tạo ra trong nhiều khoảng thời gian khác nhau

Khi sử dụng Timer TON hoặc Timer TONR chúng ta phải chú ý đến độ phân giải của chúng để đặt thời gian sao cho phù hợp Timer TON và Timer TONR bao gồm ba loại với ba độ phân giải khác nhau: độ phân giải 1ms, 10ms và 100ms Thời gian trễ được tạo ra chính là tích của độ phân giải của bộ Timer được chọn và giá trị đặt trước cho Timer

Ví dụ: Khi ta cho bộ timer có độ phân giải 10ms và giá trị đặt trước là

60 thì thời gian trễ là: =60*10ms =600ms

Timer của S7-200 có những tính chất cơ bản sau:

- Các bộ Timer được điều khiển bởi một cổng vào và giá trị đếm tức thời Giá trị đếm tức thời của Timer được nhập trong thanh ghi 2 Byte (gọi là T-Word) của Timer, xác định khoảng thời gian trễ kể từ khi Timer được kích Giá trị đặt trước của các bộ Timer được ký hiệu trong LAD và STL là PT Giá trị đếm tức thời của thanh ghi

T- Word thường xuyên được so sánh với giá trị đặt trước của Timer

- Mỗi bộ Timer ngoài thanh ghi 2 byte T-Word lưu giá trị đếm tức thời còn

có một bit, ký hiệu là T- bit, chỉ trạng thái logic đầu ra Giá trị logic của bit này phụ thuộc vào kết quả so sánh giữa giá trị đếm tức thời với giá trị đặt trước

- Trong khoảng thời gian tín hiệu x(t) có giá trị logic 1, giá trị đếm tức thời T-Word luôn được cập nhật và thay đổi tăng dần cho đến khi nó đạt giá trị cực đại Khi giá trị đếm tức thời lớn hơn hay bằng giá trị đặt trước thì T- bit có giá trị

logic 1

ứng với mỗi loại CPU và độ phân giải chúng ta có giá trị giới hạn của bộ Timer và được ký hiệu riêng, tuỳ theo ta sử dụng lệnh ton hay TONR

Bảng 2.2: Giá trị giới hạn của bộ timer như sau:

Lệnh

Độ phân giải

Giá trị

T97 ữT100

T33ữT36, T97 ữT100 TON

T101ữT127

T37ữT63, T101ữT255

Trang 9

10ms 327,67s T1ữT4 T1 ữ T4,

T65 ữT68

T1ữT4, T65 ữT68

T69 ữT95

T5ữT31, T69ữT95

Counter là bộ đếm thể hiện chức năng đếm theo sườn xung trong S7 – 200

Bộ đếm Counter được chia làm hai loại: bộ đếm tiến, ký hiệu (CTU) và bộ

đếm tiến lùi, ký hiệu (CTUD)

Bộ đếm tiến CTU đếm số sườn lên của tín hiệu logic đầu vào tức là đếm số lần thay đổi trạng thái logic 0 lên 1 của tín hiệu Số sườn xung đếm dược ghi vào thanh ghi 2 byte của bộ đếm giọ là C_Word

C_Word được gọi là giá trị đếm tứ thời của bộ đếm và nó luôn được so sánh với giá trị đặt trước của bộ đếm dược ký hiệu là PV Khi giá trị đếm tức thời bằng hoặc lớn hơn giá trị đặt trước thì bộ đếm báo ra ngoài bằng cách đặt giá trị logic 1 vào bit đặc biệt C_bit

Bộ đếm tiến cũng như bộ đếm tiến lùi đều có phân lối với tín hiệu điều khiển xoá để thực hiện việc đặt lại chế đọ khởi phát ban đầu (Reset) cho bộ đếm được ký hiệu bằng chữ cái đầu R trong LAD hoặc qui định là trạng thái logic bit đầu tiên của ngăn xếp trong STL

Bộ đếm được Reset khi tín hiệu xoá có tín hiệu logic là 1 hoặc khi lệnh R được thực hiện với C_bit

Với tính năng đa dạng, linh hoạt và dễ sử dụng của Simatic S7 – 200 chúng tôi ứng dụng nó để thành lập chương trình điều khiển

2.2.4 Soạn thảo chương trình lập trình trên phần mềm S7 – 200

Phần mềm Step 7 - Micro/Win 32, người dùng tạo ra các chương trình và cấu hình dưới dạng mà họ thích: biểu đồ thang LAD (Ladder diagram), danh sách lệnh STL (Statement list), biểu đồ các khối chức năng (Function block diagram) Một hoặc hai dự án có thể soạn thảo song song cùng một lúc Việc lập trình được đơn giản hoá một cách đáng kể nhờ chức năng “kéo và thả” (drag and drop), cắt, dán

Trang 10

Hình 2.3: Lựa chọn cấu hình lập trình

nhờ sử dụng bàn phím hoặc con chuột Một số chức năng mới cho phép việc tìm và thay thế tự động, xem trước bản in (print preview), bảng thông tin về các biểu tượng có các địa chỉ, biểu tượng cũng như các địa chỉ được hiển thị cho mỗi phần tử trong quá trình làm việc và giám sát tình trạng làm việc

2.2.4.1 Định cấu hình lập trình

Đây là bước quan trọng đầu tiên cần thực hiện gồm có các bước sau:

- Lựa chọn trên thanh thực đơn Tools Options như trên hình ?

- Hộp thoại Options xuất hiện cho phép ta lựa chọn phương thức lập trình thích

hợp như: Lựa chọn cửa sổ soạn thảo chương trình, ngôn ngữ viết chương trình…

- Để kết thúc ta nhấn nút ENTER hoặc kích vào nút “OK” để xác nhận

những sự lựa chọn đó

2.2.4.2 Tạo và lưu trữ một Project

• Các thành phần của một Project

Một Project bao gồm những thành phần sau:

+ Progam Block : Bao gồm các mã hóa có thể thực hiện được và các lời chú thích Mã hóa có thể thực hiện được bao gồm chương trình chính hay các ngắt và

Ngày đăng: 10/08/2014, 06:21

HÌNH ẢNH LIÊN QUAN

Bảng lệnh logic đại số boolean - Giáo trình cơ điện: Tìm hiểu bộ vi mạch xử lý số trong nền khoa học kỹ thuật hiện nay phần 5 pdf
Bảng l ệnh logic đại số boolean (Trang 5)
Bảng 2.1: Bảng lệnh logic đại số boolean - Giáo trình cơ điện: Tìm hiểu bộ vi mạch xử lý số trong nền khoa học kỹ thuật hiện nay phần 5 pdf
Bảng 2.1 Bảng lệnh logic đại số boolean (Trang 5)
Sơ đồ hình thang  Liệt kê lệnh - Giáo trình cơ điện: Tìm hiểu bộ vi mạch xử lý số trong nền khoa học kỹ thuật hiện nay phần 5 pdf
Sơ đồ h ình thang Liệt kê lệnh (Trang 6)
Bảng 2.2:  Giá trị giới hạn của bộ timer nh− sau: - Giáo trình cơ điện: Tìm hiểu bộ vi mạch xử lý số trong nền khoa học kỹ thuật hiện nay phần 5 pdf
Bảng 2.2 Giá trị giới hạn của bộ timer nh− sau: (Trang 8)
Hình 2.3: Lựa chọn cấu hình lập trình - Giáo trình cơ điện: Tìm hiểu bộ vi mạch xử lý số trong nền khoa học kỹ thuật hiện nay phần 5 pdf
Hình 2.3 Lựa chọn cấu hình lập trình (Trang 10)

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

🧩 Sản phẩm bạn có thể quan tâm