Giáo trình hình thnh hệ số ứng dụng bộ đếm chuyển mạch với vi mạch tần số p9 pot

Ví dụ: Ta muốn hiện thị chữ C ở đèn LED thứ 5 từ trái sáng thì các đi ốt a, f, e, d phải thông, khi đó catôt của các đi ốt này phải được nối với nguồn.. Tương tự nếu ta muốn hiện số 3 ở

• Chu n hoỏ LM335

thi t b d dàng cho chớnh xỏc cao N i nhỏnh

hi u ch nh c a LM335 v i m t bi n tr 10K

B i vỡ u ra c a LM335 t l v i nhi t

tuy t i Do ú v i vi c i u ch nh bi n tr , u

ra c m bi n s cho 0V t i 0oK

Sai s i n ỏp u ra ch là sai s d c

(do u ra tuy n tớnh theo nhi t ) Vỡ v y, chu n hoỏ dốc t i m t nhi t s làm ỳng t t c cỏc nhi t khỏc

i n ỏp u ra c a c m bi n c tớnh theo cụng th c:

VoutT = VoutT0 *

0

T

T

(3.7)

Trong ú: T là nhi t ch a bi t

T0 là nhi t tham chi u

C hai u tớnh b ng nhi t Kelvin

B ng cỏch chu n hoỏ u ra t i m t nhi t s làm ỳng u ra cho t t c cỏc nhi t khỏc Thụng th ng u ra c l y chu n là 10mV/oK

Vớ d t i 25oC ta s cú u ra cú i n ỏp là 2,98V

Tuy nhiờn, LM335 c ng nh b t k lo i c m bi n nào khỏc, s t làm núng

cú th làm gi m chớnh xỏc

Ngoài ra, LM335 là lo i c m bi n khụng th m n c Vỡ v y, khi ta phun sương ướt sẽ không làm ảnh hưởng tới độ chính xác của nó

3.2.1.2 Mạch đo nhiệt độ sử dụng cảm biến nhiệt độ bán dẫn LM335

Trong mạch ta sử dụng một số thiết bị như: Cảm biến nhiệt độLM335, bộ chuyển đổi tương tự số ADC 804, chíp vi điều khiển 89C051, LED 7 vạch, mạch so sánh.v.v

VCC

R2 2.2K

R1 10K

2

D1 LM335

3

Output 10mV/oK

3.2.1.2.1 Sơ đồ nguyên lý và sơ đồ mạch in của mạch cảm biến nhiệt độ

(Phần phụ lục)

3.2.1.2.2 Nguyên lý hoạt động của mạch và tính toán chọn các thiết bị cho mạch

• Nguyên lý hoạt động và tính toán chọn thiết bị cho khối mạch cảm biến và mạch gia công:

M ch gia cụng th c hi n hai ch c n ng là khu ch i và hi u ch nh t o

ra i n ỏp là 0V khi o 0oC

Xột m ch trờn ta th y:

Cỏc khu ch i thu t toỏn ta s d ng lo i OP07 là lo i OA cú offset th p U1

và U2 úng vai trũ là cỏc b m i n ỏp lý t ng: cú tr khỏng vào r t l n và tr khỏng ra r t nh , khụng cỏc u vào nh h ng l n nhau

Cỏc t C1, C2, C3 và C4 cú tỏc d ng ch ng nhi u và n nh ngu n nuụi cho

m ch

Ta cú ỏp t i chõn 2 c a c m bi n LM335 là:

Vs = K*Ta[oK] = K*(273 + ta[oC]) v i K = 10mV/oK (3.8)

T i 0oK, Vs = 0V, nờn t i 0oC => Vs = 2,73V

=> Vs = 2,73 + K*ta[oC] (3.9)

cú giỏ tr i n ỏp ra c a LM335 t i 0oC là 2,73V, trong th c t ta nhỳng

c m bi n vào n c ỏ và hi u ch nh R4 cho n khi i n ỏp ra c a LM335 là 2,73V thỡ d ng

Do ú nh m t o ra i n ỏp u ra là 0V t i 0oC ta c n cú kh i tr ph n i n ỏp 2,73V t i 0oC mà LM335 t o ra Bi n tr R2 chớnh là ph n bự tr ph n i n ỏp mà

ta núi trờn

U3 úng vai trũ là b c ng cú khu ch i Xột tr ng h p nú tuy n tớnh, ỏp

d ng ph ng phỏp x p ch ng cho t ng kớch thớch ngừ vào, ng n m ch ngừ vào cũn l i G i Vout1 là ỏp ngừ ra c a U3 ng v i ngừ vào o, Vout2 là ỏp ngừ ra c a U3 ng v i ngừ vào khụng o Hai thụng s này c tớnh nh sau:

1 * 2

5

6

U

R

R

) 8 7 (

* 5

) 6 5 (

* 8

U

R R R

R R R V

+

+

Nh v y i n áp t i u ra c a U3 là:

5

6

* ) 8 7 (

* 5

) 6 5 (

* 8

U

R

R V R R R

R R

+

+

(3.12)

Ch n R5 = R7, R6 = R8 ta c:

5

6

2 1 2

V R

R

−

=

Suy ra i n áp t i u ra c a m ch (JH1) s thay i AV*10mV khi nhi t thay i 1oC

M t khác phân gi i c a ADC0809 là 5/255 = 19,6 20mV T c là ADC

ch thay i m t digit sau khi áp thay i 20mV Nh v y n u ta ch n AV = 1 thì

ng v i nhi t thay i 2oC ADC m i thay i 1 digit nh n bi t c s thay i nhi t là 1oC ta ph i ch n AV = 2

Ö Ch n R6 = 20K và R5 = 10K

tính ch n R3, ta xét i u ki n ho t ng c a LM335 nhi t

ta = 25oC, IR = 1mA thì i n áp ngõ ra c a LM335 là 2,98V

mA

V V

02 , 2 1

98 , 2 5

(3.14)

Ö Ch n R3 = 2.2K Ta c ng ch n R1 = 2.2K

Chú ý: các bi n tr trong m ch c m bi n này s d ng bi n tr ch nh tinh (hay

bi n tr o l ng), lo i có c u t o g m nhi u vòng dây i n tr xo n bên trong,

khụng nờn dựng bi n tr thụng th ng r t khú ch nh và khụng n nh (khi va

ch m nh s b thay i giỏ tr )

• Nguyên lý hoạt động và tính toán chọn thiết bị cho khối mạch chuyển đổi và khối mạch vi xử lý

Chương trình điều khiển hiển thị trên LED được nạp vào chíp vi xử lý 89C51

Đầu vào JP5 của khối mạch này được đấu với đầu ra JH1 của khối mạch cảm biến và mạch gia công

Chân Vref được nối với một mạch ổn định điện áp gồm 1 chiết áp chỉnh tinh

và 1 diode Zerner

ở chân này điện áp đầu vào được dùng làm điện áp tham chiếu Quan hệ giữa

điện áp Vref/2 được thể hiện ở bảng 3.5

Đầu JP10 được đấu với đầu JP11 Các Tranzitor được sử dụng ở đây là loại pnp

org 0h

sjmp main

org 0Bh

ljmp ngat_timer0

main: mov sp,#30h

mov tmod,#01h

mov tl0,#low(-9216)

mov th0,#high(-9216)

setb tr0

mov ie,#82h

mov r2,#00h

mov 12h,#00h

mov 13h,#00h

mov 14h,#00h

loop: acall hienthi

acall kiemtra_1s

sjmp loop hienthi: mov dptr,#bang_ma_led ;led1

mov p1,#11111110b mov p2,#01000110b acall delay

mov p2,#0ffh acall delay ;led2 mov p1,#11111101b mov p2,#00011100b acall delay

mov p2,#0ffh acall delay ;led3 mov p1,#11111011b

mov a,14h

movc a,@a+dptr

mov p2,a

acall delay

mov p2,#0ffh

acall delay

;led4

mov p1,#11110111b

mov a,13h

movc a,@a+dptr

mov p2,a

acall delay

mov p2,#0ffh

acall delay

;led5

mov p1,#11101111b

mov a,12h

movc a,@a+dptr

mov p2,a

acall delay

mov p2,#0ffh

acall delay

ret

delay: mov r7,#10h

again: djnz r7,again

ret

kiemtra_1s: cjne r2,#100,thoat

mov r2,#00h

mov p0,#0ffh

setb p3.7 clr p3.6 nop nop setb p3.6 again1: jb p3.7,again1 clr p3.5

mov a,p0 mov b,#100 div ab mov 12h,a mov a,b mov b,#10 div ab mov 13h,a mov 14h,b setb p3.5 thoat:

ret ngat_timer0: inc r2 mov tl0,#low(-9216) mov th0,#high(-9216) setb tr0

reti bang_ma_led: db 40h,79h,24h,30h,19h,12h,2h,78h,0h,1

0h end

• Nguyên lý hoạt động và tính toán chọn thiết bị cho khối mạch hiển thị

Các đầu SV1 và SV7 lần lượt được đấu với các đầu JP14 và đầu JP1 của khối mạch chuyển đổi và khối mạch vi xử lý

Trong mạch này ta sử dụng 5 đèn LED 7 vạch nối chung anôt Mạch hoạt

động theo phương pháp quét tức là nó quét lần lượt các đèn LED Các đèn này được quét liên tục, thời gian quét mỗi đèn rất ngắn khoảng vài μs Do hiện tượng lưu ảnh trên võng mạc mà mắt ta cảm nhận như các đèn này không thay đổi trạng thái Chương trình đã được nạp cho vi xử lý điều khiển quá trình này

Các điện trở từ R1 ữ R8 trong mạch để hạn chế dòng cho đèn LED

từ 5 ữ 20 mA

Ví dụ: Ta muốn hiện thị chữ C ở đèn LED thứ 5 từ trái sáng thì các đi ốt a, f,

e, d phải thông, khi đó catôt của các đi ốt này phải được nối với nguồn

Tương tự nếu ta muốn hiện số 3 ở đèn thứ 3 từ trái sáng thì các đi ốt a, b, c,

d, g phải thông, khi đó catôt của các đi ốt này phải được nối với nguồn

3.2.1.2.3 Tổng quan về chíp vi điều khiển 89051

3.2.1.2.3.1 Cấu tạo bên trong của chíp vi điều khiển 89051

Vào năm 1981 Hãng Intel giới thiệu một số bộ vi điều khiển được gọi là

8051 Bộ vi điều khiển này có 128 byte RAM, 4K byte ROM trên chíp, hai bộ định thời, một cổng nối tiếp và 4 cổng (đều rộng 8 bit) vào ra tất cả được đặt trên một

chíp

8051 là một bộ xử lý 8 bit có nghĩa là CPU chỉ có thể làm việc với 8 bit dữ liệu tại một thời điểm Dữ liệu lớn hơn 8 bit được chia ra thành các dữ liệu 8 bit để

cho xử lý 8051 có tất cả 4 cổng vào - ra I/O mỗi cổng rộng 8 bit (xem hình 3.2.2.3.1 ) Mặc dù 8051 có thể có một ROM trên chíp cực đại là 64 K byte, nhưng

các nhà sản xuất lúc đó đã cho xuất xưởng chỉ với 4K byte ROM trên chíp

Bảng 3.4: Các đặc tính của 8051 đầu tiên

ROM trên chíp

RAM

Bộ định thời

Các chân vào - ra

Cổng nối tiếp

Nguồn ngắt

4K byte

128 byte

2

32

1

6

Hình 3.10: Bố trí bên trong của sơ đồ khối 8051

3.2.1.2.3.2 Mô tả chân của chíp vi điều khiển 89051

Họ 89051đều có 40 chân, với hai hàng chân DIP cho các chức năng khác nhau Sơ đồ bố trí chân của 89051

OSC

INTERRUPT

CONTROL

4 I/O PORTS

BUS CONTROL

SERIAL PORT

EXTERNAL

INTERRUPTS

CPU

ON - CHIP RAM

ETC TIMER 0 TIMER 1

ADDRESS/DATA

TXD RXD

P P P P

P1.0 P1.1 P1.2

P1

P1.4 P1.5 P1.6 P1.7 RST

P0.0 (AD0) Vcc 1

2 3 5 6 4

7 8 9 11 12 10

13 14 15 17 18 16

19 20

40 39 38 36 35 37

34 33 32 30 29 31

28 27 26 24 23 25

22 21

8051 (8031)

P0.1 (AD1) P0.2 (AD2) P0.4 (AD4) P0.5 (AD5) P0.3 (AD3)

PSEN P0.6 (AD6)

P2.5 (A13) P2.3 (A11) P2.1 (A9)

P2.7 (A15)

P2.4(A12) P2.6 (A14)

P2.0 (AB) P2.2 (A10)

(RXD) P3.0 (TXD) P3.1 (NT0) P3.2 (NT1) P3.3 (T0) P3.4 (T1) P3.5 (WR) P3.6 (RD) P3.7 XTAL2 XTAL1 GND

P0.6 (AD6) EA/CPP ALE/PROG

Hình 3.11: Sơ đồ bố trí chân của 89051 Trên hình 3.11 là sơ đồ bố trí chân của 8051 Ta thấy rằng trong 40 chân thì có

32 chân dành cho các cổng P0, P1, P2 và P3 với mỗi cổng có 8 chân Các chân còn lại được dành cho nguồn VCC, đất GND, các chân dao động XTAL1 và XTAL2 tái lập RST cho phép chốt địa chỉ ALE truy cập được địa chỉ ngoài EA, cho phép cất chương trình PSEN Trong 8 chân này thì 6 chân VCC , GND, XTAL1, XTAL2, RST và EA được các họ 8031 và 8051 sử dụng Hay nói cách khác là chúng phải

được nối để cho hệ thống làm việc mà không cần biết bộ vi điều khiển thuộc họ

8051 hay 8031 Còn hai chân khác là PSEN và ALE được sử dụng chủ yếu trong các hệ thống dựa trên 8031

1 Chân VCC: Chân số 40 là VCC cấp điện áp nguồn cho chíp Nguồn điện áp là +5V

2 Chân GND: Chân GND: Chân số 20 là GND

3 Chân XTAL1 và XTAL2:

8051 có một bộ dao động trên chíp nhưng nó yêu cầu có một xung đồng hồ ngoài để chạy nó Bộ dao động Thạch Anh thường xuyên nhất được nối tới các chân đầu vào XTAL1 (chân 19) và XTAL2 (chân 18) Bộ dao động Thạch Anh

được nối tới XTAL1 và XTAL2 cũng cần hai tụ điện giá trị 30pF Một phía của tụ

điện được nối xuống đất như được trình bày trên hình 3.12

C2

C1

30pF

XTAL2

XTAL1

GND

XTAL2

XTAL1

GND

NC

EXTERRNAL OSCILLATAOR SIGNAL

Hình 3.12 a) Nối XTAL tới 8051 b) Nối XTAL tới nguồn đồng bộ ngoài

Cần phải lưu ý rằng có nhiều tốc độ khác nhau của họ 8051 Tốc độ được coi như là tần số cực đại của bộ giao động được nối tới chân XTAL Ví dụ, một chíp 12MHz hoặc thấp hơn Tương tự như vậy thì một bộ vi điều khiển cũng yêu cầu một tinh thể có tần số không lớn hơn 20MHz Khi 8051 được nối tới một bộ giao

động tinh thể thạch anh và cấp nguồn thì ta có thể quan sát tần số trên chân XTAL2 bằng máy hiện sóng Nếu ta quyết định sử dụng một nguồn tần số khác bộ giao

động thạch anh chẳng hạn như là bộ dao động TTL thì nó sẽ được nối tới chân

XTAL1, còn chân XTAL2 thì để hở không nối như hình 3.12b

4 Chân RST:

Chân số 9 là chân tái lập RESET Nó là một đầu vào và có mức tích cực cao (bình thường ở mức thấp) Khi cấp xung cao tới chân này thì bộ vi điều khiển sẽ tái lập và kết thúc mọi hoạt động Điều này thường được coi như là sự tái bật nguồn Khi kích hoạt tái bật nguồn sẽ làm mất mọi giá trị trên các thanh ghi

5 Chân EA:

Các thành viên họ 8051 như 8751, 98C51 hoặc DS5000 đều có ROM trên chíp lưu cất chương trình Trong các trường hợp như vậy thì chân EA được nối tới

VCC Đối với các thành viên củ họ như 8031 và 8032 mà không có ROM trên chíp thì mã chương trình được lưu cất ở trên bộ nhớ ROM ngoài và chúng được nạp cho 8031/32 Do vậy, đối với 8031 thì chân EA phải được nối đất để báo rằng mã chương trình được cất ở ngoài EA có nghĩa là truy cập ngoài (External Access) là chân số 31 trên vỏ kiểu DIP Nó là một chân đầu vào và phải được nối hoặc với VCC hoặc GND Hay nói cách khác là nó không được để hở

6 Chân PSEN:

Đây là chân đầu ra cho phép cất chương trình (Program Store Enable) trong

hệ thống dựa trên 8051 thì chương trình được cất ở bộ nhớ ROM ngoài thì chân này

được nối tới chân OE của ROM

7 Chân ALE:

Chân cho phép chốt địa chỉ ALE là chân đầu ra và được tích cực cao Khi nối

8051 tới bộ nhớ ngoài thì cổng 0 cũng được cấp địa chỉ và dữ liệu

Hay nói cách khác 8051 dồn địa chỉ và dữ liệu qua cổng 0 để tiết kiệm số chân Chân ALE được sử dụng để phân kênh địa chỉ và dữ liệu bằng cách nối tới chân G của chíp 74LS373

8 Các chân cổng vào\ra và các chức năng của chúng

Bốn cổng P0, P1, P2 và P3 đều sử dụng 8 chân và tạo thành cổng 8 bít Tất cả các cổng khi RESET đều được cấu hình như các đầu ra, sẵn sàng để được sử dụng như các cổng đầu ra Muốn sử dụng cổng nào trong số các cổng này làm đầu vào thì nó phải được lập trình

9 Cổng P0

Cổng 0 chiếm tất cả 8 chân (từ chân 32 đến 39) Nó có thể được dùng như cổng đầu

ra, để sử dụng các chân của cổng 0 vừa làm đầu ra, vừa làm đầu vào thì mỗi chân phải được nối tới một điện trở kéo bên ngoài 10kΩ Điều này là do một thực tế là cổng P0 là một màng mở khác với các cổng P1, P2 và P3 Khái niệm máng mở

được sử dụng trong các chíp MOS về chừng mực nào đó nó giống như Cô-lec-tơ hở

đối với các chíp TTL Trong bất kỳ hệ thống nào sử dụng 89C51 ta thường nối cổng P0 tới các điện trở kéo, bằng cách này ta có được các ưu điểm của cổng P0 cho cả

đầu ra và đầu vào Với những điện trở kéo ngoài được nối khi tái lập cổng P0 được cấu hình như một cổng đầu ra

a) Cổng P0 đầu vào: Với các điện trở được nối tới cổng P0 nhằm để tạo nó thành cổng đầu vào thì nó phải được lập trình bằng cách ghi 1 tới tất cả các bit Đoạn mã dưới đây sẽ cấu hình P0 lúc đầu là đầu vào bằng cách ghi 1 đến nó và sau đó dữ liệu nhận được từ nó được gửi đến P1

b) Vai trò kép của cổng P0: Khi nối 8051 tới bộ nhớ ngoài thì cổng 0 cung cấp cả địa chỉ và dữ liệu 8051 dồn dữ liệu và địa chỉ qua cổng P0 để tiết kiệm số chân