Thiết bị ngoại vi & Kỹ thuật ghép nối - Chương 6 pdf

analog signal interface overview:• Trong Máy tính số, thông tin thu về : • Rời rạc về thời gian • Rời rạc về giá trị • => để máy tính thu thập, cần phải 'rời rạc hóa' các tín hiệu về t

ch 6 analog interfacing

In this Chapter:

• Analog Signal Interface Overview

• Analog Electronics - Conditioner

• Digital to Analog Converters

• Analog to Digital Converters

• DAS - SCADA - DCS/QCS

6.1 analog signal interface overview:

• Là hàm của 1 (hoặc

nhiều) biến độc lập,

đại l−ợng vật lý theo

thời gian: nh− tiếng

nói, nhiệt độ theo

thời gian: A=f(t,h)

• Xuất hiện liên tục

trong khoảng thời

gian t 0 - t 1

• Giá trị biến thiên liên

tục trong khoảng biên

6.1 analog signal interface overview:

• Trong Máy tính số, thông tin thu về :

• Rời rạc về thời gian

• Rời rạc về giá trị

• => để máy tính thu thập, cần phải 'rời rạc hóa' các

tín hiệu về thời gian và giá trị, dùng thiết bị chuyển

đổi ADC tạo ra các tín hiệu số, để:

• Xử lý, cất vào kho số liệu

• Truyền gửi đi xa

H×nh 6.02a M« h×nh ghÐp nèi tÝn hiÖu analog

H×nh 6.02-b M« h×nh HÖ §o l−êng - §iÒu khiÓn sè

• Process:

– Là các quá trình công nghệ như: dây chuyền xeo giấy; phối-trộn-nghiền-nung clinker => sản xuất cement; dây chuyền luyện-nung-cán thép, sản xuất-trộn phân bón NPK, các nhà máy phát điện

• Sensors:

– Là vật liệu/thiết bị dùng để chuyển đổi các đại lượng vật lý không điện (T, RH, p, L, v, a, F, pH, F, ) thành tín hiệu điện (u, i, R, f)

– Vật liệu: do đặc tính tự nhiên của vật chất – ví dụ RTD Pt100, cặp nhiệt điện, piazo (titanate-bary), tenzometric– Thiết bị: có sự gia công/chế tác – ví dụ LM135

precision temperature sensor, bán dẫn

• Conditioners:

– Vì tín hiệu từ sensors thường rất nhỏ, có nhiễu và phi tuyến => có mạch điện tử analog để xử lý tín hiệu:

• MUX: analog multiplexer – bộ dồn kênh

– Inputs: n bit chọn kênh, có 2n kênh số đo analog, đánh số từ0 2n-1;

– Output: 1 kênh chung thông với 1 trong số 2n inputs và duy nhất;

– Như vậy chỉ cần 1 hệ VXL/MT và ADC vẫn thu thập được nhiều điểm đo công nghệ

• Trích mẫu và giữ - Sample & Hold:

– Dùng để trích mẫu của t/h khi có xung sample (100s ns vài us) và giữ nguyên giá trị của t/h trong khoảng thời gian lâu hơn để ADC chuyển đổi được ổn định;

– Chỉ dùng trong các trường hợp tín hiệu biến thiên nhanh

tương đối so với thời gian c/đ của ADC;

• ADC: analog to digital convertor:

– Rời rạc hóa t/h về thời gian và số hóa t/h –

• DAC: digital to analog convertor

– Biến đổi tín hiệu số => liên tục về tg nhưng vẫn rời rạc về gt;

– Nhiều loại: số bit/1 hay 2 dấu/tốc độ

• Mạch điện tử analog:

– Có nhiều kiểu chức năng tùy thuộc ứng dụng:

• Lọc – tái tạo, tổng hợp âm thanh;

• Khuếch đại để đến các cơ cấu chấp hành;

• Cách ly quang học đề ghép nối với các thiết bị công suất lớn (motor, breaker, )

• Actuators: các cơ cấu chấp hành

– Là 1 lớp các thiết bị để tác đọng động trở lại dây

chuyền công nghệ;

– Cơ học: motor (3 phase Sync/Async, single phase, dc, step) như robot, printer’s motor, FDC/HDC motors – Điều khiển dòng năng lượng điện: SCR (thyristor),

Triac, Power MOSFET, IGBT

– Điều khiển dòng chất lỏng/khí/gas: valves (percentage, ON/OFF valves)

6.2 analog electronics:

thuật toán để tạo các bộ conditioners – chuẩn hóa tín hiệu

• Analog Switches & Analog Multiplexers

• Reference Voltage Sourcers - nguồn áp chuẩn

• Sample & Hold - trích mẫu và giữ

• Converssion Errors - Sai số chuyển đổi

•

6.2 analog electronics: 6.2.1 Opamp

galvanic, xö lý th tõ 0Hz.

• TÝn hiÖu gåm:

• 2 ch©n tÝn hiÖu Inv Inp vµ

Non Inv Input

6.2.1 opamp: đặc điểm opamp

• Xử lý tín hiệu dc (0 Hz up)

• Hệ số khuếch đại lớn, từ kilo Mega and even more

(GBW - Gain - band width Product, unit @ MHz)

6.2.1 opamp: đặc điểm opamp

• Khuếch Vi sai (Differential Amplifier), loại trừ nhiễu tốt

=> CMRR (Common Mode Rejection Ratio - hệ số khử

nhiễu đồng pha lớn) up to 120dB

• Band width/ Slew rate: Băng thông/ Tốc độ tăng điện áp

tối đa phía Output khi cửa vào có bước nhảy đơn vị

• U Offset : Khi cửa vào =0 mà cửa ra khác 0 Điện áp trôi

theo thời gian và nhiệt độ => chỉnh Uoffset/ bias current

• ICs:

• Linear Monolithic: μA741 (Fair Child), LMx24s (NS)

• Linear FET: TL 081/ 082/ 084 (TI), LF356/357/347 (NS)

• Linear Hybrid:LH0024/ 0032 (NS-Hi Slewrate)

H×nh 6.05a Analog Comparator, dïng trong ADC

H×nh 6.05b

H×nh 6.05c

H×nh 6.05e

H×nh 6.05-g Instrumentation Ampl.

H×nh 6.05-h

H×nh 6.05-j

H×nh 6.05-k

H×nh 6.05-l M¹ch lÆp l¹i tÝn hiÖu (Follower)

H×nh 6.05-n i/ U Converter - ghÐp nèi dac out

6.2.2 analog switches & multiplexers: a Switches

H×nh 6.06 Symbol of Analog SPDT switch

6.2.2 analog switch & multiplexer: b Multiplexers

• 2 n switches nối chung 1 cực

• n bit chọn kênh => 2 n kênh, 1 trong số 2 n kênh đ−ợc

chọn trong 1 thời điểm.

• Chức năng MUX và DeMUX

• Có tín hiệu Inhibit - cấm tất cả các kênh

• Biên độ tín hiệu: Vss <U(s) < Vdd , Chú ý hiện

• Là các vi mạch (super zener) tạo ra các điện áp có độ ổn

định cao theo thời gian và theo nhiệt độ môi trường

• Giá trị điện áp theo thập phân (2,5 / 5/ 10,00Vdc) hay nhị

• Trích mẫu của tín hiệu vào thời điểm cuối của xung Sample và giữ nguyên giá trị đó trong khoảng thời gian lâu hơn.

• Dùng trong các hệ thu thập số liệu khi tốc độ biến

thiên tín hiệu cao (tương đối) với thời gian ADC chuyển

đổi

• Thu hẹp cửa sổ bất định của ADC - do thời gian

chuyển đổi dài (10s μs - ms) thành cửa sổ bất định của S&H (10s ns μs) => nâng cao độ chính xác chuyển đổi A/D và nâng cao tần số tín hiệu.

• Thời gian trích mẫu: vài chục ns đến vài μs

• Tụ giữ (C hold ): dùng tụ có dòng rò rất nhỏ

6.2.4 Sample & Hold (trích mẫu & giữ)

H×nh 6.08 Synbolic Sample & Hold ICs: LF189s (NS); AD585 (Analog Device Inc.)

• Có tín hiệu u(t) Định: điểm t 1 => mẫu A 1 ; t 2 => mẫu

đường ban đầu, tùy thuộc mật độ của mẫu.

H×nh 6.10 TÝnh tÇn sè h×nh sin víi DAC 574 Case study: u(t)= 5+5*sin(ωt+ψ) (V) ADC 12bit, 35μs

converssion time, U(ref) = 10,24V Sai sè l−îng tö = 1/2

• Sai số tuyệt đối giữa giỏ trị đo và giỏ trị thực x

Δx = x – x*

• Sai số tương đối: δ% = (Δx/x) x 100

• Sai số do sensor:

– Sai số cú tớnh hệ thống:

• Do nguyờn lý của sensor,

• Chuẩn thang, xử lý kết quả đo

– Sai số ngẫu nhiờn:

• Do tớn hiệu nhiễu ngẫu nhiờn, ảnh hưởng của mụi trường

6.2.5 Các sai số chuyển đổi

• Sai số lượng tử: do việc rời rạc hóa tín hiệu => lấy trung bình, loại trừ bớt

• Sai số do mạch chuẩn hóa (conditioner) analog:

• Zero Err, offset, cộng => potentiometer/ software,

• Full Scale Err, nhân – gain, => pot./ software

• Nguồn chuẩn U ref

• Nguồn cấp,

• Tín hiệu biến thiên nhanh

• Tần số lấy mẫu thưa/chậm.

• Ref Kỹ thuật Đo lường - Prof Dr Phạm Thượng Hàn

6.2.5 các sai số chuyển đổi

6.3 DAC - Digital to Analog Convertors

• 6.3.1 Khái niệm:

• Digital to Analog: số => tín hiệu dòng điện/điện áp, liên tục

về thời gian, rời rạc về giá trị

+ Tái tạo: Âm thanh số, CD, KaraOke

+ Ghép nối giữa hệ thống số (PC, PLC ) => bộ điều khiển analog, tạo ra các SET-POINT

+ Bộ nhân tín hiệu analog - 4 góc: nhân hệ số với U(in) thay

6.3 DAC - Digital to Analog Convertors

6.3.2 Nguyên lý

cấu trúc và Hoạt động (hình 6.15)

Hình 6.15 Nguyên lý DAC

6.3 DAC - Digital to Analog Convertors

6.3.3 R-2R Ladder DAC:

• Xem hình 6.16.

• Là phương pháp dùng lưới điện trở R-2R

chia cây nhị phân dòng điện

• Đơn giản, chính xác cao, nhanh

• Trên thị trường dùng phương pháp này.

Hình 6.16 R-2R ladder DAC with i/u converter

6.3.4 Ghép nối DAC với hệ VXL:

• Hình 6.17

• Thiết bị bao gồm: port //, DAC và KĐTT (OpAmp) để

biến đổi i => u, Nguồn chuẩn,

• DAC0808: 8 bit unlatched input => dùng latch bên ngoài, 100ns, đơn dấu, 16 pin DIP, rẻ tiền và dễ ghép nối

• Cổng // có thể là:

– LPT, mode 0, nếu ghép nối với PC hoặc

– ISA bus <=> PPI 8255 (h 5.3) hoặc

– bộ chốt 8 bit (h.5.2a) hoặc

– Vi điều khiển – đã có latched outport.

• Options: built in latched DAC: DAC0832, là DAC0808 + latch => ghép trực tiếp với data bus; DAC1210 – 12 bit, ghép với bus 8/16 bit bus interface directly

• Theo hình 6.17, nếu R1=R2=(R3+RPOT) thì thỏa CT *

• Nếu muốn thay đổi dải giá trị Analog Out (Output

range) thì thay đổi (R3+RPOT).

– Ví dụ: UREF=5,12V, cần UOUT =0 10,20V, thì giá trị Rs =?

• POT: potentiometer – chiết áp

• Các ví dụ tạo điện áp analog:

– n = 8 bit, UREF = 10,24Volt (giả sử)

• b(i) = 0s, all => UOUT= 0V

• b(0) = 1, (!) => UOUT=ULSB= (1/2n)*UREF= 0.04V

(TVDN), độ phân ly của DAC - resolution, là khả năng

tạo điện áp nhỏ nhất, hoặc hiệu của 2 giá trị liên tiếp nhau

• Ví dụ 1: với UOUT=0 10,20V, tạo đ/áp 9,23V:

– Vì chuyển đổi là tuyến tính, điện áp này bằng bao nhiêu lần đ/áp ULSB,, với Ampl là biến kiểu byte.

– vì output ports, latches là 8/10/12 bit => khi Out ra, số

liệu phải là số nguyên, mặc dù điện áp là số thực và kết quả phép chia là số thực => phải dùng phép làm tròn trước đó

– Dễ lẫn giữa biên độ điện áp số thực và số nguyên t/ư!

• Thủ tục tạo n chu kỳ xung chữ nhật có biên độ điện áp là U0

=2.34V và U1 = 7.45V , thời gian t0 và t1(Hình 6.18-a) A0 vàA1 là 2 biến nguyên kiểu byte, t0 =2ms và t1=1ms (biến nguyên)

A0:= Round(2.34/0.04); {A0 và A1 là biến kiểu byte}

A1:= Round(7.45/0.04);

For i:= 1 to n do

Begin

Port[dac]:= A1; delay (t1);

Port[dac]:= A0; delay (t0);

• Chú ý:nếu các số liệu lặp lại nhiều lần => làm tròn ngoài vòng

• Tạo tín hiệu hình sin: lấy đủ n+1 mẫu

For i:= 0 to n do

AA[i] : = Round(Truc_gia + (Ampl * sin (2*pi*i/n)));

– Với :

• AA[i] là biến mảng có n+1 phần tử kiểu byte

• Truc_gia là giá trị công thêm vào hình sin để tín hiệu ra

không có phần âm, dùng cho các DAC đơn dấu (single polar), không tạo được điện áp âm Thường gán giá trị bằng nửa thang TVDN là 128 - ứng với U=5.12V

• Ampl là biên độ của hình sin, theo đầu bài cho, không lớn

hơn 5,12V

– Khi phát: theo yêu cầu: 1 dãy m chu kỳ hoặc phát

liên tục theo 1 điều kiện nào đó hoặc nhiều chu kỳ của

Hình 6.19 Một số dạng sóng điều chế

PHỤ LỤC:

Application Hint How to delay @ us:

PIT 8254 (Programmable Interval Timer) 3 T/Cs TC0 dùng để Sys Timer: 18.2Hz.

Các bộ đếm và timer là 16 bit, count down

Input Clock: 14.31818MHz/3 = 4,77MHz

4.77MHz/4 [2] = 1.19[2.38MHz]

• T/C0: mode0, divisor 65536 => 55ms phát 1 xung => IRQ0 – system timer interrupt

• T/C1: Mode0, divisor 18 => để làm tươi DRAM

• T/C2: Mode0, divisor thay đổi để tạo âm thanh cho PC speaker.

Các máy tính có Clock In 1.19MHz or 2.38 MHz PP

kiểm tra?

surpose that f CLOCK = 2.38636MHz, ( from ((14.31818/3)/2)

=> 1 count # 0.419 μs => 15μs # 36 counts - rounded

6.3.5 THAM KHẢO: (y/c bình thường đ/v CQ)

• Tra cứu các vi mạch DAC: (pdf files và AN)

www.national.com/product/interface/ad-da

– DAC0808 - single pole, 8 bit, 100ns

– DAC0800 - signed voltage output, 8 bit, 100ns

– DAC0832 - latched 8 bit dac - bus interface directly, – DAC1210 - latched 12 bit dac – 8/16 bit bus

interface directly, 200ns

6.3.6 Bài tập: phát hàm với các tạo dac

8bit/12bit/dấu:

• + Squarewave: (A0-t0, A1-t1)

• + Multi-Level Squarewave: (A0-t0, A1-t1,

A2-t2 )

• + SawTeeth / or \ : Samples/Cycle

• + Tri-Angle: Samples/Slope

• + Sine: Spc, a sector of sinous cycle: Spc?

• + Multi wave form

• + Random.

• + Các bài trên có điều chế tín hiệu biên độ, tần số,

độ rộng

6.4 ADC: Analog to Digital Convertors

6.4.1 Khái niệm:

• Là thiết bị có 2 chức năng:

– Rời rạc hóa tín hiệu về thời gian

– Số hóa tín hiệu về biên độ

=> Lượng tử hóa

• Phân loại:

– Chuyển đổi gián tiếp: u(t) => time

(đại lượng trung gian) => code

– Chuyển đổi trực tiếp: u(t) => code

– Chuyển đổi phi tuyến: CODEC

(TP3057 - Mitel hay AC’97 Intel)

• Chuyển đổi gián tiếp: tích phân 2 sườn dốc

– u(t) => Time Interval/f/T => code

– Chậm, rẻ tiền ($s), độ phân ly và chính xác cao

– Dùng cho đo lường, thu thập số liệu trong công

nghiệp không cần nhanh, loại được nhiễu

• Chuyển đổi trực tiếp: u(t) => code

– Nhanh, độ phân ly thấp hơn [đắt tiền], dùng để thu thập và xử lý tín hiệu biến thiên nhanh

• Chuyển đổi kiểu xấp xỉ liên tiếp:10k 10MSps

• Chuyển đổi song song: 10M 500 MSps

6.4.2 Định lý lấy mẫu Shannon - Kochennicov:

• Phát biểu:

Tín hiệu u(t) liên tục, trong nó có chứa thành phần fMAX, (năng lượng của tín hiệu ở fMAX =0) thì có thể khôi phục lại tín hiệu không bị sai từ những giá trị gián đoạn, với điều kiện:

fSAMPLE >= 2fMAX

• Bình luận:

– Not for sinous signals Đối với sinous signals,

phải có 10 100 Spc (Samples per Cycle)

– Định lý này có tính pháp lý

– Để cho kỹ sư hiểu số mẫu tối thiểu bao nhiêu là

đủ, không dày quá => tránh lãng phí (tốc độ

ADC, thời gian xử lý, bộ nhớ) ; lấy thưa thì sẽ tái

6.4.3 Chuyển đổi gián tiếp: Hình số 6.20.

• Tích phân 2 sườn dốc - Dual Slope

Integration ADC:

– Đặc điểm:

• Chậm, hàng chục hàng trăm ms - converssion time

• Loại bỏ được nhiễu lưới công nghiệp (50/60 Hz)

• Rẻ, độ phân li cao, độ chính xác cao, nếu Internal Ref

và clock thì đắt hơn

– => Dùng để đo lường, thu thập số liệu trong công nghiệp

• Ví dụ ICs:

– ICL 7107, 15 17kđ,

• In: -2V 2V, Out: -1999 => 1999, 4.000 counts <=> 12 bit,

• LED 7 Seg drive directly w current soursers for display

• Converssion time: 20 40ms

– ICL 7135, 25 30kđ,

• Inp: -2V +2V, Out: -19999 =>+19999, 40.000 count > 15bit, 400 ms converssion time

• De-Multiplexed Out BCD for 5 digits of 7 Seg, scanned

– ICL 7109, 120kđ, w REF & Clock

• Inp: -2V +2V, Out: 12 bin + pole, 8/16 bit interface to CS

• Nguyên lý cấu trúc: hình 6.20

– UIN: điện áp cần chuyển đổi,

– Switch: SPTT, chuyển mạch theo các phase hoạt động

1 t2– Integrator: Ua = - - ∫ (UINdt)

RICI t1

– AC: Analog Comparator: V+ > V- => Out = 1

V+ < V- => Out = 0

Chú ý: không có khái niệm

V+=V-– Bộ "đảo dấu" UREF, ví dụ: UREF= -1,000 Volt khi UIN > 0 V

UREF= +1,000 Volt khi UIN < 0 V – Timing-Control: điều khiển hoạt động của ADC

– Counter: để đếm thời gian (t3-t2), bin/BCD

– Output Latch: chốt số liệu ra: 7seg/bcd/bin; [3state] để ghép

nối bus trực tiếp, có tín hiệu Hi/Low byte enable

• Hoạt động: Chia thành 3 phase, Free Run, không

– De-integration Phase: (t2=>t3), K1 => "-UREF", K2, K3 Opened

d Cđ trực tiếp: nglý xấp xỉ liên tiếp - Successive

Approximation ADC:

• Đặc điểm:

– Nhanh: Vài trăm ns - 100 μs

– Input: 0 5V, -5 +5V, -10 +10V (cao, KĐ nhiều)

– Digital Out: 3state, Binary, bus interface directly

– Thường để xử lý tín hiệu biến thiên nhanh: âm thanh, voice, radar, xử lý ảnh

– [Đắt tiền hơn]: 12 bit-10 μs @ 20US$ - $40, DA7914,

Analog Device Inc 10bit, 1MSps, 4 Channel Inp, Serial Out, Ext Ref & Clock ($5 each – package 500pcs)

– Giá thành còn phụ thuộc Internal/External Clock and/or

• Nguyên lý cấu trúc: (Hình 6.22)

– SAR: Successive Approximation Register: là 1

sequencer điều khiển hoạt động của ADC,

• Inp.: clock và AC out = 1/0;

• Outp là Qi được tạo ra, qua bộ DAC để thăm dò, so với giá trị vào UIN Việc thăm dò theo nguyên lý cây nhị

phân

– DAC và UREF: Tạo điện áp mẫu để so với UIN

– AC: Analog Comparator, so sánh UIN và UDAC-OUT, không có kết quả bằng nhau.

– 3 state buffer: Hi-Z ghép với bus khi không được chọn Khi được chọn, tổ hợp -CS = 0 và -IOR = 0

• Hoạt động:

– n bit => có n steps

– Mỗi chu kỳ chuyển đổi đều do CPU khởi động hoặc Free Run, chuyển đổi xong báo tín hiệu EOC (End Of

Converssion) hoặc status

– Start ADC: mov dx, adc_port

out dx, al ; don't care al, -CS=0 và -IOW = 0

hoặc Pascal: port[adc_port]:=a12; {a12 là biến/hằng bất kỳ}

– Không quan tâm al = ?, chỉ cần địa chỉ => -CS và -IOW =>

sẽ -start ADC)

– Sau starting, SAR bắt đầu hoạt động:

– Theo hình 6.22 và công thức chuyển đổi