ĐỒ ÁN TỐT NGHIỆP - SỬ DỤNG GIAO TIẾP CỔNG COM VÀ SOUND CARD LÀM HỘP THƯ THOẠI_CHƯƠNG 5 doc

 Chân 8 : ngõ raCông thức thiết kế : Tần số trung tâm :Băng thông Tần số trung tâm của vòng khóa pha PLL :  Là tần số tự do của bộ dao động khi chưa có tín hiệu vào.. Port 2: Port 2 là

CHƯƠNG V

GIỚI THIỆU MỘT SỐ LINH KIỆN LÀM PHẦN CỨNG

I OPTO 4N35:

1 Mô tả chung:

Opto 4N35 là bộ ghép quang được cấu tạo bởi photodiode vàphototransistor Bộ ghép quang dùng để cách điện giữa những mạch điệncó sự khác biệt khá lớn về điện thế Ngoài ra còn được dùng để tránh cácvòng đất gây nhiễu trong mạch điện

Thông thường bộ ghép quang gồm 1 diode loại GaAs phát ra tiahồng ngoại và một phototransistor với vật liệu silic Với dòng điện thuậndiode phát ra bức xạ hồng ngoại với bước sóng khoảng 900 nm Nănglượng bức xạ này được chiếu lên bề mặt của phototransistor hay chiếu giántiếp qua một môi trường dẫn quang

Đầu tiên tín hiệu phần phát (Led hồng ngoại) trong bộ ghép

quang biến thành tín hiệu ánh sáng, sau đó tín hiệu ánh sáng được phầntiếp nhận (Phototransistor) biến lại thành tín hiệu điện

Tính chất cách điện: bộ ghép quang thường được dùng để cáchđiện giữa 2 mạch điện có điện thế cách điện khá lớn Bộ ghép quang cóthể làm việc với dòng điện một chiều hay tín hiệu điện có tần số khá cao

Điện trở cách điện : đó là điện trở với dòng điện một chiều giữangõ vào và ngõ ra của bộ ghép quang có trị số bé nhất là 1011 , như thếđủ yêu cầu thông thường Nhưng chúng ta cần chú ý dòng diện rò khoảng

nA có thể ảnh hưởng đến hoạt động của mạch điện Gặp trường hợp này tacó thể tạo những khe trống giữa ngõ vào và ngõ ra Nói chung với bộ ghépquang ta cần phải có mạch in tốt

2 Hình dạng và mô tả chân :

3 Tính chất :

- Nguồn cung cấp Vcc = + 5 V ở chân số 5

- Tín hiệu được đưa vào chân số 1 và 2

- Tín hiệu lấy ra ở chân 4

- Hiệu điện thế cách điện là 3350 V

- Hệ số truyền đạt 100%

- Được ứng dụng trong một số mạch cách ly và mạch điềukhiển

II IC LM 567 :

LM 567 là IC tách tone và tần số, đó là một bộ PLL (phase locked loop)với sự tách khóa đồng bộ AM và mạch công suất ngõ ra Chức năng gốc củanó là để lái một tải trong một phạm vi băng tách Tần số trung tâm của băngvà sự trễ ở ngõ ra được xác định một cách độc lập

Đặc tính:

- Sự ổn định cao của tần số trung tâm

- Băng thông điều khiển độc lập

- Ngõ ra logic có thể tương hợp với dòng 100mA trở xuống

- Có khả năng chống nhiễu cao

- Điều chỉnh tần số bằng một biến trở bên ngoài có giá trị từ 20

- Điện thoại vô tuyến

- Bộ dao động chính xác

Sơ đồ khối vi mạch LM 567:

RESISTORVCC

 Chân 1 : lọc ngõ ra

 Chân 2 : lọc thông thấp

 Chân 3 : ngõ vào

 Chân 4 : nguồng cung cấp

PHASE LOCKED LOOP (PLL) QUADRATURE PHASE

 Chân 8 : ngõ ra

Công thức thiết kế :

Tần số trung tâm :Băng thông

Tần số trung tâm của vòng khóa pha PLL :

 Là tần số tự do của bộ dao động khi chưa có tín hiệu vào

 Băng thông của vòng khóa pha là phạm vi của tần số xung quanh tần sốtrung tâm fO mà một tín hiệu vào trên điện áp ngưỡng (20 mVRMS) sẽ gây

ra mức logic 0 ở ngõ ra

 Phạm vi khóa là phạm vi tần số rộng nhất mà trong đó tín hiệu vào sẽ giữđược trạng thái logic 0 ở ngõ ra

C R

fo

*

* 1 1

1



c fo

Vi BW

* 1070



2 Sơ đồ khối :

Sơ đồ khối MT8870

DDA : Digital Detection Algorithm

CCAL: Code Converter And Latch

3 Mô tả chức năng:

3.1 Bộ lọc:

Tín hiệu analog vào MT8870 sẽ được tiền xử lý bởi 2 mạch lọc băngthông bậc 6 để lọc lấy nhóm tần số cao và thấp tương ứng Bộ lọc cùng gồmcó 01 góc từ 250 - 400 Hz để dùng tách bỏ Dialtone Bằng sự phân chia 02nhóm tần số như vậy sự lẫn lộn của các band âm thanh sẽ giảm đi Hai nhómtín hiệu này sẽ được biến đổi thành xung vuông bởi bộ dò Zero - crossing vàsau đó được chuyển qua các mạch lọc thông dãi Tần số trung tâm của cácmạch lọc thông dãi được thiết kế theo tiêu chuẩn của Bell Đầu ra được hạnbiên bởi các bộ so sánh có kèm theo bộ trrễ đẻ tránh chọn lầm tín hiệu mứcthấp không mong muốn Đầu ra của các bộ so sánh cho ta các dao động toánmức logic tại tần số DTMF thu được

BIAS CIRCUIT

HIGH GROUP FILTER

LOW GROUP FILTER

DIAL TONE FILTER

D D A

C C A L

St STEERING

GT LOGIC

3.2 Bộ giải mã:

Theo sau bộ lọc là bộ giải mã ứng dụng kỹ thuật đếm số để xác địnhcác tần số của các tone đến và kiểm tra chúng tương ứng với tần số DTMFchuẩn Một giải thuật lấy trị trung bình phức tạp để loại trừ những tone giảgây ra do những tín hiệu ở bên ngoài chẳng hạn như tín hiệu thoại trong khivẫn đảm bảo một khoảng biến động cho tone thực do bị lệch

Giải thuật trung bình này đã được phát triển để đảm bảo sự kết hợp tối

ưu khả năng talk-off và dung sai đối với sự hiện diện tần số giao thoa (tonethứ 3) và nhiễu Khi bộ phát hiện nhận ra sự hiện diện của hai tone đúng đầu

ra của mạch EST ( Early Sterring) sẽ lên mức tích cực Lúc không nhận đượctín hiệu tone thì ESt mặc điịnh trạng thái không tích cực

3.3 Mạch Sterring:

Trước khi thu nhận 01 cặp tone đã được giải mã , bộ thu phải kiểm traxem thời hằng của tín hiệu có đúng không Việc kiểm tra này được thực hiệnbởi bộ RC mắc ở ngoài Khi EST lên HIGH làm cho Vc tăng lên khi tụ xả Khi EST vẫn còn ở mức HIGH trong một thời đoạn hợp lệ (ton) thì Vc tiếnđến mức ngưỡng VTST của logic Sterring để nhận 01 cặp tone và chốt 4 bitmã tương ứng với nó vào thanh ghi Receive Data Register

Lúc này đầu ra GT kích hoạt và đẩy Vc lên tới VDD GT tiếptục đẩy lêncao cho tới khi TST lên mức cao trở lại Cuối cùng sau một thời gian delayngắn cho phép việc chốt Data được thực hiện xong thì cờ của mạch Sterringlên HIGH báo hiệu rằng cặp tone thu được đã được lưu vào thanh ghi

Mạch chốt ngõ ra được điều khiển bởi chân ngõ vào 3 trạng thái TOE ,khi TOE lên mức 1 thì cho phép xuất Data 4 bit ra Bus

Giản đồ thời gian của MT8870 như sau :

4 Một số ứng dụng của IC MT8870 :

- Điều khiển từ xa

- Mạch thu cho tổng đài

- Mạch tính cước điện thọai v.v

Tên và chức năng của các chân IC MT8870 :

IC MT8870 là vi mạch được đóng gói trong vỏ gồm có 18 chân chialàm hai hàng Tên và chức năng của MT8870 được trình bày tóm tắt ở bảngdưới đây :

#n+1

TONE

#n+1

Chân TÊN CHỨC NĂNG

1 IN+ Ngõ vào không đảo mạch khuếch đại

2 IN- Ngõ vào đảo mạch khuyếch đại

3 GS Chân hồi tiếp của ngõ ra mạch khuếch đại để

gắn với điện trở bên ngoài để điều khiển hệ sốkhuếch đại

4 Vref Nguồn bias

5 INH INHIBIT (input) : Khi chân này ở mức cao thì sẽ

không nhận biết các phím nhấn A, B, C, D Thườngchân được đặt ở mức thấp

N

Power Down (input): tác động mức cao Dùng để tiếtkiệm năng lượng khi không sử dụng IC

7 OSC1 Chân tạo xung clock (input)

8 OSC2 Chân tạo xung clock (output) Thạch anh

3.579545Mhz được nối với hai chân OSC1 và OSC2tạo thành mạch dao động nội

9 VSS Ground : Chân nối đất

10 TOE Three State Output Enable (input): Điều khiển xuất

dữ liệu ở ngõ raTOE=0 : ngõ ra ở trạng thái Hi-Z

TOE=1 : ngõ ra là dữ liệâu Q1-Q4

11-14

Q1-Q4 Three State Data (output) : Bốn ngõ ra ba trạng tháiđược điều khiển bởi chân TOE

15 StD Delay Steering (output): Tích cực mức cao, thông

báo tín hiệu DTMF đã được giải mã được chốt ởngỏ ra, sẵn sàng xuất ra ở chân Q1-Q4 khiTOE=1 Trở về mức logic thấp khi điện áp trênchân St/GT nhỏ hơn điện áp ngưỡng (VTSt)

16 Est Early Steering (output) :tích cực mức cao, báo có tín

hiệu DTMF, tạo thời gian để giãi mã tone sang tínhiệu sang số Khi mất tín hiệu DTMF sẽ trở về mứcthấp.

17 St/GT Steering Input/Guard time (Output) Bidirectional: Khi

điện áp chân này lớn hơn điện áp ngưỡng (VTSt) thìghi nhận giải mã một tone và chốt dữ liệu ở ngỏ ra.Khi điện áp nhỏ hơn điện áp ngưỡng thì giải phóngthiết bị để chuẩn bị nhận một tone mới

18 VDD Nguồn cung cấp, thường là +5V

TÓM TẮT TÊN VÀ CHỨC NĂNG CÁC CHÂN CỦA IC MT8870

BẢNG GIẢI MÃ CỦA MT8870

L = LOGIC LOW, H = LOGIC HIGH, Z = HIGH

IMPEDANCE

X = DON'T CARE

IV IC 74LS164:

Các thông số cơ bản của họ 74ls loại ghi dịch

 Điện thế cung cấp : vcc = 4.75  5.25v

 Dòng ra mức cao : ioh= 400a

 Tần số xung ck : f = 25 mhz

 Độ rộng xung ck : clr = 20ns

 Dòng vào mức cao : iih= 2 a

 Dòng vào mức thấp : iil= (-0.6  -0.4)a

 Dòng cung cấp max : imax= 25ma

Nguồn cung cấp 5V và GND được lấy từ nguồn cung cấp bên ngoài







XXHLX

XXHXL

L

QA0

HLL

1 Giới thiệu cấu trúc phần cứng họ MSC-51 (8951):

Đặc điểm và chức năng hoạt động của các IC họ MSC-51 hoàn toàntương tự như nhau Ở đây giới thiệu IC 8951 là một họ IC vi điều khiển dohãng Intel của Mỹ sản xuất Chúng có các đặc điểm chung như sau:

Các đặc điểm của 8951 được tóm tắt như sau:

 4 KB EPROM bên trong

 128 Byte RAM nội

 4 Port xuất /nhập I/O 8 bit

 Giao tiếp nối tiếp

 64 KB vùng nhớ mã ngoài

 64 KB vùng nhớ dữ liệu ngoại

 Xử lý Boolean (hoạt động trên bit đơn)

 210 vị trí nhớ có thể định vị bit

 4s cho hoạt động nhân hoặc chia

2.1 Sơ đồ chân 8951:

Sơ đồ chân IC 8951

2.2 Chức năng các chân của 8951

8951 có tất cả 40 chân có chức năng như các đường xuất nhập Trongđó có 24 chân có tác dụng kép (có nghĩa là 1 chân có 2 chức năng), mỗiđường có thể hoạt động như đường xuất nhập hoặc như đường điều khiểnhoặc là thành phần của các bus dữ liệu và bus địa chỉ

a.Các Port:

Port 0:

Port 0 là port có 2 chức năng ở các chân 32 - 39 của 8951 Trong các thiết kếcỡ nhỏ không dùng bộ nhớ mở rộng nó có chức năng như các đường I/O Đốivới các thiết kế cỡ lớn có bộ nhớ mở rộng, nó được kết hợp giữa bus địa chỉvà bus dữ liệu

Port 1:

Port 1 là port I/O trên các chân 1-8 Các chân được ký hiệu P1.0, P1.1, p1.2, p1.7 có thể dùng cho giao tiếp với các thiết bị ngoài nếu cần Port 1 khôngcó chức năng khác, vì vậy chúng chỉ được dùng cho giao tiếp với các thiết bịbên ngoài

Port 2:

Port 2 là 1 port có tác dụng kép trên các chân 21- 28 được dùng như cácđường xuất nhập hoặc là byte cao của bus địa chỉ đối với các thiết bị dùngbộ nhớ mở rộng

U2

AT89C51

9 18

30 31

1 2 3 4 5 6 7 8

21 22 23 24 25 26 27 28 10 11 12 13 14 15 16 17

39 38 37 36 35 34 33 32

RST XTAL2 XTAL1 PSEN

ALE/PROG EA/VPP

P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7

P2.0/A8 P2.1/A9 P2.2/A10 P2.3/A11 P2.4/A12 P2.5/A13 P2.6/A14 P2.7/A15 P3.0/RXD P3.1/TXD P3.2/INTO P3.3/INT1 P3.4/TO P3.5/T1 P3.6/WR P3.7/RD

P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7

Port 3:

Port 3 là port có tác dụng kép trên các chân 10-17 Các chân của portnày có nhiều chức năng, các công dụng chuyển đổi có liên hệ với các đặctính đặc biệt của 8951 như ở bảng sau:

Bit Chức năng chuyển đổi

P3.0 RXT Ngõ vào dữ liệu nối tiếp

P3.1 TXD Ngõ xuất dữ liệu nối tiếp

P3.2 INT0\ Ngõ vào ngắt cứng thứ 0

P3.3 INT1\ Ngõ vào ngắt cứng thứ 1

P3.6 WR\ Tín hiệu ghi dữ liệu lên bộ nhớ ngoài

P3.7 RD\ Tín hiệu đọc bộ nhớ dữ liệu ngoài

b.Các ngõ tín hiệu điều khiển:

Ngõ tín hiệu PSEN (Program store enable):

PSEN là tín hiệu ngõ ra ở chân 29 có tác dụng cho phép đọc bộ nhớchương trình mở rộng thường được nối đến chân OE\ (output enable) củaEprom cho phép đọc các byte mã lệnh

PSEN ở mức thấp trong thời gian Microcontroller 8951 lấy lệnh Cácmã lệnh của chương trình được đọc từ Eprom qua bus dữ liệu và được chốtvào thanh ghi lệnh bên trong 8951 để giải mã lệnh Khi 8951 thi hành chươngtrình trong EPROM nội PSEN sẽ ở mức logic 1

Ngõ tín hiệu điều khiển ALE (Address Latch Enable)

Khi 8951 truy xuất bộ nhớ bên ngoài, port 0 có chức năng là bus địa chỉ vàbus dữ liệu do đó phải tách các đường dữ liệu và địa chỉ Tín hiệu ra ALE ởchân thứ 30 dùng làm tín hiệu điều khiển để giải đa hợp các đường địa chỉ vàdữ liệu khi kết nối chúng với IC chốt

Tín hiệu ra ở chân ALE là một xung trong khoảng thời gian port 0 đóng vaitrò là địa chỉ thấp nên chốt địa chỉ hoàn toàn tự động

ALE được dùng làm ngõ vào xung lập trình cho EPROM trong 8951.

Ngõ tín hiệu EA\(External Access):

Tín hiệu vào EA\ ở chân 31 thường được mắc lên mức 1 hoặc mức 0 Nếu ởmức 1, 8951 thi hành chương trình từ EPROM nội trong khoảng địa chỉ thấp

4 Kbyte Nếu ở mức 0, 8951 sẽ thi hành chương trình từ bộ nhớ mở rộng.Chân EA\ được lấy làm chân cấp nguồn 12V khi lập trình cho Eprom trong8951

Ngõ tín hiệu RST (Reset) :

Ngõ vào RST ở chân 9 là ngõ vào Reset của 8951 Khi ngõ vào tín hiệu nàyđưa lên cao ít nhất là 2 chu kỳ máy, các thanh ghi bên trong được nạp nhữnggiá trị thích hợp để khởi động hệ thống Khi cấp điện mạch tự động Reset

Các ngõ vào bộ dao động X1,X2:

Bộ dao động được được tích hợp bên trong 8951, khi sử dụng 8951 người thiếtkế chỉ cần kết nối thêm thạch anh và các tụ như hình vẽ trong sơ đồ Tần sốthạch anh thường sử dụng cho 8951 là 12Mhz

Chân 40 (Vcc) được nối lên nguồn 5V

3 Cấu trúc bên trong vi điều khiển:

3.1 Tổ chức bộ nhớ:

Bảng tóm tắt các vùng nhớ 8951.

Enable via PSEN

FFFF

0000

Data Memory

Enable via RD&WR

External Memory

Bộ nhớ trong 8951 bao gồm EPROM và RAM RAM trong 8951 bao gồmnhiều thành phần: phần lưu trữ đa dụng, phần lưu trữ địa chỉ hóa từng bit, cácbank thanh ghi và các thanh ghi chức năng đặc biệt.

8951 có bộ nhớ theo cấu trúc Harvard: có những vùng bộ nhớ riêng biệt chochương trình và dữ liệu Chương trình và dữ liệu có thể chứa bên trong 8951nhưng 8951 vẫn có thể kết nối với 64K byte bộ nhớ chương trình và 64K bytedữ liệu

Bản đồ bộ nhớ Data trên Chip như sau:

F0 F7 F6 F5 F4 F3 F2 F1 F0 B RAM đa dụng

D

10

nhớ và có thể truy xuất trực tiếp giống như các địa chỉ bộ nhớ khác.

 Ngăn xếp bên trong Ram nội nhỏ hơn so với Ram ngoại như trong các bộMicrocontroller khác

RAM bên trong 8951 được phân chia như sau:

 Các bank thanh ghi có địa chỉ từ 00H đến 1FH

 RAM địa chỉ hóa từng bit có địa chỉ từ 20H đến 2FH

 RAM đa dụng từ 30H đến 7FH

 Các thanh ghi chức năng đặc biệt từ 80H đến FFH

RAM đa dụng:

Mặc dù trên hình vẽ cho thấy 80 byte đa dụng chiếm các địa chỉ từ 30Hđến 7FH, 32 byte dưới từ 00H đến 1FH cũng có thể dùng với mục đích tươngtự (mặc dù các địa chỉ này đã có mục đích khác)

Mọi địa chỉ trong vùng RAM đa dụng đều có thể truy xuất tự do dùng kiểuđịa chỉ trực tiếp hoặc gián tiếp

RAM có thể truy xuất từng bit:

8951 chứa 210 bit được địa chỉ hóa, trong đó có 128 bit có chứa cácbyte chứa các địa chỉ từ 20H đến 2FH và các bit còn lại chứa trong nhómthanh ghi có chức năng đặc biệt

Ý tưởng truy xuất từng bit bằng phần mềm là các đăëc tính mạnh củamicrocontroller xử lý chung Các bit có thể được đặt, xóa, AND, OR, … , với 1lệnh đơn Đa số các microcontroller xử lý đòi hỏi một chuỗi lệnh đọc-sửa-ghi để đạt được mục đích tương tự Ngoài ra các port cũng có thể truy xuấtđược từng bit

128 bit có chứa các byte có địa chỉ từ 00H -1FH cũng có thể truy xuấtnhư các byte hoặc các bit phụ thuộc vào lệnh được dùng

Các bank thanh ghi :

32 byte thấp của bộ nhớ nội được dành cho các bank thanh ghi Bộ lệnh

8951 hổ trợ 8 thanh ghi có tên là R0 -R7 và theo mặc định sau khi reset hệthống, các thanh ghi này có các địa chỉ từ 00H - 07H

Các lệnh dùng các thanh ghi RO - R7 sẽ ngắn hơn và nhanh hơn so vớicác lệnh có chức năng tương ứng dùng kiểu địa chỉ trực tiếp Các dữ liệuđược dùng thường xuyên nên dùng một trong các thanh ghi này

Do có 4 bank thanh ghi nên tại một thời điểm chỉ có một bank thanhghi được truy xuất bởi các thanh ghi RO - R7 đểà chuyển đổi việc truy xuấtcác bank thanh ghi ta phải thay đổi các bit chọn b5ank trong thanh ghi trạngthái

3.2 Các thanh ghi có chức năng đặc biệt:

Các thanh ghi nội của 8951 được truy xuất ngầm định bởi bộ lệnh

Các thanh ghi trong 8951 được định dạng như một phần của RAM trên chip vìvậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi bộ đếm chương trìnhvà thanh ghi lệnh vì các thanh ghi này hiếm khi bị tác động trực tiếp) Cũngnhư R0 đến R7, 8951 có 21 thanh ghi có chức năng đặc biệt (SFR: SpecialFunction Register) ở vùng trên của RAM nội từ địa chỉ 80H - FFH

Chú ý: tất cả 128 địa chỉ từ 80H đến FFH không được định nghĩa, chỉ có 21thanh ghi có chức năng đặc biệt được định nghĩa sẵn các địa chỉ

Ngoại trừ thanh ghi A có thể được truy xuất ngầm như đã nói, đa số các thanhghi có chức năng điệt biệt SFR có thể địa chỉ hóa từng bit hoặc byte

Thanh ghi trạng thái chương trình (PSW: Program Status Word):

Từ trạng thái chương trình ở địa chỉ D0H được tóm tắt như sau:

Bit Symbol Address Description

00=Bank 0; address 00H07H01=Bank 1; address 08H0FH10=Bank 2; address 10H17H11=Bank 3; address 18H1FH

Chức năng từng bi trạng thái chương trình

Cờ Car y CY (Car y Flag)

Cờ nhớ có tác dụng kép Thông thường nó được dùng cho các lệnh toán học:C=1 nếu phép toán cộng có sự tràn hoặc phép trừ có mượn và ngược lại C=0nếu phép toán cộng không tràn và phép trừ không có mượn

Cờ Car y phụ AC (Auxi iary Carry Flag)