GHI D CH 4 ị
BIT
5.7 M CH GHI D CH Ạ Ị
Trang 3GHI D CH 5 BIT ị
5.7 M CH GHI D CH Ạ Ị
Trang 45.7 M CH GHI D CH Ạ Ị
b ng s th t c a 7496 ả ự ậ ủ
Trang 55.8 GHI D CH CMOS, KÝ Hi U IEEE/ANSI Ị Ệ
Ghi d ch CMOS đ ị ượ c c u t o t flip ấ ạ ừ flop CMOS , đây là các ghi d ch ị tĩnh ( Static shift register), ngoài ra còn có
nh các công ngh MOS và CMOS ờ ệ
Trang 6 Ghi d ch CMOS có các lo i nh SR TTL( ph n l n là cùng mã ị ạ ư ầ ớ
s ) nh 74194/LS194/HC194/HCT194 ố ư
Ngõ Clear thường được g i là MR( Master Reset)ọ
5.8 GHI D CH CMOS, KÝ Hi U IEEE/ANSI Ị Ệ
Trang 7 Tương ng 74164/LS164 c a công ngh lứ ủ ệ ưỡng c c ự
M ch có ngõ đ ng h (CP) tác đ ng lên, ngõ MR tác ạ ồ ồ ộ
đ ng m c th p, và 2 ngõ d li u n i ti p DS1, DS2 ộ ở ứ ấ ữ ệ ố ế (m t trong 2 ngõ cho phép d li u vào m ch hay không)ộ ữ ệ ạ
5.8 GHI D CH CMOS, KÝ HI U IEEE/ANSI Ị Ệ
74HC164/HCT164: Ghi d ch 8bit vào n i ti p ra song song ị ố ế
Trang 85.8 GHI D CH CMOS, KÝ Hi U IEEE/ANSI Ị Ệ
DS1
DS2
CP
MR
Trang 9 M t s đ c đi m: ộ ố ặ ể
+ S t a ra: Ngõ ra thố ỏ ường là 10 t i TTL-LS, ngõ ra thúc ả
bus là 15 t i TTL-LSả
+ Kho ng nhi t đ ho t đ ng: -40- đ n 85OCả ệ ộ ạ ộ ế
+ Trì hoãn truy n và các th i gian chuy n ti p cân x ngề ờ ể ế ứ
+ Lo t 74HC: Đi n th c p đi n VCC=2 đ n 6v; đ ạ ệ ế ấ ệ ế ộ
mi n nhi u cao, NIL= NIH =30%VCC VCC=5Vễ ễ ở
+ Lo t 74HCT: Đi n th c p đi n VCC=4.5V đ n 5.5 ạ ệ ế ấ ệ ế
V;tương thích ngõ vào v i TTL-LS: VIL=0.8V max, ở ớ
VIH=2V max ; tương thích v i ngõ vào TTL: I1< 1uA ớ ở
VOL,VOH
5.8 GHI D CH CMOS, KÝ Hi U IEEE/ANSI Ị Ệ
74HC164/HCT164: Ghi d ch 8bit vào n i ti p ra song song ị ố ế
Trang 101 2 3 4 5 6 7
14 13 12 11 10 9 8
DS1 DS2 Q0 Q1 Q2 Q4 GND
VCC Q7 Q6 Q5 Q4 CP
74HC/HCT194
MR
5.8 GHI D CH CMOS, KÝ Hi U IEEE/ANSI Ị Ệ