Trong các chương trước, chúng ta đã phân tích và tính toán các thông số của mạch khuếch đại dùng BJT và FET khi không có tải và nguồn tín hiệu được xem như lý tưởng không có nội trở.. Nộ
Trang 1MẠCH ĐIỆN TỬ
Chương 4
ẢNH HƯỞNG CỦA NỘI TRỞ NGUỒN TÍN HIỆU (RS ) VÀ TỔNG TRỞ TẢI (R L ) LÊN MẠCH KHUẾCH ÐẠI
*********
1 Mục tiêu
2 Kiến thức cơ bản cần có để học chương này
3 Tài liệu tham khảo liên quan đến chương
4 Nội dung:
4.1 Hệ thống hai cổng.
4.2 Hiệu ứng của tổng trở tải R L
4.3 Ảnh hưởng của nội trở nguồn R S
4.4 Ảnh hưởng chung của R L và R S
4.5 Mạch cực phát chung dùng BJT.
4.8 Mạch dùng FET.
Bài tập cuối chương.
Trong các chương trước, chúng ta đã phân tích và tính toán các thông số của mạch khuếch đại dùng BJT và FET khi không có tải và nguồn tín hiệu được xem như lý tưởng (không có nội trở) Thực tế, nguồn tín hiệu luôn có nội trở RS và mạch có tải RL Nội trở RS và tải RL như vậy sẽ làm thay đổi các thông số của mạch như tổng trở vào, tổng trở ra, độ lợi điện thế và độ lợi dòng điện Nội dung của chương này là khảo sát ảnh hưởng của RS và RL lên các thông số
4.1 HỆ THỐNG 2 CỔNG (two-port systems)
Người ta thường xem BJT và FET như một hệ thống 2 cổng (hay tứ cực) như hình 4.1
Trong đó vi, ii, Zi lần lượt là điện thế (tín hiệu), dòng điện và tổng trở của ngõ vào v0, i0,
Z0 là điện thế, dòng điện và điện trở của ngõ ra AVNL, AINL là độ lợi điện thế và độ lợi dòng điện của hệ thống Toàn bộ các thông số này được định nghĩa khi ngõ ra không mắc tải và không có điện trở nguồn
RS
Trang 2Áp dụng định lý Thevenin ở hai cực của ngõ ra, ta có:
Zth=Z0=R0
Nguồn điện thế Thevenin Eth là điện thế mạch hở giữa 2 đầu ngõ ra, đó là v0 Vậy:
Nên Eth=AVNL.vi
Ta có thể dùng Ri=Zi=vi/ii để biểu diễn mạch ngõ vào và dùng nguồn Thevenin Eth=AVNL.Vi và
Z0=R0 để biểu diễn ngỏ ra của hệ thống 2 cổng
Ðể thử lại mạch tương đương này, ta thử tìm Z0 và AVNL Ðể tìm Z0, ta nối tắt ngõ vào tức
vi=0v, từ đó AVNL.vi=0v và tương đương với mạch nối tắt, do đó Z0=R0 như đã định nghĩa phía trên Sự vắng mặt của tải sẽ đưa đến i0=0 và điện thế giảm qua R0 là VR0=0 Do đó ở ngõ ra hở chính bằng nguồn
AVNL.vi
Thí dụ: Cho mạch phân cực cố định như hình 4.3 Hãy vẽ mạch tương đương 2 cổng.
Giải:
Phân giải mạch này ta tìm được: Zi=1.07k; Z0=3k; AVNL=-280.11 (xem lại chương 2)
Dùng các dữ kiện này ta vẽ lại mạch tương đương 2 cổng như hình 4.4
Trang 3
Dấu trừ trong nguồn điện thế phụ thuộc có nghĩa là nguồn điện thế thật sự ngược với nguồn điều khiển chỉ định trên hình vẽ Nó cũng cho thấy độ lệch pha 1800 giữa điện thế ngõ vào và ngõ ra
Trong thí dụ trên, điện trở RC=3k được đưa vào để xác định độ lợi điện thế không tải Sự phân tích trong chương này sẽ xem các điện trở phân cực là thành phần của độ lợi không tải, tải RL sẽ được nối vào các cực của ngõ ra
Phần này, ta xem ảnh hưởng của tổng trở tải RL đối với kiểu mẩu 2 cổng (xem hình 4.5)
Áp dụng công thức cầu chia điện thế ở mạch ngõ ra ta có:
Ðộ lợi dòng điện như vậy có thể tìm được từ độ lợi điện thế, tổng trở vào và điện trở tải
Trang 4được xem như nối tắt và tải của mạch điện được xem là RL và điện trở cực thu RC mắc song song với nhau Tác dụng của điện trở tải RL làm cho đường thẳng lấy điện động có dốc đứng hơn dòng điện lấy điện tĩnh Ðiểm chú ý quan trọng là cả 2 đường thẳng này đều qua cùng một điểm Q
Khi chưa mắc tải RL, nếu ta áp một tín hiệu nhỏ hình sin vào cực nền của transistor , dòng điện cực nền của transistor sẽ biến động từ IB1đến IB3 nên điện thế ngỏ ra VCE cũng biến động như hình
vẽ Nếu ta mắc tải RL vào, vì sự biến động của IB vẫn không thay đổi nhưng độ dốc của đường thẳng lấy điện đã thay đổi (đứng hơn) nên tín hiệu ra VCE nhỏ hơn
Bây giờ ta quay lại ngõ vào của hệ thống 2 cổng và khảo sát ảnh hưởng của nội trở của nguồn tín hiệu lên độ lợi của mạch khuếch đại