Hình 4.8 mô tả một nguồn tín hiệu VS có nội trở RS được áp vào ngõ vào của hệ thống 2 cổng căn bản.. Từ định nghĩa của Zi và AVNL ta thấy chúng không bị ảnh hưởng bởi nội trở RS nhưng tổ
Trang 1Hình 4.8 mô tả một nguồn tín hiệu VS có nội trở RS được áp vào ngõ vào của hệ thống 2 cổng căn bản
Từ định nghĩa của Zi và AVNL ta thấy chúng không bị ảnh hưởng bởi nội trở RS nhưng tổng trở ra
có thể bị ảnh hưởng bởi RS
Từ hình 4.8, ta thấy tín hiệu vi đưa vào hệ thống 2 cổng bây giờ là:
Như vậy nếu nội trở nguồn RS càng lớn thì độ lợi của mạch càng nhỏ (do tín hiệu vào vi nhỏ)
Với hệ thống 2 cổng bên trên ta có:
Hình 4.9 là một nguồn tín hiệu với nội trở RS và một tải RL được mắc vào hệ thống 2 cổng với các thông số riêng Zi=Ri, AVNL, Z0=R0 như đã định nghĩa
Ở ngõ vào ta có:
Trang 2Ðộ lợi toàn mạch:
Ngoài ra:
Vì iS =ii nên Ais=Ai tức phương trình (4.6) và (4.7) cho cùng một kết quả
Phương trình (4.5) cho thấy cả hai RS và RL đều có tác dụng làm giảm độ khuếch đại
4.5 MẠCH CỰC PHÁT CHUNG DÙNG BJT:
4.5.1 Mạch phân cực cố định
4.5.2 Mạch dùng cầu chia điện thế
4.5.3 Mạch cực phát chung không tụ phân dòng
4.5.4 Mạch hồi tiếp cực thu
Trong phần này ta xét các dạng khác nhau của mạch khếch đại cực phát chung dùng BJT với ảnh hưởng của RS và RL Sự phân giải chi tiết sẽ không được đề cập đến do quá quen thuộc Ở đây ta chỉ đưa ra các kết quả chính
4.5.1 Mạch phân cực cố định :
Kiểu mạch phân cực cố định đã được xác định các chi tiết trong các phần trước Mạch tương đương với nội trở nguồn RS và tải RL như hình 4.10
Trang 3
Với mạch tương đương kiểu mẫu re như hình 4.11 cho mạch phân cực cố định, ta phân giải
và sẽ tìm được cùng kết quả
Ðể tính AVS, từ mạch tương 2 cổng ta có:
4.5.2 Mạch dùng cầu chia điện thế:
Với mạch dùng cầu chia điện thế (hình 4.12), tải RL được nối ở cực thu
Trang 4
4.5.3 Mạch cực phát chung không có tụ phân dòng :
Mạch điện như hình 4.13
Tổng trở vào:
Tổng trở ra:
Z0=RC
4.5.4 Mạch hồi tiếp cực thu:
Dạng mạch như hình 4.14
