Bài giảng mạch điện tử : CÁC DẠNG LIÊN KẾT CỦA BJT VÀ FET part 4 pot

b/ Mạch chỉ có tín hiệu visai: Tức v1 = -v2 và va = -vb Như vậy dòng điện tín hiệu luôn luôn ngược chiều trong 2 transistor và do đó không qua RE nên ta có thể bỏ RE khi tính AVS và ZVS

b/ Mạch chỉ có tín hiệu visai:

Tức v1 = -v2 và va = -vb Như vậy dòng điện tín hiệu luôn luôn ngược chiều trong 2 transistor và do đó không qua RE nên ta có thể bỏ RE khi tính AVS và ZVS

Người ta thường để ý đến tổng trở giữa 2 ngõ vào cho tín hiệu visai hơn là giữa một ngõ vào với mass Giá trị này gọi là Z’VS

Khi có RB thì ZVS = Z’VS //2RB

Hệ thức này chứng tỏ giữa 2 ngõ vào chỉ có một dòng điện duy nhất chạy qua Từ đó người

ta định nghĩa:

c/ Mạch có tín hiệu tổng hợp:

Với v1, v2 bất kỳ ta có cả thành phần chung vC và thành phần visai AVS

- Nếu lấy tín hiệu giữa hai cực thu thì thành phần chung không ảnh hưởng, tức là:

va - vb = AVS( v1 - v2 )

- Nếu lấy tín hiệu từ một trong hai cực thu xuống mass:

nhau

d/ Hệ số truất thải tín hiệu chung λ 1 :

(  càng lớn thì thành phần chung ít ảnh hưởng đến ngõ ra) e/ Phương pháp tăng  1 (nguồn dòng điện)

Muốn tăng 1 phải giảm AC và tăng AVS Như vậy phải dùng RE lớn Tuy nhiên điều này làm cho VCC và VEE cũng phải lớn Phương pháp tốt nhất là dùng nguồn dòng điện

Nguồn dòng điện thay cho RE phải có 2 đặc tính:

- Cấp 1 dòng điện không đổi.

- Cho 1 tổng trở ZS nhìn từ cực thu của Q3 lớn để thay RE

6.7.4 Trạng thái mất cân bằng:

Khi mạch mất cân bằng thì không còn duy trì được sự đối xứng Hậu quả trầm trọng nhất là thành phần chung có thể tạo ra tín hiệu visai ở ngõ ra

* Một số nguyên nhân chính:

- Các linh kiện thụ động như điện trở, tụ điện không thật sự bằng nhau và đồng chất

- Các linh kiện tác động như diode, transistor không hoàn toàn giống nhau

* Biện pháp ổn định:

- Lựa chọn thật kỹ linh kiện

- Giữ dòng điện phân cực nhỏ để sai số về điện trở tạo ra điện thế visai nhỏ

- Thiết kế (1 có trị số thật lớn

- Thêm biến trở R’E để cân bằng dòng điện phân cực

- Chế tạo theo phương pháp vi mạch.

BÀI TẬP CUỐI CHƯƠNG VI

*******

Bài 1: Tính tổng trở vào, tổng trở ra và độ lợi điện thế của mạch điện hình 6.33

Bài 2: Lặp lại bài 1 với mạch điện hình 6.34

Bài 3: Trong mạch điện hình 6.35

1/ Xác định điện thế phân cực VB1, VB2, VC2 2/ Xác định độ lợi điện thế

Bài 4: Tính độ lợi điện thế của mạch hình 6.36

Bài 5: cho mạch điện hình 6.37 Zener có VZ = 4.7V

Bài 6: Trong mạch điện hình 6.38

1/ Tính điện thế phân cực VC1, VC2 2/ Xác định độ lợi điện thế

Giảng viên: Trương Văn Tám