c hạt tải điện trong phân c nghịch nối P-N giữa cực cổng và cực nguồn.. Dòng điện này là dòng điện rỉ cổng-nguồn khi nối tắt cực nguồn với cực thoát.. Sự gia tăng của vùng hiếm làm cho t
Trang 1V 63 , 0
VP
VG iện thế nghẽn ở nhiệt độ bình thường
Các đây mô tả ảnh hưởng a nhiệ trên các đặc tuyến ra, đặc tuyến truyền và đặc tuyến của dòng ID theo nhiệt đ h V làm thông số
c hạt tải điện trong
phân c nghịch nối P-N giữa cực cổng và cực nguồn Dòng điện này là dòng điện rỉ cổng-nguồn khi nối tắt cực nguồn với cực thoát Dòng IGSS tăng gấp đôi khi nhiệt độ tăng lên 100C
với VP là đ
hình vẽ sau củ t độ
ộ k i GS
ID
0
V GS = 0
VGS = -1V
|V GS | = |V P |-0,63V
ID giảm
VDS
25 0
45 0
I D tăng
Hình 18
150
I
(V DS cố định) -55 0 C 25 0 C +150 0 C
Ngoài ra, một tác dụng thứ ba của nhiệt độ lên JFET là làm phát sinh cá
vùng hiếm giữa thông lộ-cổng và tạo ra một dòng điện rỉ cực cổng IGSS (gate
ge current) Dòng I được nhà sản xuất cho biết dòng rỉ I chính là dòng điện cự
DSS
|VGS| = |VP|-0,63V
|V GS | = |V P |-0,63V
V GS = -1V
VGS = -0V
Hình 19
Mosfet với tín hiệu xoay chiều
Trang 210 ) 25 ( 0
0 ) (25 )2 (
−
I
V MOSFET LOẠI HIẾM (DEPLETION MOSFET: DE MOSFET)
Ta thấy rằng khi áp một điện thế âm vào J nh N thì vùng hiếm rộng ra Sự gia tăng của vùng hiếm làm cho thông lộ hẹp lại và điện trở của thông lộ tăng lên Kết quả sau cùng là tạo ra dòng điện ID nhỏ hơn IDSS
Bây giờ, nếu ta áp điện thế dương VGS vào JFET kênh N thì vùng hiếm s ẹp lại (do phân cực thuận cổng nguồn), thông lộ rộng ra và điện trở thông lộ giảm xuống, kết quả là dòng điện ớn hơ
Trong các ứng dụng thông thường, người ta đều phân cực n ch nối cổng nguồ (VGS âm đối với JFET kênh N và dương đối với JFET kênh P) và được gọi là điều hành theo kiểu hiếm
JFET cũng có thể điều eo kiể ng (VGS dươn i JFET kênh N và âm đối với JFET kênh P) nhưng ít khi được ứng dụng, vì mục đích của JFET là tổng trở vào lớn, nghĩa là dòng điện IG ở cực cổng - nguồn trong JFET sẽ làm giảm tổng trở vào, do
đó thông thường người ta giới hạn trị số phân cực thuận của nối cổng - nguồn tố
0,2V (trị số danh định là 0,5
VGG
G
D
S
IGSS
V DS = 0
Hình 20
V
V)
i đa là
g đối vớ
u tă hành th
n ghị
n IDSS
ID sẽ l
ẽ h FET kê
Trang 3Tuy JFET có tổng trở vào khá lớ ũng còn khá nhỏ so với đèn chân không
Để tăng tổng trở vào, người ta đã tạo ại transistor trường khác sao cho cực cổng cách iện hẳn cực nguồn Lớp cách điện là Oxyt bán dẫn SiO2 nên transistor được gọi là MOS ET
a phân biệt hai loại MOSFET: MOSFET loại hiếm và MOSFET loại tăng
ình sau đây mô tả cấu tạo căn bản MOSFET loại hiếm (DE - MOSFET) kênh N và kênh
n nhưng c một lo đ
F
T
H
P
V GG
G
D
I
S
GSS
VDS
V DD
+
-
V GS
+
Phân cực kiểu hiếm
Phân cực kiểu
tăng (Tối đa 0,2V)
- +
-
+
-
0 0 -4V
V GS
VGS = 0,2V
VGS = 0V
VGS = -1V
VGS = -2V
S = -3V
V DS
I DSS
Điều hành
kiểu tăng
Điều hành
kiểu hiếm
0,2V
Hình 21 JFET kênh N
+
V GG
G
D
S
VDS
V DD
V GS
- +
Phân cực ki
-
ểu hiếm
Phân cực kiểu
tăng
(Tối đa 0,2V)
-
+
-
+
VGG
I D
Hình 22
VG
Trang 4Thân
p-Kênh
Nguồn S
Cổng G
Thoát D
Tiếp xúc kim loại
D
S
Thân U
G
D
S
Thân nối với
nguồn
Ký
DE-MOSFET kênh N
Hình 23
hiệu
Thân
n-Kênh
Nguồn S
Cổng G
Thoát D
Tiếp xúc kim loại
D
Thâ
S
n U
G
Thân nối với
nguồn
Hình 24
Ký hiệu
D
S
DE-MOSFET kênh P
Trang 5Chú ý rằng DE - MOS thoát D, cực nguồn S, cực cổng G và thân
U (subtrate) Trong các ứng dụng thông thường, thân U được nối với nguồn S
Đ SFET hoạt động, người ta áp điện VDD vào cực thoát và cực nguồn ( ng của ngu iện nối với cực thoát D và cực âm nối với cực nguồn S trong DE-MOSFET kênh N và ngược lại trong DE-MOSFET kênh P) Điện thế VGS giữa cực cổ nguồn có thể âm (DE-MOSFET kênh N điều hành theo kiểu hiếm) hoặc dương SFET kênh iều hành theo kiểu tăng)
FET có 4 cực: cực
ể DE-MO
cực dươ ồn đ một nguồn
ng và cực
(DE-MO N đ
S
Thân
p-n+ Kênh
SiO2
- V DD + + VGG -
n+
Thân
thoát
Vùng hiếm do cổng âm đẩy các điện tử
và thoát dương hút các điện tử về nó
Tiếp xúc kim
loại cực cổng
Vùng hiếm giữa phân cực nghịch p-
và vùng thoát n+
Điều hành theo kiểu hiếm
Hình 25
