1. Trang chủ
  2. » Kỹ Thuật - Công Nghệ

BỘ VI ĐIỀU KHIỂN 8051 Chủ đề 3

152 0 0
Tài liệu đã được kiểm tra trùng lặp

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Tiêu đề Bộ Vi Điều Khiển 8051
Chuyên ngành Kỹ Thuật Vi Xử Lý
Thể loại Chủ đề
Năm xuất bản 2025
Định dạng
Số trang 152
Dung lượng 3,65 MB

Các công cụ chuyển đổi và chỉnh sửa cho tài liệu này

Nội dung

BỘ VI ĐIỀU KHIỂN 8051 Chủ đề 3 3.1. Cấu trúc phần cứng 3.2. Các thiết bị ghép nối 3.3. Kỹ thuật lập trình cho vi điều khiển 8051

Trang 2

Chủ đề 3:

3.1 Cấu trúc phần cứng

BỘ VI ĐIỀU KHIỂN 8051

Trang 3

3.1.1 Tổng quan về họ MCS-51

• Năm 1980 , Intel giới thiệu họ vi điều khiển 8 bit MCS51.

• VĐK 8051 là một trong những sản phẩm của họ này

Là lõi vi điều khiển phổ biến nhất

Được nhiều nhà sản xuất chế tạo

và phát triển độc lập 8051

3

Trang 5

SƠ ĐỒ KHỐI 8051

HÌNH 1 : Sơ đồ khối của vi điều khiển 8051

5

Trang 6

3.1.2 Chức năng các chân và các thành phần bên trong của MCS-51.

Sơ đồ chân của 8051

Trang 7

3.1.2 Chức năng các chân và các thành phần bên trong của MCS-51.

HÌNH 2 : Sơ đồ chân của VDK 8051

7

Cấp xung dao động thạch anh

Nguồn

Mass

Trang 8

3.1.2 Chức năng các chân và các thành phần bên trong của MCS-51.

Port 0 : có công dụng I/O hoặc là bus địa chỉ hay

dữ liệu đa hợp trong các thiết

kế lớn

Trang 9

3.1.2 Chức năng các chân và các thành phần bên trong của MCS-51.

Port 1 : chỉ có công dụng I/O

9

Trang 10

3.1.2 Chức năng các chân và các thành phần bên trong của MCS-51.

Port 2 : có công dụng I/O hoặc định địa chỉ.

Trang 11

3.1.2 Chức năng các chân và các thành phần bên trong của MCS-51.

Điều khiển đọc/ghi bộ nhớ ngoài

Điều khiển ngắt

Timer0/1

Nhận và phát

dữ liệu port nối tiếp

11

Trang 12

3.1.2 Chức năng các chân và các thành phần bên trong của MCS-51.

Điều khiển đọc ROM ngoài

Cho phép dùng ROM ngoài

Giải kênh địa chỉ và dữ liệu

RESET

Trang 13

3.1.3 TỔ CHỨC BỘ NHỚ MSC51

HÌNH 3 : Tổ chức bộ nhớ trong của 8051

13

Trang 14

3.1.3 TỔ CHỨC BỘ NHỚ MSC51

Trang 15

3.1.3 TỔ CHỨC BỘ NHỚ MSC51

Register Banks (8 bytes per bank; 4 banks)

General Purpose RAM (80 bytes)

15

Trang 16

3.1.4 CÁC THANH GHI CHỨC NĂNG ĐẶC BIỆT

Thanh ghi tích lũy Thanh ghi B : tác vụ

MUL ,DIV

Trang 17

3.1.4 CÁC THANH GHI CHỨC NĂNG ĐẶC BIỆT

Các thanh ghi ngắt

17

Trang 18

3.1.4 CÁC THANH GHI CHỨC NĂNG ĐẶC BIỆT

Các thanh port xuất

nhập

Trang 19

3.1.4 CÁC THANH GHI CHỨC NĂNG ĐẶC BIỆT

Các thanh ghi điều khiển port nối tiếp

19

Trang 20

3.1.4 CÁC THANH GHI CHỨC NĂNG ĐẶC BIỆT

Các thanh ghi mạch

định thì

Trang 21

3.1.4 CÁC THANH GHI CHỨC NĂNG ĐẶC BIỆT

Con trỏ ngăn

xếp Con trỏ dữ liệu

21

Trang 22

3.1.4 CÁC THANH GHI CHỨC NĂNG ĐẶC BIỆT

• Thanh ghi trạng thái chương trình PSW:

Trang 23

3.1.4 CÁC THANH GHI CHỨC NĂNG ĐẶC BIỆT

• Thanh ghi điều khiển nguồn:

23

Trang 24

4.1.2 Chức năng các chân và các thành phần

bên trong của MCS-51.

2) Cấu trúc bên trong, chức năng các thanh ghi của MCS-51

b) Chức năng của các bit trong các thanh ghi

của MCS – 51

- Thanh ghi điều khiển nguồn PCON

Trang 26

Chủ đề 3:

3.2.1 Ghép nối bộ nhớ ngoài

BỘ VI ĐIỀU KHIỂN 8051

Trang 27

3.2.1 Ghép nối MCS-51 với bộ nhớ ngoài

1) Ghép nối MCS-51 với bộ nhớ chương trình

- Mục đích: Mở rộng bộ nhớ chương trình ra

bên ngoài

- Yêu cầu: Chân EA của MCS-51 được nối

xuống GND để báo cho bộ VĐK biết

- Các linh kiện sử dụng:

+ 74LS573: Tách tín hiệu địa chỉ và dữ liệu

+ 2764: ROM

Trang 28

Chủ đề 3:

3.2.1 Ghép nối bộ nhớ Chương trình ngoài

BỘ VI ĐIỀU KHIỂN 8051

Trang 29

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.2.1 Ghép nối MCS-51 với bộ nhớ ngoài

1) Ghép nối MCS-51 với bộ nhớ chương trình

- Sơ đồ:

Trang 30

3.2.1 Ghép nối MCS-51 với bộ nhớ ngoài

2) Ghép nối MCS-51 với bộ nhớ dữ liệu

- Mục đích: Mở rộng dung lượng bộ nhớ dữ liệu

- Yêu cầu: Dung lượng tối đa bộ nhớ ngoài 64K

- Các linh kiện sử dụng:

+ 74LS573: Bộ chốt dữ liệu

+ HM6264A: RAM

Trang 32

3.2.1 Ghép nối MCS-51 với bộ nhớ ngoài

2) Ghép nối MCS-51 với bộ nhớ dữ liệu

- Sơ đồ ghép nối:

Trang 33

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.2.1 Ghép nối MCS-51 với bộ nhớ ngoài

3) Ghép nối MCS-51 với bộ nhớ chương trình và dữ liệu

Trang 34

1) Đặc tính của LED 7 đoạn

3.2.2 Ghép nối MCS-51 với LED 7 đoạn

e f

g

Trang 35

2) Ghép nối MCS – 51 với LED 7 đoạn không

Trang 36

2) Ghép nối MCS – 51 với LED 7 đoạn không

Trang 37

2) Ghép nối MCS – 51 với LED 7 đoạn không

dùng mạch giải mã

3.2.2 Ghép nối MCS-51 với LED 7 đoạn

Trang 38

2) Ghép nối MCS – 51 với LED 7 đoạn không

dùng mạch giải mã

Ví dụ:

Viết chương trình cho MCS-51, đọc dữ liệu

từ cổng P1 và hiển thị phần chục và phần đơn vị trên hai đèn LED 7 đoạn

3.2.2 Ghép nối MCS-51 với LED 7 đoạn

Trang 39

2) Ghép nối MCS – 51 với LED 7 đoạn dùng

mạch giải mã (Tự nghiên cứu)

3.2.2 Ghép nối MCS-51 với LED 7 đoạn

Trang 40

1 Vẽ trên proteus các mạch phần cứng:

- Ghép nối giữa 89C51 với bộ nhớ ROM

- Ghép nối giữa 89C51 với bộ nhớ RAM

- Ghép nối giữa 89C51 LED 7 đoạn không dùng mạch giải mã

- Ghép nối giữa 89C51 LED 7 đoạn dùng mạch giải mã

- Ghép nối giữa 89C51 LED 7 đoạn hiển thị dạng quét mành

Trang 42

3.3.1 Các kiểu định địa chỉ trong MCS - 51

1) Định địa chỉ trực tiếp

Định địa chỉ trực tiếp được sử dụng để truy cập các biến nhớ (bộ nhớ RAM trong) hoặc các thanh ghi trong chíp

Nếu địa chỉ trực tiếp từ 00h – 7Fh thì đó là RAM nội của MCS-51 (128 byte)

Nếu địa chỉ từ 80h – FFh là địa chỉ các thanh ghi chức năng đặc biệt

Trang 44

3.3.1 Các kiểu định địa chỉ trong MCS - 51

2) Định địa chỉ gián tiếp

Định địa chỉ gián tiếp được sử dụng để truy cập các biến nhớ (có thể dùng cho cả RAM trong

và RAM ngoài), khi đó địa chỉ của các ô nhớ thay

vì được viết trực tiếp trong câu lệnh thì sẽ được lưu vào trong các thanh ghi con trỏ

Trong chế độ này ta sử dụng R0 – R7 và DPTR làm thanh ghi con trỏ

Trang 45

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.1 Các kiểu định địa chỉ trong MCS - 51

2) Định địa chỉ gián tiếp

Trang 46

3.3.1 Các kiểu định địa chỉ trong MCS - 51

2) Định địa chỉ gián tiếp

Trang 47

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.1 Các kiểu định địa chỉ trong MCS - 51

3) Định địa chỉ tức thời

Là cách sử dụng hằng số làm toán hạng nguồn trong các câu lệnh, khi đó giá trị của toán hạng được xác định

Trong lập trình, toán hạng tức thời được

phân biệt với địa chỉ trực tiếp nhờ ký hiệu “#”

Toán hạng này có thể là một hằng số, một biến hoặc một biểu thức có giá trị xác định tại thời điểm biên dịch

Trang 48

3.3.1 Các kiểu định địa chỉ trong MCS - 51

Trang 49

- Chuyển nội dung ô nhớ 30H vào thanh ghi A

Sau lệnh này: A = nội dung ô nhớ

MOV A, #30H

- Chuyển hằng số 30H vào thanh ghi A

Sau lệnh này: A = 30H

Trang 50

3.3.2 TẬP LỆNH CỦA MCS - 51

1) Các lệnh di chuyển dữ liệu

Trang 51

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.2 TẬP LỆNH CỦA MCS - 51

1) Các lệnh di chuyển dữ liệu

Trang 52

3.3.2 TẬP LỆNH CỦA MCS - 51

1) Các lệnh di chuyển dữ liệu

* MOV dest, source ; dest ←source

MOV A,#72H ;A=72H

Trang 53

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.2 TẬP LỆNH CỦA MCS - 51

2) Các lệnh số học

Trang 54

3.3.2 TẬP LỆNH CỦA MCS - 51

2) Các lệnh số học

Trang 55

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.2 TẬP LỆNH CỦA MCS - 51

2) Các lệnh số học

Tác dụng cờ

Trang 57

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.2 TẬP LỆNH CỦA MCS - 51

Các lệnh xoay qua cờ carry:

MOV A, #0A9H ; A A9H

Trang 58

3.3.2 TẬP LỆNH CỦA MCS - 51

SWAP:

Trang 59

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.2 TẬP LỆNH CỦA MCS - 51

BT1 :Xoay và nhân chia có liên quan ?

Phân tích đoạn code dưới đây bạn nhận thấy điều gì ?

Trang 60

3.3.2 TẬP LỆNH CỦA MCS - 51

BT2 : Hãy cho biết giá trị của các cờ (C, AC, Z,OV) trong thanh ghi trạng thái sau khi CPU 8 bit thực thi lệnh sau (giả sử ban đầu tất cả các cờ có trị là 0 trước khi thực thi lệnh)

Trang 61

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.2 TẬP LỆNH CỦA MCS - 51

ĐA BT2 :

Trang 62

3.3.2 TẬP LỆNH CỦA MCS - 51

3) Các lệnh logical

Trang 63

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.2 TẬP LỆNH CỦA MCS - 51

4) Các lệnh boolean

Trang 64

3.3.2 TẬP LỆNH CỦA MCS - 51

BT3 :Viết mã để tính biểu thức F = A * ( B + C) + D

Không sắp xếp lại biểu thức và khi tính toán không làm thay đổi các biến A, B, C,và D Xem các giá trị A,B,C,D ,F đều là 8 bit và được lưu tại các địa chỉ RAM từ 40H -> 44H

Trang 65

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.2 TẬP LỆNH CỦA MCS - 51

5) Các lệnh rẽ nhánh chương trình

Trang 66

3.3.2 TẬP LỆNH CỦA MCS - 51

5) Các lệnh rẽ nhánh chương trình

Trang 67

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.2 TẬP LỆNH CỦA MCS - 51

5) Các lệnh rẽ nhánh chương trình không điều kiện

LJMP(long jump):LJMP is an unconditional jump It is a

3-byte instruction It allows a jump to any memory

location from 0000 to FFFFH.

AJMP(absolute jump): In this 2-byte instruction, It

allows a jump to any memory location within the 2k

block of program memory

SJMP(short jump): In this 2-byte instruction The relative

address range of 00-FFH is divided into forward and

backward jumps, that is , within -128 to +127 bytes of

memory relative to the address of the current PC.

Trang 68

3.3.2 TẬP LỆNH CỦA MCS - 51

5) Các lệnh rẽ nhánh chương trình có điều kiện

Trang 69

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.2 TẬP LỆNH CỦA MCS - 51

5) Các lệnh gọi chương trình con

LCALL(long call): This 3-byte instruction can be used to

call subroutines located anywhere within the 64K byte address space of the 8051.

ACALL (absolute call) :ACALL is 2-byte instruction the

target address of the subroutine must be within 2K byte range.

Trang 70

3.3.2 TẬP LỆNH CỦA MCS - 51

5) CALL and RETURN

• Call is similar to a jump, but

– Call pushes PC on stack before branching

ACALL <address ll> ; stack PC

; PC address 11 bit

LCALL <address 16> ; stack PC

; PC address 16 bit

• Return is also similar to a jump, but

– Return instruction pops PC from stack to get address

to jump to

Trang 71

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.2 TẬP LỆNH CỦA MCS - 51

5) Subroutines

Trang 72

3.3.2 TẬP LỆNH CỦA MCS - 51

6) Pushing & Popping onto Stack

Trang 73

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.2 TẬP LỆNH CỦA MCS - 51

6) Pushing & Popping onto Stack

Trang 75

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.2 TẬP LỆNH CỦA MCS - 51

Phân tích đoạn chương trình sau

CLR C MOV A,#4CH SUBB A,#6EH JNC NEXT

CPL A INC A NEXT: MOV R0, A

Trang 76

3.3.2 TẬP LỆNH CỦA MCS - 51

BT5 : Viết chương trình nhận dữ liệu có phạm vi từ 00h

 FFh từ port 1 và lưu dữ liệu lại dưới dạng thập phân

trong ba thanh ghi R0, R1,R2 Ví dụ nếu đọc từ port 1 là C4 (196) thì sẽ lưu vào các thanh ghi tương ứng là R0 =6, R1=9,R2=1.

Trang 77

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.2 TẬP LỆNH CỦA MCS - 51

BT6 : Viết chương trình kiểm tra liên tục dữ liệu từ port

1 nếu dữ liệu bằng 15H thì ngừng kiểm tra.

Trang 78

3.3.2 TẬP LỆNH CỦA MCS - 51

BT7 : Giả sử một cảm biến được nối vào P0 của vi điều khiển viết chương trình đọc dữ liệu T từ port 0 và so sánh với 50 Sau đó lưu kết quả nhiệt độ vào các thanh ghi sau :

Nếu T= 50, A  T

Nếu T > 50 , R0  T

Nếu T< 50 , R1  T

Trang 79

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.3 BIÊN DỊCH VÀ CHẠY CHƯƠNG TRÌNH

Trình soạn thảo Trình hợp dịch

Myfile.abs

Myfile.Hex

Các bước xây dựng và biên dịch chương trình

Trang 83

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.4 TIMER - COUNTER

2) Thanh ghi chế độ của bộ định thời: TMOD

Là bit chọn chế độ hoạt động của bộ đếm/ định thời

C/T = 0: Chế độ định thời (Nguồn xung cấp cho thanh

ghi đếm lấy từ mạch dao động TA trong chip)

C/T = 1: Chế độ bộ đếm (Nguồn xung cấp cho thanh

ghi đếm được lấy từ chân T0 và T1)

Trang 84

3.3.4 TIMER - COUNTER

2) Thanh ghi chế độ của bộ định thời: TMOD

0 0 0 Chế độ đếm/ định thời 13bit (8bit bộ đếm, 5bit định tỉ lệ)

0 1 1 Chế độ đếm/ định thời 16bit không định tỷ lệ

1 0 2 Chế độ đếm/ định thời 8bit tự nạp lại

Là bit chọn chế độ làm việc của bộ đếm/ định thời

Trang 85

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.4 TIMER - COUNTER

3) Thanh ghi điều khiển bộ định thời: TCON

Cờ tràn của bộ đếm/ định thời

- Được thiết lập lên 1 bằng phần cứng khi bộ đếm tràn

- Xóa: bằng phần cứng hoặc phần mềm

+ Phần mềm: CLR TF1 (TF0) + Phần cứng: Khi gọi ngắt tràn

Trang 86

3.3.4 TIMER - COUNTER

3) Thanh ghi điều khiển bộ định thời: TCON

Điều khiển khởi động/dừng bộ đếm/ định thời

- Chỉ được thiết lập, xóa bằng phần mềm

- TRi = 1: bộ đếm/ định thời bắt đầu làm việc

- TRi = 0: bộ đếm/ định thời dừng làm việc

Trang 87

+ 5 bít thấp của thanh ghi TLi được sử dụng

để định tỷ lệ ghép với thanh ghi THi

Trang 88

Cờ tràn xuất hiện (TF = 1) khi dung lượng bộ đếm từ 0xFFFF

3.3.4 TIMER - COUNTER

4) Nguyên lý hoạt động

- Chế độ 1:

Trang 90

Nạp lại giá trị ban đầu (THi, TLi)

Không nạp lại giá trị ban đầu

Trang 91

Ví dụ2:

Viết chương trình tạo dãy xung vuông có tần

số là F = 10KHz, độ rộng xung 65% tại P1.1 dùng timer 1 ( biết tần số thạch anh là Fta = 12MHz)

Trang 92

3.3.4 TIMER - COUNTER

ORG 0000H

MOV TMOD,#01H CLR P0.0

LOOP: MOV TL0,#CEH

MOV TH0,#FFH SETB TR0

JNB TF0,$

CLR TR0 CLR TF0 CPL P0.0 SJMP LOOP END

Trang 94

+ Giá trị ban đầu: GTBĐ = 100H - (t/Tđt)

+ Bộ đếm tăng từ GTBĐ đến 0FFH

+ Khi tràn từ 0FFH về 0 thì TFi = 1 và GTBĐ được tự động nạp từ THi vào TLi

Trang 95

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.4 TIMER - COUNTER

4) Nguyên lý hoạt động

- Chế độ 2:

Ví dụ 2: Viết chương trình đọc dữ liệu từ cổng

P1 và chuyển ra cổng P2 sau mỗi khoảng thời gian là 0,25ms sử dụng bộ Timer1 để định thời, biết hệ thống sử dụng thạch anh Fta = 12MHz

Trang 96

3.3.4 TIMER - COUNTER

ORG 0000H

MOV TMOD,#20H MOV TH1,#(-250)

MOV TL1,#(-250)

SETB TR1 LOOP: JNB TF1,$

CLR TF1 MOV A,P1 MOV P2,A SJMP LOOP END

Trang 97

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.4 TIMER - COUNTER

BT1:Viết chương trình tạo dãy xung vuông có tần

số 1Hz, hệ số đầy 50% ở chân P1.5 dùng bộ định thời Timer0 Biết hệ thổng sử dụng thạch anh tần

số Fta = 12MHz

BT2:Viết chương trình tạo dãy xung vuông có tần

số là F = 10KHz, độ rộng xung 65% tại P1.1 dùng timer 1 ( biết tần số thạch anh là Fta = 12MHz)

BT3:Viết chương trình tạo xung vuông tần số f =

10KHz tại P1.0 dùng timer 0 và xung vuông tần

số f = 1 KHz tại P1.1 dùng timer 1, biết

Fta=12MHz

Trang 98

3.3.4 TIMER - COUNTER

4) Nguyên lý hoạt động

- Chế độ 3:

Trang 99

+ Hoạt động tương tự ở chế độ 1

Trang 100

3.3.5 INTERRUPT (NGẮT)

1) Khái quát chung

- Ngắt: Là hoạt động làm gián đoạn một

chương trình đang thực thi để phục vụ cho một chương trình khác khi xảy ra một sự kiện bên trong hoặc bên ngoài tác động đến bộ vi điều khiển

- Trình phục vụ ngắt: Là một chương trình con

đặc biệt do người lập trình viết ra để phục vụ cho yêu cầu của thiết bị khi ngắt tương ứng xuất hiện

Trang 101

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.5 INTERRUPT (NGẮT)

1) Khái quát chung

- Các ngắt của MCS – 51

Trang 102

1) Khái quát chung

- Hoạt động ngắt

3.3.5 INTERRUPT (NGẮT)

Bộ nhớ chương trình

Vector ngắt 1 Vector ngắt 2

Vector ngắt n

CHƯƠNG TRÌNH

CHÍNH

Trình phục vụ ngắt 1 Trình phục vụ ngắt 2

Bước 3:

Nhảy về vị trí

trước đó trong

chương trình

Trang 103

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.5 INTERRUPT (NGẮT)

2) Các thanh ghi tham gia hoạt động ngắt

- Thanh ghi cho phép ngắt IE (Interrupt

Enable)

EA=1 cho phép các ngắt hoạt động

EA = 0 không cho phép các ngắt hoạt động

Trang 104

3.3.5 INTERRUPT (NGẮT)

2) Các thanh ghi tham gia hoạt động ngắt

- Thanh ghi cho phép ngắt IE (Interrupt

Enable)

Cho phép hoặc không cho phép ngắt tràn bộ đếm/định thời Timer2

Trang 105

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.5 INTERRUPT (NGẮT)

2) Các thanh ghi tham gia hoạt động ngắt

- Thanh ghi cho phép ngắt IE (Interrupt

Enable)

Cho phép hoặc không cho phép ngắt của cổng nối tiếp

Trang 106

3.3.5 INTERRUPT (NGẮT)

1) Các thanh ghi tham gia hoạt động ngắt

- Thanh ghi cho phép ngắt IE (Interrupt

Enable)

Cho phép hoặc không cho phép ngắt tràn bộ đếm/định thời Timer1

Trang 107

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.5 INTERRUPT (NGẮT)

1) Các thanh ghi tham gia hoạt động ngắt

- Thanh ghi cho phép ngắt IE (Interrupt

Enable)

Cho phép hoặc không cho phép ngắt ngoài 1 (INT1)

Trang 108

3.3.5 INTERRUPT (NGẮT)

1) Các thanh ghi tham gia hoạt động ngắt

- Thanh ghi cho phép ngắt IE (Interrupt

Enable)

Cho phép hoặc không cho phép ngắt tràn bộ đếm/định thời Timer0

Trang 109

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.5 INTERRUPT (NGẮT)

2) Các thanh ghi tham gia hoạt động ngắt

- Thanh ghi cho phép ngắt IE (Interrupt

Enable)

cho phép hoặc không cho phép ngắt ngoài 0 (INT0)

Trang 110

3.3.5 INTERRUPT (NGẮT)

2) Các thanh ghi tham gia hoạt động ngắt

- Thanh ghi điều khiển mức ưu tiên ngắt

Bít ưu tiên ngắt Timer2

Trang 111

07/10/2025 KỸ THUẬT VI XỬ LÝ

3.3.5 INTERRUPT (NGẮT)

2) Các thanh ghi tham gia hoạt động ngắt

- Thanh ghi điều khiển mức ưu tiên ngắt

Bít ưu tiên ngắt cổng nối tiếp

Ngày đăng: 10/07/2025, 10:53

HÌNH ẢNH LIÊN QUAN

SƠ ĐỒ KHỐI 8051 - BỘ VI ĐIỀU KHIỂN 8051 Chủ đề 3
8051 (Trang 5)
HÌNH 2 : Sơ đồ chân của VDK 8051 - BỘ VI ĐIỀU KHIỂN 8051 Chủ đề 3
HÌNH 2 Sơ đồ chân của VDK 8051 (Trang 7)
HÌNH 3 : Tổ chức bộ nhớ trong của 8051 - BỘ VI ĐIỀU KHIỂN 8051 Chủ đề 3
HÌNH 3 Tổ chức bộ nhớ trong của 8051 (Trang 13)
Sơ đồ giao tiếp UART giữa 8051 và PC - BỘ VI ĐIỀU KHIỂN 8051 Chủ đề 3
Sơ đồ giao tiếp UART giữa 8051 và PC (Trang 135)

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

🧩 Sản phẩm bạn có thể quan tâm

w