PHIẾU GIAO BÀI THỰC HÀNH SỐ 1 KHẢO SÁT IC CỔNG LOGIC CƠ BẢN I.. Nội dung khảo sát: 1.Tên chủ đề: Thiết kế, lắp ráp, khảo sát mạch điện tử số cơ bản.. Hoạt động của sinh viên: 2.1.Thiết
Trang 15 202 / 06 –
HÀ NỘI
Khóa:
06 Nhóm :
Nhóm
Phạm Thị Thanh Huyền :
Giảng viên hướng dẫn
20242FE6002001 :
Lớp
MẠCH ĐIỆN TỬ SỐ CƠ BẢN
THIẾT KẾ, LẮP RÁP, KHẢO SÁT CHỦ ĐỀ :
2 Đoàn Viết Sơn msv: 2023606144
3 Ngô Công Vinh msv: 2023600451
: K18
Trang 2PHIẾU GIAO BÀI THỰC HÀNH SỐ 1
KHẢO SÁT IC CỔNG LOGIC CƠ BẢN
I Thông tin chung
Họ và tên sinh viên:
1 Trịnh Minh Đức
2 Đoàn Viết Sơn
MSV:2023606715MSV:2023606
Trang 3SV:2023600451 Nhóm: 6
Lớp:
20242FE6002001
Khóa:18
II Nội dung khảo sát:
1.Tên chủ đề: Thiết kế, lắp ráp, khảo sát mạch điện tử số cơ bản
2. Hoạt động của sinh viên:
2.1.Thiết kế, lắp ráp, khảo sát mạch logic tổ hợp
Trang 42.2.Thiết kế, lắp ráp, khảo sát mạch logic tuần tự.
III Yêu cầu bản báo cáo thực hành:
Phần A Khảo sát mạch logic tổ hợp
1.1 Khảo sát IC cổng logic cơ bản
1.1.1 Sơ đồ chân 1.1.2 Sơ đồ lắp ráp 1.1.3 Phân tích kết quả thực hành 1.2 Thiết kế, lắp ráp, khảo sát mạch cộng, trừ nhị phân một bit
1.2.1 Sơ đồ thiết kế 1.2.2 Sơ đồ lắp ráp 1.2.3 Phân tích kết quả thực hành 1.3 Thiết kế, lắp ráp, khảo sát mạch cộng, trừ nhị phân 4 bit sử dụng
IC 7483
1.3.1 Sơ đồ thiết kế 1.3.2 Sơ đồ lắp ráp 1.3.3 Phân tích kết quả thực hành 1.4 Thiết kế, lắp ráp, khảo sát mạch phân kênh (DEMUX 1-4), mạch hợp kênh (MUX 4-1) sử dụng IC cổng logic cơ bản
1.4.1 Sơ đồ thiết kế 1.4.2 Sơ đồ lắp ráp 1.4.3 Phân tích kết quả thực hành 1.5 Thiết kế, lắp ráp, khảo sát mạch giải mã (DECODER 2-4), mã hóa(ENCODER 4-2) sử dụng IC cổng logic cơ bản
1.5.1 Sơ đồ thiết kế
1.5.2 Sơ đồ lắp ráp 1.5.3 Phân tích kết quả thực hành
1.6 Khảo sát IC giải mã 7 đoạn (cộng 2 bit hiển thị kết quả trên LED 7thanh)
Trang 62.6 Thiết kế, lắp ráp và khảo sát bộ đếm thuận/nghịch, nhị phân, đồng
bộ với Kđ =
4 sử dụng FF-JK
2.6.1 Sơ đồ thiết kế 2.6.2 Sơ đồ lắp ráp 2.6.3 Phân tích kết quả thực hành 2.7 Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nghịch nhị phân, đồng
bộ với Kđ
= 4 sử dụng FF-D
2.7.1 Sơ đồ thiết kế 2.7.2 Sơ đồ lắp ráp 2.7.3 Phân tích kết quả thực hành 2.8 Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, không đồng
bộ với Kđ =
8 sử dụng FF-JK
2.8.1 Sơ đồ thiết kế 2.8.2 Sơ đồ lắp ráp 2.8.3 Phân tích kết quả thực hành 2.9 Khảo sát bộ ghi dịch 8 bit
2.9.1 Sơ đồ lắp ráp 2.9.2 Phân tích kết quả thực hành
2.9.3 Phân tích kết quả thực hành
Trang 7Hà Nội, ngày 15 tháng 6 năm 2025
Giảng viên hướng dẫn Sinh viên thực hiện
Phần A Khảo sát mạch logic tổ hợp
I Khảo sát IC cổng logic cơ bản:
1 IC 7400- IC chứa cổng NAND:
-Sơ đồ chân:
Trang 111 0
4 IC 7408- IC chứa cổng AND
-Sơ đồ chân:
-Sơ đồ lắp ráp:
Trang 15II Thiết kế, lắp rắp, khảo sát mạch cộng, trừ nhị phân một bit
1 Mạch cộng nhị phân một bit ( FA )
-Sơ đồ thiết kế:
-Sơ đồ lắp ráp:
Trang 162 Mạch trừ nhị phân một bit ( FS )
-Sơ đồ thiết kế:
Trang 18Sơ đồ thiết kế:
Trang 22-Sơ đồ lắp ráp:
-Kết quả thực hành:
Trang 232 Mạch hợp kênh MUX 4-1
-Sơ đồ thiết kế:
-Sơ đồ lắp ráp:
Trang 24-Kết quả thực hành:
V: Thiết kế, lắp ráp, khảo sát mạch giải mã (DECODER 2-4), mã hóa (ENCODER 4-2) sử dụng IC cổng logic cơ bản
1 Mạch giải mã ( DECODER 2-4 )
Trang 25-Sơ đồ thiết kế:
-Sơ đồ lắp ráp:
Trang 26-Kết quả thực hành:
2 Mạch mã hóa ( ENCODER 4-2 ) -Sơ đồ thiết kế:
-Sơ đồ lắp ráp:
Trang 30- Sơ đồ lắp ráp:
-Kết quả thực hành:
Trang 31Phần B.Khảo sát mạch logic tuần tự
1 Khảo sát các phần tử nhớ cơ bản (SR-FF)
Sơ đồ chân: (sử dụng IC 7400)
Trang 33
2 Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, đồng bộ với K
= 4 sử dụng FF-JK:
Trang 34- Sơ đồ thiết kế:
- Sơ đồ chân:
Trang 35- Phân tích kết quả thực hành:
Xung đo được:
3 Thiết kế, lắp ráp và khảo sát bộ ếm thuận, nhị phân, ồng bộ với K = 4 sử dụng FF-D
- Sơ đồ thiết kế:
Trang 36- Sơ đồ chân:
Trang 37- Sơ đồ lắp ráp
- Phân tích kết quả thực hành:
- Sau khi lắp ráp và khảo sát mạch thành công, mạch chạy ổn ịnh cho ra kết quả hiển thị trên led 7 thanh Mạch bắt ầu ếm thuận theo chu trình 0-> 1 -> 2 -> 3 và lặp lại vòng tuần hoàn cho ến khi ta không còn cấp nguồn cho mạch
Trang 384 Thiết kế bộ đếm thuận, nhị phân, đồng bộ với K = 8 sử dụng FF-JK
- Sơ đồ thiết kế:
- Sơ đồ logic:
Trang 40- Sơ đồ logic:
Trang 426.Thiết kế, lắp ráp và khảo sát bộ đếm thuận/nghịch, nhị phân, đồng bộ với
Kđ = 4 sử dụng FF-JK
- sơ đồ thiết kế :
- Sơ đồ logic:
Trang 43- Sơ đồ lắp ráp:
- Phân tích kết quả TH
- Sau khi lắp ráp và khảo sát mạch thành công, mạch chạy ổn định cho rakết quả hiển thị trên led 7 thanh
Mạch được cấp nguồn, đầu vào R=1 bắt đầu đếm thuận theo chu trình 3
-> 2 > 1 > 0 và lặp lại vòng tuần hoàn cho đến khi ta không còn cấp nguồn chomạch hoặc thay đổi R
Mạch được cấp nguồn, đầu vào R=0 bắt đầu đếm thuận theo chu trình 0
-> 1 > 2 > 3 và lặp lại vòng tuần hoàn cho đến khi ta không còn cấp nguồn chomạch hoặc thay đổi R
7 Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nghịch nhị phân, đồng bộ với Kđ = 4 sử dụng FF-D
Trang 44- Sơ đồ thiết kế :
- Sơ đồ logic:
Trang 45- Sơ đồ lắp ráp:
- Phân tích kết quả thực hành :
- Sau khi lắp ráp và khảo sát mạch thành công, mạch chạy ổn định cho rakết quả hiển thị trên led 7 thanh
Mạch được cấp nguồn, đầu vào R=1 bắt đầu đếm thuận theo chu trình 3
-> 2 > 1 > 0 và lặp lại vòng tuần hoàn cho đến khi ta không còn cấp nguồn chomạch hoặc thay đổi R
Mạch được cấp nguồn, đầu vào R=0 bắt đầu đếm thuận theo chu trình 0
-> 1 > 2 > 3 và lặp lại vòng tuần hoàn cho đến khi ta không còn cấp nguồn chomạch hoặc thay đổi R
Trang 468 Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, không đồng bộ với Kđ = 8 sử dụng FF-JK
Sơ đồ thiết kế:
- Sơ đồ logic:
Trang 48Sơ đồ lắp ráp:
Phân tích kết quả thực hành:
- D0 → D7: các chân đầu vào song song đang được mắc vào các mức logic khác nhau
- SH/LD: được nối đến công tắc hoặc mức logic, điều khiển giữa chế
độ nạp song song (SH/LD = 0) và dịch nối tiếp (SH/LD = 1).
Trang 49Q7 và Q 7 xuất ra dữ liệu nối tiếp, được nối vào LED.
- Khi tác động SH/LD xuống mức thấp → dữ liệu D0→D7 được nạp vào thanh ghi dịch
- Khi SH/LD lên mức cao, IC 555 cấp xung clock liên tục, mỗi xung clock dịch dữ liệu sang phải → lần lượt xuất ra ở chân Q7 → LED nhấp nháy tương ứng
- Khi dữ liệu trong thanh ghi hết (sau 8 xung), LED giữ trạng thái theo bit cuối
