Luận văn thạc sĩ nghiên cứu và thiết kế mạch tự kiểm tra và phân tích lỗi bộ nhớ nhúng với giải thuật khả trình

Tôi cũng xin cảm ơn các thầy 06 trong 'Viên Đào tạo sau đại học đã quan tâm đến khóa học này, tạo điều kiện cho các học viên có điều kiện thuận lợi để học lập và nghiên cứu.. Tình 2-13

BỘ GIÁO DỤC VÀ ĐÀO TẠO

ĐẠI HỌC BẢCH KHOA HÀ NỘI

NGUYÊN MINH DŨNG

NGHIÊN CỨU VÀ THIẾT KẺ MẠCH TỰ KIỂM TRA VA

PHAN TICH LOI BQ NHỚ NHŨNG VỚI GIẢI THUẬT

BỘ GIÁO DỤC VÀ ĐÀO TẠO

'TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

NGUYEN MINH DUNG

NGIDEN CUU VA TIMET KE MACII TY KIEM TRA VA PITAN

TICII LOI BO NOG NITUNG VOI GIAI TIICAT KIA TRINIT

CHUYEN NGANH KỸ THUÁT DIỆN TỪ

LUẬN VĂN THẠC SĨKỸ THUẬT

KỸ THUẬT ĐIỆN TỬ

NGƯỜI HƯỚNG DAN KHOA HOC:

PGS.1E PHAM NGỌC NAM

Hà Nội —- Năm 2014

MỤC I

MỤC LỤC

T.O1 CAM BOAN

DANH MỤC CÁC HÌNH VŨ ào cceeerrvec

DANII MUC CÁC BANG BIRU

DANH MỤC CÁC TỬ VIẾT TẤT ào

PLAN MỞ DẦU HH HH HH HH gi

kiểm tra bd whe

11 Giớithiệu

142 Mô hình lỗi của bộ nhủ

21 Các lỗi ô nhỏ Memory Cell

1.2.2 Các lỗi giải mã địa chi (AFs)

1.3.2 Các thuật toán March

1.41 Kiểm tra chức năng 1.42 Kỹ thuật quét đường biên Boundary Scan 1.43 Kỹ thuật ghép cách li Multiplexor Isolation 1.4.4 Mạch logic tự kiếm tra Build-in self-test

15 Ket luận

3

LỚI CAM ĐOAN

Trước hết, tôi xin gửi lời cảm ơn chân thành tới tập thể các thây cô trong,

Viện Điệu tử viễn thông, iường Đại học Bách Khoa Hà Nội đã lạo ra một môi

trường tốt đẻ tôi học tập và nghiên cửu Tôi cũng xin cảm ơn các thầy 06 trong 'Viên Đào tạo sau đại học đã quan tâm đến khóa học này, tạo điều kiện cho các

học viên có điều kiện thuận lợi để học lập và nghiên cứu Và đặc biệt lỗi xin gửi

lời cảm ơn sâu sắc đến thầy giáo PGB.TS PHAM NGỌC NAM, đã tan tinh

thưởng dẫn và sửa chữa cho nội dung của luận văn này

Téi xin cam doan rằng nội dung của luận văn nảy hoàn toàn do tôi tu

hiểu, nghiên cửu và viết ra Tất cá đều được tôi thực hiện cẩn thận, cỏ sự góp Ÿ

và sửa chữa cũa giáo viên hướng dẫn

Tôi xin chịu trách nhiệm với tắt cả nội đung trong luận vẫn này,

Tác giả

Nguyễn Minh Dũng,

IV

Hình 2-30 Sơ dỏ khói chỉ tiết TAP Controllor

Hinh 2-31 May tang thai FSM TAP Conuoller

Hinh 2-32 Sơ dỗ khối Instrucdon Register

Tình 2-33 Sơ đỗ khốt Trsiruction Decoder

Tình 3-34 Sơ đã khối Bypass Rogister

Tình 2-35 Sơ đỏ khối TD Register

Hinh 2-36 Sơ dỗ khối BISD_in Register

Hinh 2-37 Sơ dỗ khối BISD_ out Registcr

Hinh 2-38 So dé khéi RAM BISD Interface

Hinh 2-39 So da kién inte khéi RAMBISD Interface

Hinh 2-40 So do khdi asyne_emp

Hinh 2-41 So dd khdi wpir_full

Hinh 2-42 So dd khdi rptr_emply

Tlinh 2-43 So dé khéi fifomem

Hinh 3-1 Thiết kẻ của phân mêm mã hình hóa

Hình 3-2 Mô hình giải thuật cho BISD

Hình 4-1 Mô hình kiểm tra từng khôi

1linh 4-2 Mô hình kiém tra toan bé mach BISD "

Linh 4-3 Phần mêm mô hinh hòa 5 ninh niet

Tinh 4-4 Mô hình đổi chiếu kết quả

3.21 Các ñile dữ liệu ii

3.22 Môhinhlõi àoceeciee 3.2.3 Các mỏ đun chính

3.2.4 Các File kết quả àcocccsccee

4.1.2 Kết quả mô phỏng trên phần mềm mô hình hỏa

4.143 Dôi chiếu kết quả

4.1.4 Code GoVeraBe is

Khối tao chf thi Iénh Test, Instruction Generator 37

2.4.3 Mô tá hoạt động và các khối chinh ¬

Chương 3 Phẩn mm mô hình hỏa hoạt động mạch BISD và mô kính lối bộ nhớ SRAM B4

3⁄2 Các khối mô hình hớa "—

linh 1-1 Kiến trúc chưng SoC dụa trên các khối nhúng,

Hình 1-2 Du bao về diện tích bộ nhớ nhúng trên chịp SoC

Hình 1-3 Mô hình chức năng bộ nhớ SR.AM

Hình 1-4 Mô hình chức năng rút gọn của bộ nho SRAM

Tình 1-6 So sánh độ phức lạp tính toán và thời gian kiểm tra

Tỉnh 1-7 Khả năng phát hiện lỗi của một số thuật toán

Tình 1-8 Đánh gia thoi gian kiểm tra của thuật loạn March Cocklail

Tình 1-9 Memory boundary sean

Tình 1-10 Muhaplexor Isolation

t

Hinh 1-11 Kién wic mach Build-in self-test

Hinh 1-12 Kién mie mach BISD

Hinh 1-13 Thanh ghi FOP

Tình 1-14 Từ điển cầu trúc thông tần lỗi với thuật toán March-]7N'

Tình 1-15 Sơ đã khối mạch BISD

Tlinh 1-16 So dé khéi mach BISR sit dung Fuse Macro

Hinh 2-1 Thiét ké chip SoC hé tro mach BISD

Tình 2-2 Sơ đề khỏi mach BISD

Hình 2-3 Sơ đề khái TTG

Linh 2-4 So dé khdi SAG

Tlinh 2-5 Giản đề thời gian khối SAG

Tlinh 2-6 Khdi SA Step Counter

dD

40

41

Hình 2-30 Sơ dỏ khói chỉ tiết TAP Controllor

Hinh 2-31 May tang thai FSM TAP Conuoller

Hinh 2-32 Sơ dỗ khối Instrucdon Register

Tình 2-33 Sơ đỗ khốt Trsiruction Decoder

Tình 3-34 Sơ đã khối Bypass Rogister

Tình 2-35 Sơ đỏ khối TD Register

Hinh 2-36 Sơ dỗ khối BISD_in Register

Hinh 2-37 Sơ dỗ khối BISD_ out Registcr

Hinh 2-38 So dé khéi RAM BISD Interface

Hinh 2-39 So da kién inte khéi RAMBISD Interface

Hinh 2-40 So do khdi asyne_emp

Hinh 2-41 So dd khdi wpir_full

Hinh 2-42 So dd khdi rptr_emply

Tlinh 2-43 So dé khéi fifomem

Hinh 3-1 Thiết kẻ của phân mêm mã hình hóa

Hình 3-2 Mô hình giải thuật cho BISD

Hình 4-1 Mô hình kiểm tra từng khôi

1linh 4-2 Mô hình kiém tra toan bé mach BISD "

Linh 4-3 Phần mêm mô hinh hòa 5 ninh niet

Tinh 4-4 Mô hình đổi chiếu kết quả

3.21 Các ñile dữ liệu ii

3.22 Môhinhlõi àoceeciee 3.2.3 Các mỏ đun chính

3.2.4 Các File kết quả àcocccsccee

4.1.2 Kết quả mô phỏng trên phần mềm mô hình hỏa

4.143 Dôi chiếu kết quả

4.1.4 Code GoVeraBe is

linh 1-1 Kiến trúc chưng SoC dụa trên các khối nhúng,

Hình 1-2 Du bao về diện tích bộ nhớ nhúng trên chịp SoC

Hình 1-3 Mô hình chức năng bộ nhớ SR.AM

Hình 1-4 Mô hình chức năng rút gọn của bộ nho SRAM

Tình 1-6 So sánh độ phức lạp tính toán và thời gian kiểm tra

Tỉnh 1-7 Khả năng phát hiện lỗi của một số thuật toán

Tình 1-8 Đánh gia thoi gian kiểm tra của thuật loạn March Cocklail

Tình 1-9 Memory boundary sean

Tình 1-10 Muhaplexor Isolation

t

Hinh 1-11 Kién wic mach Build-in self-test

Hinh 1-12 Kién mie mach BISD

Hinh 1-13 Thanh ghi FOP

Tình 1-14 Từ điển cầu trúc thông tần lỗi với thuật toán March-]7N'

Tình 1-15 Sơ đã khối mạch BISD

Tlinh 1-16 So dé khéi mach BISR sit dung Fuse Macro

Hinh 2-1 Thiét ké chip SoC hé tro mach BISD

Tình 2-2 Sơ đề khỏi mach BISD

Hình 2-3 Sơ đề khái TTG

Linh 2-4 So dé khdi SAG

Tlinh 2-5 Giản đề thời gian khối SAG

Tlinh 2-6 Khdi SA Step Counter

dD

40

41

Bang 1-1 Ky hiệu các lỗi trong máng ö nhớ cúa bộ nhớ nhùng Đ

Bang 1-3 Bảng các ký hiệu sử đụng trong các thuật toán March L6

Bang 1-4 Bang danh sácHt 42 thuật toàn March cơ bản LỂ

Bảng 1-5 Khả năng phát hiện lỗi của một số thuật toán March co ban kiểm tra bộ nhớ theo từng ĐẤU scceneseisnsieersstssenestrsiesneetniee ¬ -

Bang 1-6 Kết quả mô phỏng thuật toán MATS+T theo word với nhiều đữ

Bang 1-7 Kết quả mô phỏng thuật toán March C- theo word với nhiều dữ

Bang 2-1 LO mạch BI8D à Seeeerrrersreeero.3Ổ

Bang 2-2 1/O khối TIG coi seseeses.387

Bảng 2-8 Bảng đữ liệu cho độ rộng bus 32 bịt 56

Bảng 3-1 Bảng các file đữ liệu trong phản mẻm mó hình hỏa 85

VI

3.21 Các ñile dữ liệu ii

3.22 Môhinhlõi àoceeciee 3.2.3 Các mỏ đun chính

3.2.4 Các File kết quả àcocccsccee

4.1.2 Kết quả mô phỏng trên phần mềm mô hình hỏa

4.143 Dôi chiếu kết quả

4.1.4 Code GoVeraBe is

Hình 2-7 So đỗ khối SAG RƠM coi

Hình 2-8 Sơ đỗ khối PAG code

Hinh 2-9 Gian dễ thời gian khối PAG

‘Hin 3-10 Cấu trúc của thanh ghi shií_ datx

Tình 3-11 Cấu trúc FIFO

Tình 2-12 Sơ đỏ thuật toán khối PAG

Tình 2-13 Giãn đỗ thời gian doc ghi Delphin SP SRAM

Hinh 2-14 So dd khdr Physical Signal Generator

Hình 3-15 Giãn đỗ thời gian khéi Physical Signal Generator

Hinh 2-16 So dé khdi Physical Counter

Hinh 2-17 Thuật toán khỏi Physical Counter

Tình 3-18 Bảng dữ liệu không dao chuẩn và đỡ liệu dio chuẩn

Tình 3-19 Sơ đồ khối Data Background Top

Tlinh 2-20 Sơ để khỏi Data Background Monitor

Hinh 2-21 Gian để thời gian khói Data Backeround Generator

Hinh 2-22 So dé khỏi Data Background Generator

Hinh 2-23 Thuật toán khỏi Data Backpround Generator

Linh 2-24 Sot dé khéi Comparator oo

Linh 2-25 Thuật toàn khỏi Comparator co or

Tinh 2-26 Cấu trúc thông tin lỗi BISD syndrome

Tlinh 2-27 Giản đỗ thời gian khối Comparakor

Tlinh 2-28 Các trạng thái của FSM BISD

Hình 2-29 Sơ dé khén TAP Controller

Khối tao chf thi Iénh Test, Instruction Generator 37

2.4.3 Mô tá hoạt động và các khối chinh ¬

Chương 3 Phẩn mm mô hình hỏa hoạt động mạch BISD và mô kính lối bộ nhớ SRAM B4

3⁄2 Các khối mô hình hớa "—

Khối tao chf thi Iénh Test, Instruction Generator 37

2.4.3 Mô tá hoạt động và các khối chinh ¬

Chương 3 Phẩn mm mô hình hỏa hoạt động mạch BISD và mô kính lối bộ nhớ SRAM B4

3⁄2 Các khối mô hình hớa "—

linh 1-1 Kiến trúc chưng SoC dụa trên các khối nhúng,

Hình 1-2 Du bao về diện tích bộ nhớ nhúng trên chịp SoC

Hình 1-3 Mô hình chức năng bộ nhớ SR.AM

Hình 1-4 Mô hình chức năng rút gọn của bộ nho SRAM

Tình 1-6 So sánh độ phức lạp tính toán và thời gian kiểm tra

Tỉnh 1-7 Khả năng phát hiện lỗi của một số thuật toán

Tình 1-8 Đánh gia thoi gian kiểm tra của thuật loạn March Cocklail

Tình 1-9 Memory boundary sean

Tình 1-10 Muhaplexor Isolation

t

Hinh 1-11 Kién wic mach Build-in self-test

Hinh 1-12 Kién mie mach BISD

Hinh 1-13 Thanh ghi FOP

Tình 1-14 Từ điển cầu trúc thông tần lỗi với thuật toán March-]7N'

Tình 1-15 Sơ đã khối mạch BISD

Tlinh 1-16 So dé khéi mach BISR sit dung Fuse Macro

Hinh 2-1 Thiét ké chip SoC hé tro mach BISD

Tình 2-2 Sơ đề khỏi mach BISD

Hình 2-3 Sơ đề khái TTG

Linh 2-4 So dé khdi SAG

Tlinh 2-5 Giản đề thời gian khối SAG

Tlinh 2-6 Khdi SA Step Counter

dD

40

41

3.21 Các ñile dữ liệu ii

3.22 Môhinhlõi àoceeciee 3.2.3 Các mỏ đun chính

3.2.4 Các File kết quả àcocccsccee

4.1.2 Kết quả mô phỏng trên phần mềm mô hình hỏa

4.143 Dôi chiếu kết quả

4.1.4 Code GoVeraBe is

Khối tao chf thi Iénh Test, Instruction Generator 37

2.4.3 Mô tá hoạt động và các khối chinh ¬

Chương 3 Phẩn mm mô hình hỏa hoạt động mạch BISD và mô kính lối bộ nhớ SRAM B4

3⁄2 Các khối mô hình hớa "—

Bang 1-1 Ky hiệu các lỗi trong máng ö nhớ cúa bộ nhớ nhùng Đ

Bang 1-3 Bảng các ký hiệu sử đụng trong các thuật toán March L6

Bang 1-4 Bang danh sácHt 42 thuật toàn March cơ bản LỂ

Bảng 1-5 Khả năng phát hiện lỗi của một số thuật toán March co ban kiểm tra bộ nhớ theo từng ĐẤU scceneseisnsieersstssenestrsiesneetniee ¬ -

Bang 1-6 Kết quả mô phỏng thuật toán MATS+T theo word với nhiều đữ

Bang 1-7 Kết quả mô phỏng thuật toán March C- theo word với nhiều dữ

Bang 2-1 LO mạch BI8D à Seeeerrrersreeero.3Ổ

Bang 2-2 1/O khối TIG coi seseeses.387

Bảng 2-8 Bảng đữ liệu cho độ rộng bus 32 bịt 56

Bảng 3-1 Bảng các file đữ liệu trong phản mẻm mó hình hỏa 85

VI

Khối tao chf thi Iénh Test, Instruction Generator 37

2.4.3 Mô tá hoạt động và các khối chinh ¬

Chương 3 Phẩn mm mô hình hỏa hoạt động mạch BISD và mô kính lối bộ nhớ SRAM B4

3⁄2 Các khối mô hình hớa "—

Bang 1-1 Ky hiệu các lỗi trong máng ö nhớ cúa bộ nhớ nhùng Đ

Bang 1-3 Bảng các ký hiệu sử đụng trong các thuật toán March L6

Bang 1-4 Bang danh sácHt 42 thuật toàn March cơ bản LỂ

Bảng 1-5 Khả năng phát hiện lỗi của một số thuật toán March co ban kiểm tra bộ nhớ theo từng ĐẤU scceneseisnsieersstssenestrsiesneetniee ¬ -

Bang 1-6 Kết quả mô phỏng thuật toán MATS+T theo word với nhiều đữ

Bang 1-7 Kết quả mô phỏng thuật toán March C- theo word với nhiều dữ

Bang 2-1 LO mạch BI8D à Seeeerrrersreeero.3Ổ

Bang 2-2 1/O khối TIG coi seseeses.387

Bảng 2-8 Bảng đữ liệu cho độ rộng bus 32 bịt 56

Bảng 3-1 Bảng các file đữ liệu trong phản mẻm mó hình hỏa 85

VI

LỚI CAM ĐOAN

Trước hết, tôi xin gửi lời cảm ơn chân thành tới tập thể các thây cô trong,

Viện Điệu tử viễn thông, iường Đại học Bách Khoa Hà Nội đã lạo ra một môi

trường tốt đẻ tôi học tập và nghiên cửu Tôi cũng xin cảm ơn các thầy 06 trong 'Viên Đào tạo sau đại học đã quan tâm đến khóa học này, tạo điều kiện cho các

học viên có điều kiện thuận lợi để học lập và nghiên cứu Và đặc biệt lỗi xin gửi

lời cảm ơn sâu sắc đến thầy giáo PGB.TS PHAM NGỌC NAM, đã tan tinh

thưởng dẫn và sửa chữa cho nội dung của luận văn này

Téi xin cam doan rằng nội dung của luận văn nảy hoàn toàn do tôi tu

hiểu, nghiên cửu và viết ra Tất cá đều được tôi thực hiện cẩn thận, cỏ sự góp Ÿ

và sửa chữa cũa giáo viên hướng dẫn

Tôi xin chịu trách nhiệm với tắt cả nội đung trong luận vẫn này,

Tác giả

Nguyễn Minh Dũng,

IV

Khối tao chf thi Iénh Test, Instruction Generator 37

2.4.3 Mô tá hoạt động và các khối chinh ¬

Chương 3 Phẩn mm mô hình hỏa hoạt động mạch BISD và mô kính lối bộ nhớ SRAM B4

3⁄2 Các khối mô hình hớa "—

3.21 Các ñile dữ liệu ii

3.22 Môhinhlõi àoceeciee 3.2.3 Các mỏ đun chính

3.2.4 Các File kết quả àcocccsccee

4.1.2 Kết quả mô phỏng trên phần mềm mô hình hỏa

4.143 Dôi chiếu kết quả

4.1.4 Code GoVeraBe is

Hình 2-30 Sơ dỏ khói chỉ tiết TAP Controllor

Hinh 2-31 May tang thai FSM TAP Conuoller

Hinh 2-32 Sơ dỗ khối Instrucdon Register

Tình 2-33 Sơ đỗ khốt Trsiruction Decoder

Tình 3-34 Sơ đã khối Bypass Rogister

Tình 2-35 Sơ đỏ khối TD Register

Hinh 2-36 Sơ dỗ khối BISD_in Register

Hinh 2-37 Sơ dỗ khối BISD_ out Registcr

Hinh 2-38 So dé khéi RAM BISD Interface

Hinh 2-39 So da kién inte khéi RAMBISD Interface

Hinh 2-40 So do khdi asyne_emp

Hinh 2-41 So dd khdi wpir_full

Hinh 2-42 So dd khdi rptr_emply

Tlinh 2-43 So dé khéi fifomem

Hinh 3-1 Thiết kẻ của phân mêm mã hình hóa

Hình 3-2 Mô hình giải thuật cho BISD

Hình 4-1 Mô hình kiểm tra từng khôi

1linh 4-2 Mô hình kiém tra toan bé mach BISD "

Linh 4-3 Phần mêm mô hinh hòa 5 ninh niet

Tinh 4-4 Mô hình đổi chiếu kết quả

Hình 2-30 Sơ dỏ khói chỉ tiết TAP Controllor

Hinh 2-31 May tang thai FSM TAP Conuoller

Hinh 2-32 Sơ dỗ khối Instrucdon Register

Tình 2-33 Sơ đỗ khốt Trsiruction Decoder

Tình 3-34 Sơ đã khối Bypass Rogister

Tình 2-35 Sơ đỏ khối TD Register

Hinh 2-36 Sơ dỗ khối BISD_in Register

Hinh 2-37 Sơ dỗ khối BISD_ out Registcr

Hinh 2-38 So dé khéi RAM BISD Interface

Hinh 2-39 So da kién inte khéi RAMBISD Interface

Hinh 2-40 So do khdi asyne_emp

Hinh 2-41 So dd khdi wpir_full

Hinh 2-42 So dd khdi rptr_emply

Tlinh 2-43 So dé khéi fifomem

Hinh 3-1 Thiết kẻ của phân mêm mã hình hóa

Hình 3-2 Mô hình giải thuật cho BISD

Hình 4-1 Mô hình kiểm tra từng khôi

1linh 4-2 Mô hình kiém tra toan bé mach BISD "

Linh 4-3 Phần mêm mô hinh hòa 5 ninh niet

Tinh 4-4 Mô hình đổi chiếu kết quả

Hình 2-7 So đỗ khối SAG RƠM coi

Hình 2-8 Sơ đỗ khối PAG code

Hinh 2-9 Gian dễ thời gian khối PAG

‘Hin 3-10 Cấu trúc của thanh ghi shií_ datx

Tình 3-11 Cấu trúc FIFO

Tình 2-12 Sơ đỏ thuật toán khối PAG

Tình 2-13 Giãn đỗ thời gian doc ghi Delphin SP SRAM

Hinh 2-14 So dd khdr Physical Signal Generator

Hình 3-15 Giãn đỗ thời gian khéi Physical Signal Generator

Hinh 2-16 So dé khdi Physical Counter

Hinh 2-17 Thuật toán khỏi Physical Counter

Tình 3-18 Bảng dữ liệu không dao chuẩn và đỡ liệu dio chuẩn

Tình 3-19 Sơ đồ khối Data Background Top

Tlinh 2-20 Sơ để khỏi Data Background Monitor

Hinh 2-21 Gian để thời gian khói Data Backeround Generator

Hinh 2-22 So dé khỏi Data Background Generator

Hinh 2-23 Thuật toán khỏi Data Backpround Generator

Linh 2-24 Sot dé khéi Comparator oo

Linh 2-25 Thuật toàn khỏi Comparator co or

Tinh 2-26 Cấu trúc thông tin lỗi BISD syndrome

Tlinh 2-27 Giản đỗ thời gian khối Comparakor

Tlinh 2-28 Các trạng thái của FSM BISD

Hình 2-29 Sơ dé khén TAP Controller

Khối tao chf thi Iénh Test, Instruction Generator 37

2.4.3 Mô tá hoạt động và các khối chinh ¬

Chương 3 Phẩn mm mô hình hỏa hoạt động mạch BISD và mô kính lối bộ nhớ SRAM B4

3⁄2 Các khối mô hình hớa "—

LỚI CAM ĐOAN

Trước hết, tôi xin gửi lời cảm ơn chân thành tới tập thể các thây cô trong,

Viện Điệu tử viễn thông, iường Đại học Bách Khoa Hà Nội đã lạo ra một môi

trường tốt đẻ tôi học tập và nghiên cửu Tôi cũng xin cảm ơn các thầy 06 trong 'Viên Đào tạo sau đại học đã quan tâm đến khóa học này, tạo điều kiện cho các

học viên có điều kiện thuận lợi để học lập và nghiên cứu Và đặc biệt lỗi xin gửi

lời cảm ơn sâu sắc đến thầy giáo PGB.TS PHAM NGỌC NAM, đã tan tinh

thưởng dẫn và sửa chữa cho nội dung của luận văn này

Téi xin cam doan rằng nội dung của luận văn nảy hoàn toàn do tôi tu

hiểu, nghiên cửu và viết ra Tất cá đều được tôi thực hiện cẩn thận, cỏ sự góp Ÿ

và sửa chữa cũa giáo viên hướng dẫn

Tôi xin chịu trách nhiệm với tắt cả nội đung trong luận vẫn này,

Tác giả

Nguyễn Minh Dũng,

IV

LỚI CAM ĐOAN

Trước hết, tôi xin gửi lời cảm ơn chân thành tới tập thể các thây cô trong,

Viện Điệu tử viễn thông, iường Đại học Bách Khoa Hà Nội đã lạo ra một môi

trường tốt đẻ tôi học tập và nghiên cửu Tôi cũng xin cảm ơn các thầy 06 trong 'Viên Đào tạo sau đại học đã quan tâm đến khóa học này, tạo điều kiện cho các

học viên có điều kiện thuận lợi để học lập và nghiên cứu Và đặc biệt lỗi xin gửi

lời cảm ơn sâu sắc đến thầy giáo PGB.TS PHAM NGỌC NAM, đã tan tinh

thưởng dẫn và sửa chữa cho nội dung của luận văn này

Téi xin cam doan rằng nội dung của luận văn nảy hoàn toàn do tôi tu

hiểu, nghiên cửu và viết ra Tất cá đều được tôi thực hiện cẩn thận, cỏ sự góp Ÿ

và sửa chữa cũa giáo viên hướng dẫn

Tôi xin chịu trách nhiệm với tắt cả nội đung trong luận vẫn này,

Tác giả

Nguyễn Minh Dũng,

IV

linh 1-1 Kiến trúc chưng SoC dụa trên các khối nhúng,

Hình 1-2 Du bao về diện tích bộ nhớ nhúng trên chịp SoC

Hình 1-3 Mô hình chức năng bộ nhớ SR.AM

Hình 1-4 Mô hình chức năng rút gọn của bộ nho SRAM

Tình 1-6 So sánh độ phức lạp tính toán và thời gian kiểm tra

Tỉnh 1-7 Khả năng phát hiện lỗi của một số thuật toán

Tình 1-8 Đánh gia thoi gian kiểm tra của thuật loạn March Cocklail

Tình 1-9 Memory boundary sean

Tình 1-10 Muhaplexor Isolation

t

Hinh 1-11 Kién wic mach Build-in self-test

Hinh 1-12 Kién mie mach BISD

Hinh 1-13 Thanh ghi FOP

Tình 1-14 Từ điển cầu trúc thông tần lỗi với thuật toán March-]7N'

Tình 1-15 Sơ đã khối mạch BISD

Tlinh 1-16 So dé khéi mach BISR sit dung Fuse Macro

Hinh 2-1 Thiét ké chip SoC hé tro mach BISD

Tình 2-2 Sơ đề khỏi mach BISD

Hình 2-3 Sơ đề khái TTG

Linh 2-4 So dé khdi SAG

Tlinh 2-5 Giản đề thời gian khối SAG

Tlinh 2-6 Khdi SA Step Counter

dD

40

41

LỚI CAM ĐOAN

Trước hết, tôi xin gửi lời cảm ơn chân thành tới tập thể các thây cô trong,

Viện Điệu tử viễn thông, iường Đại học Bách Khoa Hà Nội đã lạo ra một môi

trường tốt đẻ tôi học tập và nghiên cửu Tôi cũng xin cảm ơn các thầy 06 trong 'Viên Đào tạo sau đại học đã quan tâm đến khóa học này, tạo điều kiện cho các

học viên có điều kiện thuận lợi để học lập và nghiên cứu Và đặc biệt lỗi xin gửi

lời cảm ơn sâu sắc đến thầy giáo PGB.TS PHAM NGỌC NAM, đã tan tinh

thưởng dẫn và sửa chữa cho nội dung của luận văn này

Téi xin cam doan rằng nội dung của luận văn nảy hoàn toàn do tôi tu

hiểu, nghiên cửu và viết ra Tất cá đều được tôi thực hiện cẩn thận, cỏ sự góp Ÿ

và sửa chữa cũa giáo viên hướng dẫn

Tôi xin chịu trách nhiệm với tắt cả nội đung trong luận vẫn này,

Tác giả

Nguyễn Minh Dũng,

IV

Hình 2-7 So đỗ khối SAG RƠM coi

Hình 2-8 Sơ đỗ khối PAG code

Hinh 2-9 Gian dễ thời gian khối PAG

‘Hin 3-10 Cấu trúc của thanh ghi shií_ datx

Tình 3-11 Cấu trúc FIFO

Tình 2-12 Sơ đỏ thuật toán khối PAG

Tình 2-13 Giãn đỗ thời gian doc ghi Delphin SP SRAM

Hinh 2-14 So dd khdr Physical Signal Generator

Hình 3-15 Giãn đỗ thời gian khéi Physical Signal Generator

Hinh 2-16 So dé khdi Physical Counter

Hinh 2-17 Thuật toán khỏi Physical Counter

Tình 3-18 Bảng dữ liệu không dao chuẩn và đỡ liệu dio chuẩn

Tình 3-19 Sơ đồ khối Data Background Top

Tlinh 2-20 Sơ để khỏi Data Background Monitor

Hinh 2-21 Gian để thời gian khói Data Backeround Generator

Hinh 2-22 So dé khỏi Data Background Generator

Hinh 2-23 Thuật toán khỏi Data Backpround Generator

Linh 2-24 Sot dé khéi Comparator oo

Linh 2-25 Thuật toàn khỏi Comparator co or

Tinh 2-26 Cấu trúc thông tin lỗi BISD syndrome

Tlinh 2-27 Giản đỗ thời gian khối Comparakor

Tlinh 2-28 Các trạng thái của FSM BISD

Hình 2-29 Sơ dé khén TAP Controller

Hình 2-7 So đỗ khối SAG RƠM coi

Hình 2-8 Sơ đỗ khối PAG code

Hinh 2-9 Gian dễ thời gian khối PAG

‘Hin 3-10 Cấu trúc của thanh ghi shií_ datx

Tình 3-11 Cấu trúc FIFO

Tình 2-12 Sơ đỏ thuật toán khối PAG

Tình 2-13 Giãn đỗ thời gian doc ghi Delphin SP SRAM

Hinh 2-14 So dd khdr Physical Signal Generator

Hình 3-15 Giãn đỗ thời gian khéi Physical Signal Generator

Hinh 2-16 So dé khdi Physical Counter

Hinh 2-17 Thuật toán khỏi Physical Counter

Tình 3-18 Bảng dữ liệu không dao chuẩn và đỡ liệu dio chuẩn

Tình 3-19 Sơ đồ khối Data Background Top

Tlinh 2-20 Sơ để khỏi Data Background Monitor

Hinh 2-21 Gian để thời gian khói Data Backeround Generator

Hinh 2-22 So dé khỏi Data Background Generator

Hinh 2-23 Thuật toán khỏi Data Backpround Generator

Linh 2-24 Sot dé khéi Comparator oo

Linh 2-25 Thuật toàn khỏi Comparator co or

Tinh 2-26 Cấu trúc thông tin lỗi BISD syndrome

Tlinh 2-27 Giản đỗ thời gian khối Comparakor

Tlinh 2-28 Các trạng thái của FSM BISD

Hình 2-29 Sơ dé khén TAP Controller

linh 1-1 Kiến trúc chưng SoC dụa trên các khối nhúng,

Hình 1-2 Du bao về diện tích bộ nhớ nhúng trên chịp SoC

Hình 1-3 Mô hình chức năng bộ nhớ SR.AM

Hình 1-4 Mô hình chức năng rút gọn của bộ nho SRAM

Tình 1-6 So sánh độ phức lạp tính toán và thời gian kiểm tra

Tỉnh 1-7 Khả năng phát hiện lỗi của một số thuật toán

Tình 1-8 Đánh gia thoi gian kiểm tra của thuật loạn March Cocklail

Tình 1-9 Memory boundary sean

Tình 1-10 Muhaplexor Isolation

t

Hinh 1-11 Kién wic mach Build-in self-test

Hinh 1-12 Kién mie mach BISD

Hinh 1-13 Thanh ghi FOP

Tình 1-14 Từ điển cầu trúc thông tần lỗi với thuật toán March-]7N'

Tình 1-15 Sơ đã khối mạch BISD

Tlinh 1-16 So dé khéi mach BISR sit dung Fuse Macro

Hinh 2-1 Thiét ké chip SoC hé tro mach BISD

Tình 2-2 Sơ đề khỏi mach BISD

Hình 2-3 Sơ đề khái TTG

Linh 2-4 So dé khdi SAG

Tlinh 2-5 Giản đề thời gian khối SAG

Tlinh 2-6 Khdi SA Step Counter

dD

40

41

LỚI CAM ĐOAN

Trước hết, tôi xin gửi lời cảm ơn chân thành tới tập thể các thây cô trong,

Viện Điệu tử viễn thông, iường Đại học Bách Khoa Hà Nội đã lạo ra một môi

trường tốt đẻ tôi học tập và nghiên cửu Tôi cũng xin cảm ơn các thầy 06 trong 'Viên Đào tạo sau đại học đã quan tâm đến khóa học này, tạo điều kiện cho các

học viên có điều kiện thuận lợi để học lập và nghiên cứu Và đặc biệt lỗi xin gửi

lời cảm ơn sâu sắc đến thầy giáo PGB.TS PHAM NGỌC NAM, đã tan tinh

thưởng dẫn và sửa chữa cho nội dung của luận văn này

Téi xin cam doan rằng nội dung của luận văn nảy hoàn toàn do tôi tu

hiểu, nghiên cửu và viết ra Tất cá đều được tôi thực hiện cẩn thận, cỏ sự góp Ÿ

và sửa chữa cũa giáo viên hướng dẫn

Tôi xin chịu trách nhiệm với tắt cả nội đung trong luận vẫn này,

Tác giả

Nguyễn Minh Dũng,

IV