Luận văn thiết kế bộ chuyển Đổi tương tự số 8 bít sử dụng công nghệ bán dẫn cmos

Do các ADC không thể thực hiện việc chuyển đổi ngay lập tức tín hiệu tương tự sang tín hiệu số nên cần có một mạch điện đặt trước đầu vào của ADC, để lầy mẫu và giữ cho tín hiệu tương tự

DAI IOC QUOC GIA IIA NOI

TRUONG DAI HOC CONG NGHE

NGUYÊN MẠNH ĐÔ

THIET KÉ BỘ CHUYÊN ĐÓI TƯƠNG TỰ - SỐ

8 BIT SU DỤNG CÔNG NGHE BAN DAN CMOS

Ngành: Công nghệ Điện tử- Viễn Thông

Chuyên ngành: Kỹ thuật Điện từ

Mã số: 60.52.70

LUẬN VĂN THẠC SĨ

NGƯỜI HƯỚNG DẪN KHOA HỌC

TS, Chir Dire Trinh

Ha NGi- 2010

LOLCAM DOAN

Tôi xin cam đoan toàn hộ những nội dung thiết kế vả số liệu tinh tadn ,

mồ phỏng trong luận văn thạc s$: “Thiết kế bộ chuyển đổi tương tự - số 8 bít sử

dụng công nghệ bán dẫn CMOS” là do tôi tự nghiên cứu và thực hiện

Học viên thực hiện luận văn Nguyễn Mạnh Đô

Mục đích của luận van: :

Kết quả mong muốn troag luận văn

Cấu trúc của huận văn bao gằm các chương:

Chương 1 - TÔNG QUAN VỆ CIIUYÊN ĐÔI TƯƠNG TỰ - SỐ

1.1 Giới thiệu

1.2 Các thông số cơ bản trong biến đối tương tự số [2,1 U1

1.2.1 Dé phan giai (Resolution)

1.2.3 Tốc độ lầy mẫu ( Sampling ratc de

1.2.4 Nhiễn giả (Aliasing) -

1.2.5 Bộ lệch không (Offet)

1.2.6 Sai số khuyếch đại (Gain error)

1.2.8, Dai d6ng (DR) - sen

Chương 2 - MỘT SỐ CẤU TRÚC CƠ BẢN CỦA BO BIEN BOI TUONG TY’ - SỐ

2.1 Ứng dung cia ADC trén thé gidn

2.2 Một số cấu trúc ADC cơ bản

3.2 Thiết kế

3.2.1 Cấu hình các bộ khuyếch dại dong ting

3.2.2 Cau hinh MOS DIODE

3.2.3 Mạch Cascnde

3.2.4 Mạch gương động (Current Mirror)

3.2.5 Mạch khuếch dai vi sai (Diffirent-P:

3.3 Thiết kế vẻ mặt vật lý

3.4 Chế tạo

3.4.1 một số quá tình cơ bản nhật trong chế se IC

3.4.2 Các quá trình xử lý cơ bản tạo ra Transistors

2

3.4.3 Các quá trình xử lý cơ bản tạo ra các đáy dẫn

3.4.4, Mot số ví dụ về cầu trúc CMOS trong công nghệ của IC s

3.5 Kiểm tra và giới thiệu sản phẩm se

Chương 4 - THIET KE BO CHUYEN ĐÔI TƯƠNG TỰ SỐ

4.1 Giới thiệu

4.2 Tara chọn công nghệ cho thiết kế

4.3 Các phần mềm thiết kế và mô phỏng

4.4 Định nghĩa thiết kế

4.5 Sơ đồ khái chức năng

4.6 Thiết kế chỉ tiết từng khối

4.6.1 Một số mạch logic cơ bản trong s tiết kế

Hinh 2.3: Bd thi thể hiện quả trình chuyển đổi

a Flash ADC 3 bit{11]

Hình 2.4: Các mã đầu ra của bộ Flash ADC 3 bíI[ 1]

Hình 2.5: Sơ đề khối của cấu trúc Two-Sfep Flash ADC|LH|

Hình 2.6: Sơ đồ khối của cầu trúc SAR ADC[11]

Hình 2.7: Kết quả đầu ra của bộ chuyển đải Á/D 3 bít sử dựng cấu trie SAR[11]

(a) Vin = S.SV, (b) Vin =2.5V sen

Hình 2.8: Quá trình chuyển đổi A/D 3 bí sử -dụng cổ edu tric SAR cho D 1/111

Hinh 2.9: So dé khdi edu tric Pipleline ADC[I1]

Tlinh 2.10: So 48 khdi cấu tric ADC tich phân đơn kênh{ LI]

Hinh 2.11: Biểu đỗ thời gian của ADC tích phan don kénh[11]

(a) Đầu vào và ra của bộ sơ sánh (b) Xung đểm

1lình 2.12: Sø đỗ khối của ADC tích phân 2 kênh[ 1]

Hình 2.13: Biều để thời gian của ADC tích phân dơn kênh| 1|

Hình 2.14: Sơ đỗ khối của bộ biển đổi Sigma-Delta ADC

TTình 2.15: Sơ đỗ khối của bộ điều chế Sigma-T)elta tương tự bậc nh

Hình 2.16 Các dạng tín hiệu của bộ diều chế tương tự bậc nhất

Hình 2.17: Sơ đồ khối của bộ điều chế Sigmna-Delia tương tự bậc 2

Tình 3.1: Các bước cơ bản trong thiết kế và sản xuất TC tương tự

Hình 3.2: Sơ đề phân cực nguôn chưng (C8)

Hình 3.3: Sơ đồ phân cực cửa chung (CG)

Tình 3.3: Sơ đồ phân cực máng chung (CD) Tae

Minh 3.4: (a), (b) Cấu hình MOS Diode (c) đặc tuyến Í-V

Hình 3.5: Cầu hình Diode tạo Vụự

Hình 3.6: Sơ để nhân cực của câu hình Cascode

Tĩỉnh 3.7: Sơ để cấu hình Active Cascode

Hình 3.8: Sơ đồ khối cấu trúc mạch gương đò

(8) cực chung nối đất (b) cực chung nỗi nguồn cung c

1Iình 3.9: Sơ đồ nguyên lý mạch khuếch đại vi sai

Hình 3.10: Các bước trong chế tạo IC tương tự|14]

Tình 3.11: Ví dụ về kích thước Wafer và kích thước Dic của chíp Pcntium 4 của Intel[ 14] 38 Tình 3.12: Các quá trình xử lý cơ bán trong chế tạo IC[14]: 3K (a) Ban đầu với phiến Wafer, (b) phú lên trên bề mặt một lớp diện trở quang, toSử dụng mặt

na tạo mẫu điện trở quang, (đ) Các bước xử lý cụ thể như ăn mòn, cây lon, lắng đọng vv (e)

tẩy hó lớp điện trớ quang cà — nL)

4

Hình 3.13: Các quá trình xử lý cơ bản cho một Transistor| 14]: 39 (a) Cây giếng N-Well, (b) Định nghĩa độ đầy oxide trở thành trường oxide, (c)Khắc axit lớp

Poly cha cực cửa, (4) Cây lon cho cực nguồn và cực mắng -2-sscsesececc 3Ô

Hình 3.14: Cấu trúc cơ bản của CMOS Transistor|15,, s- sec 4D Hình 3.15: Cấu trúc thực tế của CMOS Transistor[15] Al Hinh 3.16: C4u trúc thực tế của bipolar Transistor - - Al Tình 3.17: Các quá trình xử lý cơ bản tạo ra các dây dẫn [ [4]: AQ (a, b) Lắng dong chất cách ly có thể làm bóng để tạo bề mặt bằng phẳng, @ Ăn mòn bằng

axit cho Contael để Silie điền đầu chất dẫn điện, () Tao khuén mau cho day din (Metal) 42 Tình 3.18: Ví dụ cẫu trắc cơ hãn của các dây dẫn Metalf và Metal2[151 4Ã Hình 3.19: Cấu trúc thực tế của cde day din Metal [I5]

Hình 3.20: Mạt cắt của cầu trúc thực lễ của một Ä-BCD SOI Wafar -

1ĩình 3.21: So sánh mặt cắt câu trúc thực tế cia 2 DRAM: AS

(a) Công nghé 60nm, (b) Céng nghé 50nm -.45 Hình 4.1: Sơ đỏ chân ra của IC AD0804

TIình 4.2: Sơ đồ khối chức năng của hộ chuyển đổi tương tự - số

Hình 4.3: (a)Biêu tượng của mạch đảo, (b Sơ đỗ mạch diện của mạch đác

Hình 4.4: Sơ đồ mạch Layout cửa mạch đảo

Tình 4.5: (a)Biểu tượng của ANANT2, (b) Sơ đồ mạch điện của ANAND2

Hình 4.6: Sơ đồ mạch Layut của mạch ANAND2 - sie

Hình 4.7: (a)Biểu tượng của ANOR2, (bì Sơ đồ mạch điện của a ANOR2

Tình 4.8: Sơ đồ mạch I.ayaut của mạch ANOR2

Ilinh 4.9: (a)Biêu tượng của ANAND4, (b) Sơ đỗ mạch điện của ANANDS

Hình 4.13 Sơ để nạch điện của DEFRP

1Iình 4.15: (a) Biểu tượng, (b) Sơ đồ mạch điện của mạch BUFZ - 60)

Hình 4.16: So dé mgch dign cia mach BIAS

Tình 4.17: Các kết quả mồ phỏng của mạch BIAS

Tình 4 |: Sơ đỗ mạch điện của mạch OSC

Hinh 4.19: Các kết quả mô phỏng cia mach OSC

Hình 4.20: Sơ đồ mạch Điện của mạch COMP

Tình 4.21: Kết quả mâ phòng của mạch COMP

Hinh 4.22: Sơ dồ cầu trúc Charge Scaling DAC

Hình 4.23: Sơ đồ mạch điện của mạch CDAC

Tình 4.24: Sơ đồ mạch điện của mạch 1.evelshift — -

Hình 4.25: Sơ đỗ mạch Layont của mạch Levelshif -seeersrrrrreceo.7E

Hình 4.27:(a) Biển tượng, (b) Sơ đồ mạch điện của mạch SHIFTREG 7B Ilinh 4.28: (a) Bidu trong, (b) So đỗ mach dién cua mach REGSBIT sec T Hình 4.29: Sơ đồ thời gian cho một chu kỳ chuyển đổi của bộ chuyển đổi tương tự — số 75

§

Hình 4.30: Sơ đồ mạch điện của mạch LOGIC_CONTROL

Hình 4.31: Các kết quả mồ phỏng của mạch LOGIC_CONTROL

Tlinh 4.32: Sơ đồ mạch điện của mạch TIUTZQUT

Hình 4.33: Sơ đỗ chân ra của bộ tuyên đổi tong ty — sé ADC_LVTNOI

Hình 4.34: Sơ đồ mạch TỢP của bộ biến đổi tương tự - số ADC_LVTN0L

Hình 4.35: Các kết quả mô phỏng của AI2C_TVTNHI

Ilinh 4.36: Sơ đỗ Layout của chip ADC_LVTNO1

Hình 4.37: Sơ đỗ vị trí đặt các khối nhỏ của chíp ADC_LVTRO1

Danh sách các bảng

Bang 4.2: Bang chin lý của mạch đảo

Bang 4.3: Bing chan lý của mạch ANAND:

Bang 4.4: Bang ch4n ly cha mach ANOR2,

Bing 4.5: Bing chan lý của mạch ANAND4

Bảng 4.6: Bảng chân lý cia mach ANOR3

Ting 4.7: Bang chan ly cia mach DPFRB

Bang 4.8: Bang chin lý của mach BUFZ

LỜI CẢM ƠN !

Để hoàn thành được luận văn cao học này:

Trước hết, tác giả xin chân thành cảm ơn đến qui thay

cô trường Đại học Công nghệ- Đại học Quốc gia Hà Nội,

đặc biệt là PGS.TS Trần Quang Vĩnh đã chỉ bảo và hướng

tác giả theo lĩnh vực nghiên cửu đề tài này

Tác giả xin gửi lời biết ơn sâu sắc đến Tiến sĩ

Chữ Đức Trình đã dành rất nhiều thời gian và tâm huyết

hướng dẫn nghiên cửu và giúp tác giả hoàn thành luận văn

tốt nghiệp

Cuối cùng, tác giả cũng xin gửi lời cảm ơn tới công ty

TNHH Aective-Semi Việt Nam đã tạo mọi điều kiện thuận

lợi để tác già hoàn thành bản luận văn này

Trong quá trình hoàn thành luận văn không

thé tránh khỏi những thiếu sót rất mong nhận được

những đồng góp quí báu của qui thay cô và các bạn

Hà Nội, Tháng 05 năm 2010

Học viên

Nguyễn Mạnh Đô

Mục đích của luận văn:

Thiết kế một chíp chuyên dải tương tự — sẽ sử dụng cấu trúc SÁR (successive

approximation register) Day la một trong những cấu trúc thơng dụng trong chuyển đỗi tương tự — số làm việc với tốc dộ nhanh Trên thể giới cấu trúc này được sử dụng rộng dai trong chuyển đổi tương tự -số sứ dụng cơng nghệ Bipolar (lưỡng cực) Luận văn này sẽ đi sâu vào phân tích và thiết kế một chíp chuyên đổi tương tự — số sử dựng cơng, nghệ bán din CMOS Céng nghệ được sử dụng trong thiết kế này là cơng nghệ CMOS

0.6um

Kết quả mong muốn trong luận văn:

- Giới thiệu về cơng nghệ CMOS, cáe cầu trú cơ bản trang thiết kế TC tương tự và

các câu trúc cơ bản của các bộ chuyển đổi rương tự — số

- Trinh bầy quá trình phân tích, tính tốn và thiết kế hồn chỉnh một chíp chuyên đổi tương tự - số sử dụng cấu trúc SAR trong cơng nghệ ban din CMOS 0.6um bao

gồm tồn bộ các phần tích, tính tốn, thiết kế các mạch diện và các mach layout

Cấu trúc của luận văn bà gồm các chương:

- Chương 1: Tơng quan về chuyên doi twong ty sé

Trình bầy được tầm quan trọng của bộ chuyển dỏi tương tự — số, các tham số cơ bản, mục dích của luận văn và các kết quả mong muốn

- Chương 3: Một số câu trúc cơ bản của bộ biển đỗi tương tự — số

Trình bầy một số cấu trúc cơ bản trung các bộ biến đổi tử tương tự sang số,

- Chương 3: Cơ bản vệ thiết kỂ ÍC tương tự:

Trinh hay cde quá trình thiết kế, chế tạo TC tương tự và giới thiệu các mạch

điện cơ bản trong thiết kế

- Chương 4: ThiÁt kế hộ chuyển đỗi tương tự — sd

"Trình hày chỉ tiết các tỉnh tốn, thiết kệ và các kết quả mơ phỏng của bộ

chuyển đổi tương tự — số 8 bít sử đụng cấu trúc xấp xi liên tiếp SAR

- Kế luận: Tủnh bầy cái đạt được trong luận văn và hướng phát triển tiếp theo

Chương 1 - TONG QUAN VỀ CHUYÊN ĐỐI TƯƠNG TỰ - SỐ

1,1 Giới thiệu

Hiện nay, thể giới đang trong giai đoạn bùng nỗ của khoa học và công nghệ Cũng như các nghành khoa học khác, kỹ thuật điện tử đã có những bước phát triển vượt bậc

và dã trở thành một nghành công nghiệp đem lại giá trị rất lớn Kỹ thuật điện tử dã ra

đời và phát triển từ rất sớm nhưng sự phát triển của nó chỉ thực sự vượt trội kể từ sau

khi phát minh ra transitor vào năm 1947 tại phòng thí nghiệm Bell Với việc phát

Tình ra transitơr, kỹ thuật điện tử chuyển sáng một kỹ nguyên mới, đỏ là kỷ nguyên

của các mạch tích hợp (IC-Intergrated Circuit) Trong nhimg nam gan đây, kỹ thuật số

đã phát triển với tốc độ chúng mặt và có phân nào lần at so với kỹ thuật tương tự Kỹ

thuật số được ứng dụng trong mọi lình vực của đời sống, kinh tế và xã hội Mặt khác con người chỉ cảm nhận được tín hiệu tương tự chứ không phải tín hiệu số Do đó kỹ

thuật số chỉ đóng vai trò là các khâu trung gian như xử lý và lưu trữ Còn những khâu

liên hệ trục tiếp với con người phải dùng kỹ thuật tương tự Kỹ thuật tương tự sẽ thực hiện việc chuyển đổi tín hiệu do con người tạo ra thành tí hiệu số để thực hiện các bước lưu trữ và xử lý bởi kỹ thuật số Quá trình này được biết đến là quá trình A/D (Analog to Digital) Và quá trình ngược lại là chuyển tín hiệu số sau các quá trình hưu

trữ và xử lý thành tín hiệu tương tự để con người có thể cảm nhận Quá trình này gọi

là D/A (Digital to Analog)

Như vậy ADC lá gi?

Đây là bộ chuyển đổi tín hiệu tương tự cỏ biên độ liên tục sang tín hiệu số có biên

độ rời rạc tương ứng Thông thường ADC là thiết bị điện tử chuyển đổi điện áp tương

tự đầu vào sang dạng tín hiện số đầu ra

1,2, Các thông số cơ bản trong biến đối tương tự số [2,11]

1.2.1, Độ phân giải (tesolutian)

Độ phân giải của hộ chuyển đổi chỉ ra số giá trị rồi rạc có thể được tạo trên khoảng

giá trị điện áp.Thường được biên điễn bằng bits

Ví dụ: ADC mã hóa tin hiệu tương tự thành 1 trong 1U24 giả trị rời rạc (0 1024) có

phan tich [4 10 bits, vi 2”° = 1024

Độ phân giải cũng có thể biểu diễn bằng vø/ Điện áp phân giải của ADC bằng

tổng khoảng điện áp đo lường chia cho số các giá trị rai rac

Ví dụ: khoảng điện áp đo lường [4 0 dén 10 volts DG phan giải của ADC là 12 bits,

10 tương ứng có 2'”= 4096 mức lượng tử hóa Điện áp phân tích ADC là: (10—0)/4068= 0.00244 vols = 2.44 mV,

Trong thực tế, độ phân giải của bộ chuyển đổi bị giới hạn bởi zÿ số rín hiện trên

nhiễu (S⁄N) của tin hiệu đầu vàa Nhiễu ở tín biệu đầu vào sẽ quyết định bộ chuyển đổi

ADC có độ phân giải tối đa là bao nhiêu bits (Effective Number Of Bits, ENOB) Tỷ

số S/N nên ở khoảng 6 đB trên mỗi bít của độ phân giải

SIN =20log 1o(2")=6.02 xn dB

Trang đó n là độ phân giải tính theo bit của ADC,

1.2.2 Độ chính xác (Accuracy)

Trong qua trinh chuyển đổi từ tin hiệu tương tự sang tín hiệu số, sai số là điều không thể tránh khỏi ADC cỏ một vải nguồn gây ra sai số Sai số lượng tử hóa (quantization error) va sai sd khéng tuyển tỉnh (non linearity error) đổi với bất kỳ chuyển đỗi tương tự — số nào (đối với ADC tuyển tính) Còn có sai số gọi là sai số lỗ

hồng (aperture errar) đo clock jitter và trễ khi đưa ra kết quả chuyển đổi I mẫu trong

quá trình số húa tin hiệu Sai số được đo lường theo đơn vị gọi là LSB (Least

Significant Bit)

1.2.2.1 Sai số lượng tử hóa (Quantization error)

Tỉn hiệu tương tự là tín hiệu liên tực, độ chính xác lý tường vê hạn Trong khi đá,

độ chính xác của tỉn hiệu số phụ thuộc vào độ phân giải lượng tử hỏa, nói cách khác đó

là số lượng bịt ở đầu ra của bộ chuyển đổi Sai số lượng tử hóa do độ phân giải của

ADC 1a hitu han, và không thể tránh được sự không hoàn hảo này trong mỗi loại ADC

Dé là sự khác nhau giữa giả trị tương A thực tế và giá trị số đã được làm tròn trong

quá trinh chuyên đổi Biên độ của sai số lượng tử hóa tại quá trình lấy mẫu nằm trong

khoáng 0 đến > LSB

Sai số lượng tử hóa trong phân tích động được biểu hiện là nhiễu lượng từ hóa

Nhiễu lượng tử hóa cỏ giá trị tính theo công thức:

# gx7gxR}

Trong dé V4: 1a dai dién áp tương tự của bộ chuyển đổi (volts), n 14 d6 phân giải

(bis), 7;là khoảng thời gian lấy mẫu (giây), #, là điện trở tải của bộ chuyển đỗi

(Ohms)

1.2.2.2 Sai s6 khéng tuyén tinh ( Non — Linearity error}

Hai tham số quan trọng là không tuyển nh tich phan (Integral Non — Linearity

1I

(INL)) và không tuyến tinh vi phan (Differential Non — Linearity (DNL))

Sai số không tuyến tính vi phân (DNL) là sự khác nhau giữa độ dài hai mã liên tiếp

Transfer function with

uniform code widths

Như trên hình vẽ cho thấy, độ rộng của mã sau lớn hơn mã trước

Sai số DNL được tính theo công thức:

DNL= S1”:

Vise Trong dé V,,;./, la dign ap tong tmg ma thir n+ 1 va ma thirn

Ƒ,„ là điện áp bít LSB, được tính bằng:

V nee

mm

n là độ phân giải của ADC tính theo đơn vị bits

Sai số không tuyến tính tích phản (INL) là sự chênh lệch hàm truyền đạt cia ADC

so với hàm tuyến tính Sai số INL được xác định bằng việc đo lường điện áp mà tại đó

sự chuyển tiếp các mã xuất hiện và so sánh chúng với điện áp lý tưởng xảy ra sự

chuyển tiếp mã đó Sự sai khác giữa điện áp lý tưởng khi chuyên tiếp mã với điện áp

thực tế chính là sai số INL, và có đơn vị là LSBs

Vuu=

Digital output

Hinh 1.2: Sai sé INL[2]

Sai sé INL tai một điểm nào đó trên hàm truyền đạt của ADC là sự tích lũy mọi sai

sé DNL trước đó, chính bởi vậy nên sai số này được gọi là sai số tích phân (hay sai số

tích lũy)

1.2.2.3 Sai số lỗ hỗng ( aperture error )

Khi số hóa tín hiệu dạng sin: x(?)=⁄4siz2z Z„, Với điều kiện thời gian lấy mẫu không ổn định do clock jitter là At, sai số gây ra bởi hiện tượng này có thể ước lượng

được trong khoảng sau:

E„<| x'().At| <2Am/At

Có thể thấy rằng sai số là khá nhỏ ở miền tần số thấp, nhưng lại khá đáng kể ở miền tần số cao Tác động này có thể bỏ qua nếu nó tương đối nhỏ so với sai số lượng

tử hóa Jitter yêu cầu có thể được tính toán dựa vào công thức sau:

A<=

2y

trong đó q là số bịt của ADC

1.2.3 Tốc độ lấy mẫu ( Sampling rate )

Tốc độ lấy mẫu là tốc độ giá trị số mới được lấy mẫu từ tín hiệu tương tự Hay nói

cách khác, tốc độ của giá trị mới được gọi là tốc độ lầy mẫu hay tân số lấy mẫu của bộ

chuyển đổi

Tín hiệu có băng thông giới hạn biến đổi liên tục có thể được lấy mẫu (đó là giá trị

của tín hiệu trong khoảng thời gian T, thời gian lấy mẫu, được đo lường và lưu giữ) và

B

sau đó tín hiệu gốc cú thể khôi phục lại chính xác từ các giá trị rời rạc hãng công thức

nội suy Tuy nhiên độ chính xác bị giới hạn bởi sai số lượng từ hóa

Tắc độ lầy mẫu tuân theo định ly ldy mu Shannon — Nyquist:

“Tin hiệu bằng cơ bản liên tục theo thời gian chỉ có thể khôi phục lại chính xác từ"

các mẫu của ná nếu tín hiệu này có bằng thông hiữu hạn và tân số lâu mẫu lớn hon hai

lần băng thông của tín hiệu”

Do các ADC không thể thực hiện việc chuyển đổi ngay lập tức tín hiệu tương tự

sang tín hiệu số nên cần có một mạch điện đặt trước đầu vào của ADC, để lầy mẫu và giữ cho tín hiệu tương tự được lấy mẫu nảy không đổi Mạch này được gọi là mạch

sampile and hold (S4/1) Thông thường, mạch này lá một tụ điện để lưu giữ điện áp

tương tự tại đầu vào, và sử dụng khóa điện từ để ngắt kết nối tụ này với đầu vào Có

nhiều loại ADC tích hợp luôn cả mạch lấy mẫu nảy

1.2.4, Nhiễn giã (Aliasing)

Tất câ các bộ ADC đều làm việc theo một nguyên lý chung, đó là lấy mẫu tín hiệu

tương tự tại dầu vào tại các khoảng thời gian rời rạc, rồi chuyển dổi mẫu dó ra giá trị

sé Vi vay ma tin hiệu đầu ra không thể phản ánh hết mọi trạng thái của tin hiệu dầu vào, Nếu dựa vào tín hiệu ở đầu ra, sẽ không thể có cách nào biết được trạng thái của tín hiệu đầu vào ở các thời điểm giữa hai lần lây mẫu liên tiếp nhau (hay nói cách khác

lả trong khoảng thời gian chuyến đổi một mẫu), Nếu như tín hiệu đầu vào thay đổi rất

thì ta có thê giả thiế hai lân lấy mẫu liên tiếp sẽ băng một trong hai giá trị của tín hiệu đầu vào trong hai lần

lấy mau Tiên tiếp đó Tuy nhiên nếu sự biến đổi của tín hiệu đầu vào quá nhanh so với

mau thi gia thiết đó không còn đúng nữa

lỗi ADC, và ở một trạng thái tiếp theo

Tếu các giá trị số được tạo ra từ hộ chuyên

nào đó của hệ thống, lại được chuyển đổi lại thành giả trị tương tự bằng bộ chuyên đổi

số — tuong ty (DAC), thi tín hiệu ở đầu ra của bộ chuyên đổi DAC càng giống tín hiệu tương tự gốc cảng tốt Nếu như tín hiện tương tự ở đầu vào bộ ADC biển đổi quá nhanh so với tốc độ lầy mẫu thì điều này sẽ khó đạt được, và phát sinh những tín hiệu giá, gọi là nhiễu giá tại dẫu ra của bộ chuyên đổi DAC Trong hầu hết các trường hợp,

người ta phải sử dụng thêm một bộ lọc và một bộ loại bỏ nhiễu giả này,

1.2.5 Độ lệch không (Offset)

Digital Output

Anaiog

input

Hình 1.3: Các đặc tính tĩnh của bộ 4D]

Trong thực tê, kii điện áp tương tự đầu vào bằng 0 thì mã đầu ra D không bằng 0,

mả theo lý thuyết thì mã đầu ra phải bằng 0 đây chỉnh là một trong những sai số giữa đầu vào và đầu ra và được gọi là độ lệch không (Offset)

1.2.6 Sai số khuyếch dai (Gain error)

Sai số khuyếch đại Ja aự lệch hưởng Luyến tính của mã đầu ra Thường thì do ảnh

tướng của tần số lấy mẫu và một vài tham số động của các bộ ADC Trên hình 1.3 thê

hiện sai số khuyếch đại là sự sai lộch về độ của đường thang AB lý lưởng

1.2.7 Tỷ số tín hiệu trên nhiễu (SNR)

SNR được xác định bằng tỉ số công suất tín hiệu trên nhiễu ở đầu vào tương tự của

bộ ADC, Thông thường tỷ số SNR được tình cho các tỉn hiệu đầu vào tương tự có

dang hinh Sin

1.2.8 Dái động (DR)

Là tỷ số công suất nguồn tổng của tín hiệu đầu vào dạng hình sin trên công suất

nguồn của tín hiệu đầu vào hình sin tại SNR = 0.

Trên thế giới hiện nay các bộ chuyển đổi Lương tự — số (ADC) được sử dụng rộng,

dãi trong các lĩnh vực như: Truyền thông (tiếng nói, âm thanh, hình ánh, ), Trong

Tĩnh vực đa lường và các thiết bị đo lưỡng Đây là những mảng ứng đụng lớn trong

nghành điện từ

dụng trên thể giới hiện nay Tùy vào những yêu cầu và ứng dụng cụ thế để lựa chọn

các cầu trủc ADC phù hợp nhự tốc độ, độ phân giải, độ chính xác

lên thông, Có rất nhiều câu trúc biên đỗi tương Lự — số được sử

Dưới đây là một số cầu trúc AIDC thông dụng trên thế giới hiện nay:

2,2, Một số cầu trac ADC cơ bán,

Câu trúc của Flash ADC "N” bịt gâm có 2Ÿ—1 bộ so sánh Các bộ so sánh này đều

là các hộ sa sánh tốc độ can, Có 2Ÿ điện trở chìa, để tạo ra các tức điện dp chuẩn, Điện án chuẩn cho mỗi bộ so sánh lớn hơn Í LSB so với điện áp chuẩn của bộ so sánh

ngay dưới nó Mỗi bộ so sánh có đầu ra hằng “1” nếu như điện án vào lớn hơn điện án

chuẩn đặt vào bộ so sánh đó Và ngược lại sẽ sinh ra bit “0” Vi dh

: nếu điện áp đầu

vào nằm giữa Vy va Vy, thi các bộ so sánh hừ X, cho tới X), dễu có dầu ra bằng

“1”, còn các bộ so sánh còn lại có đầu ra băng “0” Tại điểm mà mã chuyển từ một về

không là điễm mà tín hiệu vào trở nên nhỏ hơn mức điện áp chuẩn của bộ so sánh

tương ứng Khi điện áp đầu vào của bộ Flash ADC cao bao nhiêu thì dây số logie ở

đầu ra cũng tầng thêm mức logie “I” tương ứng Day số đầu ra luôn có dụng,

"0 01 1

Cáp hộ sơ sánh được thiết kế với hệ số khuếch đại thấp, hởi vì không thể nào cing

g thông rộng và hệ số khuếch đại cao Và điện

íp offsel thập, tắt nhiên là

do yêu cầu điện áp offset ở đầu vào của mỗi bộ so sánh phải nhỏ hơn LSB của bộ

chuyến đổi ADC Nếu không sẽ làm sai lệch giả trị số ờ đầu ra của bộ so sánh tức là

đạt được

kết quả số đầu ra sẽ bị sai lệch

Hinh 2.1: So dé khdi cia cau tate Flash ADC[L}

Flash ADC 1à bộ chuyển đối A/D lý tường cho các ứng dụng yêu cầu độ rộng băng

thông rất lớn, tny nhiên, chủng tiêu thụ nhiều công suất hơn các cầu trúc ADC khác, yêu cầu diện tích lớn, và tốc độ bị giới hạn bởi các khỏa điện tử, tốc độ của các bộ so sánh và các mạch lôgíe số Lấy ví dụ: 8 bít ADC ta cân có 255 bộ so sánh nhựng nếu 9 bít ta phải cần đến 511 bộ so sánh đo đó mà cầu trúc ADC này bị giới hạn bởi độ phân

dai

Độ chính xác của cầu write Flash:

Độ chính xác phụ thuộc vào việc matching|3] của chuỗi điện trở và điện áp OfSet (Yos) [9] của các bộ so sảnh Các tham số tĩnh dược tính như sau:

Điện áp đầu vào lý trởng của bộ so sánh thử ¡ là Ví, và thực tế sẽ là Vswi, ta có:

17

Eĩ đụ: Một bộ chuyển đổi tương tự số 3 bít sử đựng cấu trúc Flash với Vref= 5V

được thé hiện trên các hình dưới đây:

vw Vaer

Hình 2.2: Sa đồ khái của Flash ADC 3 bitf7t]

1815 Ÿswy<34 0000111 ou

25 Vcr <3.125 V 0001111 100 3.135 V s vụ <3/18 V 98111 10 3/15 V guy <4 SH ¥ au 10

Hình 2.4: Các mã đâu ra của bộ Flash ADC 3 bi[11J

2.2.2, Two-Step Flash ADC,

Đây là một kiểu khác ca bộ biển đôi tương tự sẽ dùng cầu trúc Flash [11].

[ín hiệu đầu vào Vin sẽ được đưa và mạch giữ mẫu và vào tang Flash ADC thir nhất để tạo ra ⁄4N bít phân giải trọng số cao MSBs Các bít MSBs tạo ra sẽ được đưa vào bộ biến đổi DAC để tao ra điện áp tương tự VI VI và Vin được đưa vào bộ trữ

điện áp để tạo ra điện áp V2 = Vin — V1 V2 sẽ trở thành điện áp tương tự đầu vào của

bộ biến đổi tương tự — số sử dựng cấu trúc Flash thứ 2 với số bit giảm đi một nữa còn

14 N bít để tạo ra các mã đầu ra số là các bít có trọng số thấp còn lại

Với cầu trúc này ta sẽ giảm được số bộ so sánh và giảm được trở đo đó ta có thể

giảm được diện tích, nhưng tốc độ của bộ chuyển đổi sẽ giảm đi so với cầu trúc Flash

và sai số cũng tăng do bộ trừ tạo ra

2.2.3 SAR ADC,

SAR (successive approximation register) ADC: [11] 1A cau mite chuyén 46i xdp xi

liên tiếp, sử đụng bộ so sảnh dé so sinh dign 4p dau vao véi cdc dai dign áp tương tự

đầu ra của bộ chuyển đổi số tương tự ứng với các mã đầu ra được dịch dân, rồi sắp xếp

trên một dải điện áp cuối cùng để đưa ra các raã đầu ra số tương ứng xắp xi với điện áp dầu vào Vin tốt nhất Tại mỗi bước trong quá trình xử lý này, giá trị nhị phân của phép xắp xi được lưu trong thanh ghi xấp xỉ liên tiếp Đây là cầu trúc được lựa chọn đề thiết

kế bộ chuyến đổi tương tự số trong luận văn này,

N-bit

shift regivter Bei!) | Bus [iB] Bo

Tín hiệu tương tu đầu vào (Vin) được giữ ở bộ Track/Hold SAR ADC sir dung

thuật toán tìm kiếm số nhị phân, các mạch điện bên trong nó có thể hoạt dộng ở tần số

vai megahertz (Mhz) Để thực hiện thuật toán này, thanh ghì N-bit đầu tiên sẽ được đặt giả trị giữa, tức là 100 0, bit MSB được đặt bằng “1”, các bít còn lại bằng “0”, Vị thế

đầu ra của bộ N-bit DAC ( F;„-} lúc này bằng 7XV„„, trong đó ƒ„rlà điện ấp

chuẩn cưng cấp cho bộ chuyển đổi tương tự — 36 ADC Lite nay nếu như F„>F;„e đầu

rà của bộ so sánh sẽ là mức logie “1” và biL MSB của thanh ghỉ N — bịt bằng “1”,

ngược lại nến „<a„-thì đầu ra của bộ so sảnh sẽ bằng mức logic “ũ”, và bìt MSB của thanh ghỉ — bít bằng “0”, Khối điển khién logic (comrrol logic } cha SAR ADC

sẽ dịch chuyển tới bít tiếp theo ở phía dưới, đặt bit này ở mnức cao và thực hiện một

phép so sánh khác, Tiếp tực nhự vậy cho đến bit LSH của thanh ghíiN bít Khi bịt

LSB duge dit bang 1 va thực hiện xong việc so sánh thì quá trình chuyển đổi cũng

hoàn thành, và đầu ra sốN_ bit được chứa trong thanh ghỉ.,

Ví đụ: Một bộ chuyển đổi tượng tự số 3 bít sử dụng cấu trúc SAR với Vref = 8V,

Vin = 5.5V và Vin = 2.5V Ta có kết quả như sau;

Pipeline ADC [11] la cdu trúc ADC dường ống N bít bao gồm N bước biến dối

tương tự - số với mỗi bước lả một tằng và tạo ra một bít số đầu ra Và là cấu trúc phố

biến nhất được sử dụng khi tốc độ lấy mẫu từ vải Msps (Megasamples per second) và

lên tới hàng trăm Msps Phạm ví độ phân giải là từ 8 bít (ứng với tốc độ lầy mẫu lớn

nhất) cho đến 16 bịt (ứng với tốc độ lấy mẫu thấp nhất)

Hình 3.9: Sơ đồ khải cấu trú: Pịpleline ADC[117

“Trên hình 2.9 là sơ đỗ khối của cầu trúc Pipleline ADC N tầng mỗi tầng một bộ biến

đổi ADC I bít (Gềm một bộ so sánh, một bộ lấy mẫu và giữ mẫu, một hộ tông và một

bộ khuyếch đại) Hoạt động của mỗi tằng như sau:

Điện áp tương tự đầu vào được giữ và và so sánh với EEF đầu ra của mỗi bộ so

sánh sẽ là bít đầu ra của bộ biến đổi Nếu ƒ>farz đầu ra của bộ sơ sánh sẽ là “1°”

V are Ả

của hộ so sánh là “0” và điện áp đầu vàa hộ khuyếch đại sẽ được giữ nguyên là P„

Như vậy, kết quả của các tầng trước được tông hợp tạo ta điện áp đầu vào của bộ khuyếch đại tầng tiếp | theo Cứ như vậy che dén ting cudi cing của bộ chuyển đổi đẻ

tạo ra kết quả đầu ra số

Bởi vì các bits từ mỗi tầng được định nghĩa tại các thời điểm khác nhau, tất cả các

bịt tương ứng với cùng một mẫu được sắp xếp theo đúng thời gian bằng việc thay đối

vị trí các thanh ghỉ trước khi được đưa vào bộ logic sửa lỗi sẽ nhằm giảm bớt yêu cầu

chính xác của Flash ADCS (do đó các bộ so sánh cũng giảm hới yêu cầu kỹ thuật) Tại

mỗi tầng khi dã kết thúc quá trình xử lý một mẫu, dịnh nghĩa ra các bịt, khuếch dat

thặng đụ đưa vào tổng tiếp theo, thi Ling nay hoàn toàn có thể sẵn sảng hắt dẫu xử lý Tnấu tiếp theo lấy từ bộ S&H nhúng trong mỗi tầng Đó chính là lý do Jam cho ADC

“đường ống" có thông lượng lớn Vì mỗi mẫu phải được phổ biển trong suốt toàn bộ

đường ống trước khi các bít liên kết với nó sẵn sàng kết hợp trong khối logic sửa lỗi số

(digital — error — correction), nén đữ liệu trễ là một đặc điểm của ADC đường ống

Độ chỉnh xác của câu trúc Pipleline ADC:

Trên hình 2.9 giả sử tất cả các thành phân là lý tường và „y„ là điện áp đi vào đầu

vào đương của bộ so sảnh của tẳng thứ nhất đề bộ so sánh thay đổi trạng thái

Tì TIF 9 Peer lp

23

Điện áp đầu vào đương của bộ sa sánh lại tằng thứ 2 được tính như sau:

tì ner)-2

Bit MSB Px (bít có trọng số cao nhất) là đầu ra của bộ so sánh tầng thứ nhật cỏ

thể là 0 hoặc 1 Bộ so sánh của tẳng thứ 2 thay đối trạng thái khi

Y„,; là diện áp ngưỡng sơ sánh của tằng 2, khí đó

y Puri M nce Meee

Cứ như vậy lại lằng thử N ta có:

Mouse 5 Dra: Manet Dar V ase tg Ds Veneto Địc Mae +

Trong trréng hop thyc té (Khong ly trong) cic b§ 86 sénh c6 din ap offset Fosw

và các bộ lấy và giữ miu cing cé dién 4p offset “sos n khi dé:

Pu

Tương tự ta có:

ADC tich phan [11] là loại ADC cỏ độ phân giải cao, lọc nhiễu tốt và là loại ADC lý

tưởng cho việc số hỏa tin hiệu có bảng thông thấp Ứng dụng trong đồng hỗ số, điều

khiển LCD hay LED

Hình 2.11: Biểu đỗ thời gian của ADC tích phân don kénh{ 11]

(a) Đâu vào và ra của bộ sơ sánh (b) Xung đêm

Đây là cấu trúc đơn giản nhất của loại ADC tích phân Tín hiệu tương tự dau vao

được cho qua một hộ tỉch phân, sau đó tín hiệu tích phân - được so sánh với tỉn hiệu

chuẩn ƒ zz bởi bộ so sánh Thời gian từ khi có tin hiệu vào đến khí so sánh 7e phụ

thuộc vào thời gian thực hiện tích phân vả giá trị điện áp của tín hiệu vào ƒ„y Trong

trưởng hợp này, diện áp chuẩn Ý „„ yêu cầu ôn dịnh và chính xác theo nhiệt độ và theo

cả mỗi trường đề đảm bảo sự chính xác của phép đo lường

Nhưng trang mỗi công nghệ sản xuất, trong các điều kiện nhiệt độ khác nhau, và

trang điều kiện môi trường khác nhau các giá trị dung sai của hai linh kiện R và C của

bộ Lich phân có sự thay đổi và có các sai số nhất định nản đó Một sự sai lệch nhỏ của

từng câu kiện sẽ dẫn đến sai số cho quá trình chuyển đổi Dễ khắc phục tính nhạy về gid trị cấu kiện nây, người ta đua ra câu trúc ADC tích phân hai kênh,

ADC tích phân hai kênh sẽ tiên hành tích phân tín hiệu tương tự đầu vào chưa biết trong một khoáng thời gian cổ định ( T„+ ), sau đó “giái tích phân” (de-integrates) sử dụng điện áp chuẩn đã biết ( zsz ) trong khoáng thời gian có thể thay đổi được

Hinh 2.13: Biéu dé thoi gian cha ADC tích phân đơn kênh117

Đặc điểm nỗi trội hơn của ADC tích phân hai kênh so với ADC tích phân một kênh

la không nhạy với sự biến đổi giá trị của các cấu kiện Sai số do giá trị cấu kiện gây ra

trang khi thực hiện tích phân được loại bỏ trong quả trình “giải tích phân” Ta có

phương trình:

PT nụ Ÿ ga XÃ sat

Suy Ta:

F Tuzyu =Tiui X Var

Như vậy tổng cộng sẽ có 2x2" chu kỳ Nếu độ phân giải lớn hơn, thì số chu kỳ thực

hiện cũng tăng lên Do vậy có sự trả giá giữa thời gian thực hiện chuyển đổi và độ

phân giải của loại ADC tích phân này

2.2.6 Sipma-Delta ADC,

ADC Sigma — Della còn gọi là ADC Della — Sigma (12) được ứng dụng nhiều trong

đo lường, các thiết bị cần độ chỉnh xác cao, ofTwet và lỗi giam thiểu, và có tín hiệu

tương tự đâu vào là khá ốn định hoặc thay đổi chậm theo thời gian

ADC Sigma _ Delra thường bao gồm một bộ điều chế Sigmma-Delta và một bộ lọc thông thấp

fanalhgu= (analag.Iz 9r Jigital, {ân~ nnlim ¬r TY it}

Link 2.14: So dé khéi của bộ biển đỗi Sigma-Delta ADC

Bộ lọc thông thấp được yêu cầu để khuyếch đại mức tín hiệu trung bình của chuỗi

bít đầu ra Có thể coi chuỗi bít như một tỉn hiện với những thông tin của nó nằm trong

băng tân thấp hơn còn các can nhiễu ở tần số cao hơn

Bộ điều chế Sigma-Delta [A (Gi cia bộ biến đổi Sigma-Delta, nó tạo ra một chuỗi

bít và mức trung bình của chuỗi bít này đại điện cho mức tín hiệu đầu vào

Tình 2.15: Sơ đỗ khối của bộ điều chế Sigma-Dolta tương tự bậc nhất

Mạch hỗi tiếp âm mức tín hiệu trung bình đầu ra tại một bít DAC luôn được sử dụng

28

để cân bằng với mức tín hiệu đầu vào

Mạch so sánh (Comparator) quyết định giá trị đầu vào của nó cao hơn hay thấp hơn

mức ngưỡng mà mạch tích phân (Integrator) tạo ra để đưa ra một bít đơn của chuỗi bít

Hình 2.16 Các dạng tín hiệu của bộ điều chế tương tự bậc nhất

Ở đây yêu cầu tốc độ lấy mẫu phải lớn hơn ít nhất 2 lần tần số cao nhất của đầu vào

để chuỗi bít đầu ra có sai số nhỏ nhất so với mức tín hiệu đầu vào hoặc giảm can nhiễu Vì vậy để giảm can nhiễu ta có thể tăng tần số Clock hoặc sử dụng bộ điều chế

Sigma-Delta bậc cao hơn.

Tlfzwenra1 Intrz'aharl Diffareas 7 Iiểagrrtnr? CAmNtarat¬"

Tình 2.17: Sơ đã khi của bộ điều chế Sigma-Delta tương tự bậc 2

'Bộ điều chế Sigma-Delta tương tự bậc 2 có chuỗi bít gần xắp xi xung lý tưởng hon, băng thông tín hiệu đầu và có thể cao hơn, tốc độ xung clock có thế thắp hơn, độ chỉnh xác đầu ra tăng (ít can nhiễu hơn) so với bộ điều chế bậc 1 Điều này cũng đúng với

30

Chương 3 ~ CƠ BẢN VÈ THIẾT KE IC TUONG TU

3.1 Giới thiệu

Quá trình thiết kế IC tương tự là một quá trình phức tạp và trải qua nhiều bước và

nhiều công đoạn, trong mỗi công đoạn đó lại có những yêu cầu kỹ thuật riêng Và các

bước cơ bản đó được thẻ hiện rõ ở hình vẽ dưới đây:

31

Từ sơ để hình 3.1 trên ta thấy các bước chính trơng việc thiết kế một IC Lương tự

pao gồm: Thiết kế về mặt điện, thiết kế về mặt vật lý, chế tạo và cuối cùng là bước

kiểm tra và giới thiệu sản nhằm

3,2, Thiết kế về mặt điện,

Khi thiết kế về mặt điện việc đầu tiên là cân phải xác định được ÿ tưởng thiết kế,

định nghĩa bản thiết kế tức lä cần phải đưa ra được yêu cầu về thiết kể, các thông số kỹ thuật và các chức năng cụ thể của bán thiết kế Đây là bước quan trọng nhất vì chúng

sẽ quyết định các thuộc tinh va kha năng của thiết kế Sau bước này người thiết kế có

thé đưa ra bản thiết kế của rnình dựa trên ý tưởng và định nghĩa đó Công việc tiếp

theo là thiết kế dựa trên các chuẩn, các chuẩn nảy có thể là dựa trên công nghệ chế tạo, các cầu hình cơ bản của một mạch điện hoặc xuất phát từ phía người sử đụng Sau lchi

thiết kế "thô” thủ kỹ sư thiết kế sẽ tiễn hành mô phỏng để xem xét các thông số vả tính năng của mạch Dựa trên kết quả mô phỏng được thì kỹ sư thiết kế có thể lựa chọn cáp giá trị đúng hoặc gần đũng so với tính toán để đem lại kết quả mê phỏng tốt nhất nhằm loại bỏ các tham số kỉ sinh

Một số cầu hình và tính chất cơ bản [7, 9, L0] trong thiết kế IC một ïC tương tư:

3.2.1 Cấu hình các bộ khuyếch đại đơn ting

Các mạch khuếch đại đơn tầng có 3 cầu hình cơ bản là nguồn chung (C5: tin hiệu

vào cực gate, khuếch đại ra cực máng), máng chung (CD: tín hiệu vào cực øate, ra cực nguồn, cầu hình này thường được gọi là source follower) va cita chung (CG: tin hiệu vào cực nguồn và ra tại cực máng) Các thông số chính cần quan tâm là hệ số hỗ din

G,„ điện trở vào R, và điện trở ra Ry

Cấu hình cực nguồn chưng (CS): Tín hiệu vào cực cửa và tín hiệu ra lẫy trên cực

mang, cực nguồn nói đất Bộ khuếch dại mắc kiểu C§ không có hải tỉ

số quan tâm là hệ số hỗ dẫn ngắn mạch dầu ra Œ„ điện ưở vào #, và

Ép nên các thông

lên trở ta Ro

You

32

Hình 3.2: Sơ đã phân cực nguần chung (C8)

Cấu hình cực công chung (CG): Tin hiệu vào cực nguôn vả tin hiệu ra lẨy trên cực máng, cực cửa nỗi đắt

“Hình 3.3: Sơ dỗ phản cực của chung (CG)

Cấu hình cực máng chung (CD): Với câu hình £”Ð, tín hiệu vào được đưa vào chân

G, tín hiệu ra lẫy trên S Điện áp ra bằng điện áp vào trừ Ves

Hinh 3.3: So dé phan cực máng chung (CD)

3.2.2 Cấu binh MOS DIODE

Khi gale va drain ciia MOS duge mée nhur hinh vé (hinh 3.4 ) ta có đường đặc tuyén o¢ dang tveng ty nhu dinde lop tiếp giáp pm do đó mạch này có tên gọi là A42 diode,

ĩình 3.4: (a) (h) Gấu hinh MOS Diode fe) déic tuyén LV

Mach này được dùng nhiều trong các cấu trúc gương dòng điện và các mach dich

mức Hiểu thức tính toán đòng /ø ở trạng thải bão hoà:

Khi g„ rất lớn hom gai VA Ba

Ứng dụng của mạch này là tạo ra các điện áp phân cực Kz„ (hừnh 3.5):

34

3.2.3 Mach Cascode

Cascode là sự kết hợp của hai cầu hình cơ bản là C§ và CØ Các mạch cascode có

vu điểm ting trở kháng lỗi ra, điều này có ý nghĩa khi cần tạo một thiên áp chuẩn từ

một nguồn biến đổi rộng

Ta thấy điện áp vào di vào cực cửa của transistor MI dơ đó trở kháng đầu vào của

mạch Caseode là vô uùng lớn

Như vậy, Khi ta muốn tăng điện trở ra hơn nữa ta có thể mae nhidu ling cascode liên tiếp, tuy nhiên ta có mội phương phán khác có thê giải quyết được vấn đẻ này Ta

sử dụng một bộ khuếch đại đóng vai trỏ vàng hồi tiếp ấm điều khiến điện áp gate cha

Cấu hình nảy gọi là Active Cascode

Link 3.7: So dd cdu hink Active Cascode

35

3.2.4 Mạch gương dòng (Curren(-Mirrar)

Gương dòng được tạo ra bằng cách sứ dụng các linh kiện tích cực vả được ứng dụng

rộng rãi trong rnạch tê hợp tương tự nhự là các thành phần phân cực và tải tích cực cho

các tầng khuyếch đại Cấu trúc này thưởng sử dụng các MOS Diode để tạo ra các điện

áp phân cực hoặc các dòng điện phân cực có giá trị bằng hoặc tý lệ với điện áp hoặc

dang phân cực ban dẫu

CONMON urank

Hình 3.8: Sơ đô khái cấu trúc mạch gương dòng

(a) cực chưng nối đất (b) cục chung néi nguén cung cdp

Cực chung được nỗi tới nguồn cung cấp hay đất và nguồn déng đầu vào được nỗi

tới cực đầu vào Lý tưởng ta có dòng đầu ra bằng dòng đầu vào nhân với một hệ số

khuyếch đại mong muốn Nếu hệ số khuyếch đại bằng một ta có dòng đầu vào được

phản chiếu tới dòng đầu ra, nên ta gọi là gương dòng điện

3.2.5 Mạch khuếch đại vì sai (Diffirent-Pair)

"Trong hầu hết các thiết kế mạch tích hợp thì câu trúc khuếch đại vì sai là rất quan trọng, là phần tử dùng chủ yếu trong thiết kế IC tương tự, nó được coi nhự là trái tìm

của các bộ khuếch đại thuật toán trong các mach tich hop Nó hoạt động trên nguyên

tắc là khuếch đại điện áp sai khác dầu vào của cặp vì sai Cặp vi sai thông thường sử dụng hai transistor mắc theo sơ để bình vẽ dưới dây (Hinh 3.8);

36 +Vpn

Hình 3.9: Sơ đã nguyên lẺ mạch khuách đại vi sai

Ứng dụng chủ yếu của cấu trúc vi sai là được sử đụng (rong các bộ khuẩch đại thuật

toán, là cầu hình ta sẽ gặp rất nhiều trong các mạch tích hợp

3.3 Thiết kế về mặt vật lý

Thiết kế về mặt vật lý hay còn gọi là Layout là chuyển từ mạch nguyên lý sang mach gan với chế tạo, Hiểu một cách đơn giản thì Layout là việc sắp xếp các linh kiện

dựa trên bản thiết kế và tuân theo một số luật công nghệ trên đề bán dẫn để tiến hành

sản xuất IC Trong quá trình thiết kế phải rất cần thận để đảm bảo loại trừ được tham

sé ki sinh va dé “matching” cao (dam bao su cn bang va phi hop lẫn nhau giữa các

khối trong mạch thiết kể) Việc Layaut cũng cần phải dựa vào công nghệ, mãi một

công nghệ đều có một luật thiết kế riêng mà người thiết kế cẩn phải tuân thủ các quy luật đá (Layout rules) Tất cả các công việc thiết kế mạch hoặc thiết kế Layout đều sử

dụng các công cụ thiết kế là các phần mềm chuyên dụng trên máy tính Ngoài ra tất cả

các bản thiết kế Layout đều phải dựa trên các cấu trắc Layout của các phần tử cơ bản

[3] trong công nghệ đã lựa chọn đó như Transisror, tụ điện, trở

37 3.4 Ché tao

Quá trình chế tạo hay sản xuất IC phải trải qua nhiều bước và nhiều công đoạn, các

bước đó được thể hiện rõ trên hình vẽ dưới đây (Hình 3.9)

Silicon ingot Blank wafers

Hình 3.10: Các bước trong chế tạo IC tương tự[ 14)

hay kỹ thuật Float Zone Khi tỉnh thê được tạo thành thì chúng được pha tạp bởi các

tạp chất loại P hay loại N để tạo thành các để loại P hay loại N, mức độ pha tạp của

hầu hết các đề là xắp xỉ 10'5 nguyên tử /m3 Một miếng silic đơn tỉnh thể hay còn gọi

là một phién Wafer tring Phién Wafer nay thường có đường kính là 6 inch hay

15em, dày khoảng 0,5mm Khi chế tạo hàng loạt người ta sẽ tiến hành cùng một lúc

trên nhiều phiến xếp lại với nhau gọi là Plot và mỗi Plot thường có từ 12 đến 15

phiến Các Wafer trắng này sau các quá trình công nghệ [3] như: Oxi hod (oxidation),

khuếch tán (diffusion), epitaxi, cấy ion (ion implantaion), lắng dong (position) va an

mòn (etching) sẽ tạo ra các IC ban đầu hay còn gọi là các Die trên các phiến Wafer

Trên mỗi Wafer có thể có hàng nghin Die Cac Die nay sẽ được cắt ra và kiểm tra, sau

đó đóng gói (Packaged die) và lại kiểm tra trên các gói sau đó mới được đưa tới

khách hàng.