Trần Xuân Nhật TÓM TẮT LUẬN VĂN Các mạch khuếch đại công suất băng thông rộng được coi là các thành phần chủ chốt được sử dụng trong nhiều ứng dụng bao gồm thiết bị đo đạc, ra-đar và hệ
GIỚI THIỆU VÀ TỔNG QUAN ĐỀ TÀI
Bối cảnh công nghệ và động lực
Từ đầu thế kỷ trước, hệ thống tác chiến điện tử đã được phát triển nhằm bảo vệ lãnh thổ và làm suy yếu vũ khí của đối phương Gần đây, với sự leo thang của xung đột giữa Nga và Ukraine, sự tiến bộ trong các hệ thống tên lửa và máy bay không người lái đã nhấn mạnh tầm quan trọng của việc đầu tư vào hệ thống phòng vệ như radar và tác chiến điện tử, góp phần bảo vệ và duy trì toàn vẹn lãnh thổ quốc gia.
Trong hơn 20 năm qua, nhu cầu về mạch khuếch đại công suất tích hợp cao tần (MMIC) siêu băng rộng đã tăng mạnh nhờ vào các ứng dụng trong thiết bị đo đạc, liên kết vô tuyến điểm đến điểm và hệ thống phòng thủ như tác chiến điện tử và ra-đar Khác với các hệ thống truyền thống chỉ có một chức năng trong băng tần hạn chế, các hệ thống đa chức năng hiện nay như ra-đar, tác chiến điện tử và hệ thống liên lạc an toàn cần hoạt động trong băng thông siêu rộng Ví dụ, hệ thống ra-đar đa tần trong tương lai sẽ bao gồm băng tần C và X, cho phép thực hiện nhiều chức năng như tìm kiếm, theo dõi và nhận dạng mục tiêu mà không giảm hiệu suất Hơn nữa, các hệ thống gây nhiễu tác chiến điện tử dựa trên AESA có khả năng gây nhiễu từ băng tần C đến Ku, đồng thời đảm bảo liên lạc an toàn qua kỹ thuật trải phổ, giúp giảm khả năng bị phát hiện.
Hình 1.1 Lợi thế của mạch khuếch đại công suất băng thông rộng so với băng thông hẹp
Ngày nay, các mô-đun cảm biến RF thế hệ mới cho hệ thống anten điều khiển điện tử đa chức năng (AESA) cần tích hợp nhiều chế độ hoạt động như ra-đar, tác chiến điện tử (EW) và liên lạc/datalinks trong cùng một anten frontend Những mô-đun này thường hoạt động trong các băng tần C, X và Ku, đồng thời yêu cầu băng thông lớn hơn để đảm bảo hiệu suất tối ưu.
Để hoạt động hiệu quả ở tần số 10 GHz, cần kết hợp nhiều mạch khuếch đại công suất, mỗi mạch phục vụ cho một băng tần riêng Sự kết nối này thông qua khối chuyển mạch làm tăng độ phức tạp của hệ thống, dẫn đến chi phí cao hơn và hiệu suất toàn mạch giảm do tổn hao từ các mạch kết hợp và mạch chuyển mạch Do đó, việc phát triển mạch khuếch đại công suất băng thông rộng và công suất cao trở nên ngày càng được ưa chuộng.
Thiết kế mạch khuếch đại công suất băng rộng gặp nhiều thách thức, đặc biệt khi yêu cầu công suất cao cần transistor lớn Tuy nhiên, transistor lớn lại có hệ số phẩm chất của trở kháng tải tối ưu cao, dẫn đến phần ảo của trở kháng tải tối ưu lớn hơn phần thực, làm băng thông trở nên hẹp theo định lý Bode-Fano Trong các hệ thống tác chiến điện tử, yêu cầu công suất thường trên 10W với độ lợi tuyến tính trên 15 dB trong băng thông multi-octave.
Bức tranh tổng quan về vi mạch khuếch đại công suất băng thông rộng 6-18
Trong thập niên qua, vi mạch khuếch đại công suất đã trải qua sự chuyển đổi mạnh mẽ nhờ công nghệ GaN, cho thấy hoạt động nghiên cứu xung quanh công nghệ này rất sôi nổi Sự chuyển dịch từ công nghệ GaAs sang GaN được thúc đẩy bởi những đặc tính nổi bật của GaN HEMT, bao gồm mật độ công suất cao và khả năng hoạt động với điện áp và tần số cao.
Thiết kế mạch khuếch đại công suất cao với băng thông từ 6-18 GHz luôn là một thách thức lớn Bảng 1-1 cung cấp sự so sánh về các mạch khuếch đại công suất trong khoảng băng thông này trong 8 năm qua.
Bảng 1-1 Tổng quan mạch khuếch đại công suất băng tần 6-18 GHz 8 năm vừa qua
Thông số thiết kế Đơn vị [3] [4] [5] [6] Qorvo [7]
Công nghệ GaN 250nm 250nm 250nm 150nm 150nm
Cấu trúc RMDA DA NMPA RMPA RMPA
Công suất bão hòa ngõ ra dBm 40.25-
Hiệu suất PAE % 15.5-26.6 7.4-16 13-21 19-40 16-27 Độ lợi S21 dB 15.3-23.2 10-15.1 13.5-19 24-34 25-36
IRL S 11 dB >12 >8 - >3 >6.5 Điện áp nguồn V 30 36 28 28 20
Để thiết kế mạch công suất cao với băng thông rộng, có ba cấu trúc chính thường được sử dụng: mạch khuếch đại công suất phân tán (DPA).
Trần Xuân Nhật đã nghiên cứu về khuếch đại công suất phối hợp phản kháng (RMPA) và khuếch đại công suất phối hợp trở kháng âm (NMPA) Theo nghiên cứu [4], mạch khuếch đại công suất có thể đạt 8.1W trong băng thông từ 6-18 GHz với cấu trúc DPA, thường được sử dụng cho các mạch băng thông rộng như trong [4], [8] và [9] Tuy nhiên, cấu trúc DPA gặp phải vấn đề với hiệu suất thấp chỉ từ 7.4-16% do sự hấp thụ của các tụ ký sinh transistor, dẫn đến sự hình thành đường dây truyền sóng nhân tạo Độ lợi của mạch chỉ đạt từ 15.5-26.6 dB và giảm dần theo tần số Để khắc phục nhược điểm này, nghiên cứu [3] đã phát triển các cell được điều chỉnh phản kháng nhằm tăng độ lợi mà vẫn tiết kiệm diện tích so với các mạch cascade thông thường.
Hình 1.2 Sơ đồ khối mạch khuếch đại công suất RMDA [3]
Nghiên cứu mới không chỉ tập trung vào cấu trúc mạch mà còn giải quyết vấn đề tỏa nhiệt trong mạch khuếch đại công suất Kết quả cho thấy mạch có thể đạt công suất tối đa 22W, với độ lợi dao động từ 16.7 đến 24.1 dB trong băng thông từ 6 đến 18 GHz.
Nghiên cứu [5] đề cập đến mạch khuếch đại công suất với cấu trúc phối hợp trở kháng âm (NMPA) Mạch non-Foster, được thiết kế lần đầu bởi Linvil vào năm 1954, có vai trò quan trọng trong việc bù đắp ảnh hưởng ký sinh trong các mạch như bộ lọc, varactor và VCOs Tuy nhiên, các ứng dụng này chủ yếu chỉ hoạt động hiệu quả trong miền tín hiệu nhỏ do những vấn đề liên quan đến khả năng xử lý công suất và tính ổn định của mạch.
Trần Xuân Nhật đã mở rộng băng thông và sử dụng tụ âm trong mạch phối hợp liên tầng, như thể hiện trong Hình 1.3 Tuy nhiên, kết quả thu được từ mạch này chỉ đạt mức công suất thấp khoảng 36 dBm trong băng thông từ 6-18 GHz.
Hình 1.3 Sơ đồ khối mạch khuếch đại công suất NMPA [5]
Cấu trúc RMPA được nghiên cứu và áp dụng trong thiết kế mạch khuếch đại công suất, cho phép đạt công suất và hiệu suất cao lên đến 44 dBm và 34% PAE Mạch này sử dụng các khung cộng hưởng để phối hợp trở kháng, mang lại độ lợi công suất vượt trội so với cấu trúc NMPA và DPA Tuy nhiên, cấu trúc RMPA gặp phải vấn đề với biên độ hệ số phản xạ ngõ vào cao và mức độ phẳng của độ lợi chỉ ở mức tạm chấp nhận.
Hình 1.4 Sơ đồ khối mạch khuếch đại công suất RMPA
Cấu trúc RMPA là mạch khuếch đại sử dụng thiết bị chủ động kết hợp với mạch phối hợp phản kháng ở cả ngõ vào và ngõ ra Chất lượng của mạch khuếch đại công suất phụ thuộc lớn vào mạch phối hợp trở kháng, đặc biệt là trong các mạch băng thông rộng với fractional bandwidth lên đến 100% Điều này dẫn đến hiện tượng biên độ hệ số phản xạ ngõ vào cao và gain ripple lớn trong mạch khuếch đại công suất cấu trúc RMPA.
Phạm vi nghiên cứu và cấu trúc luận văn
1.3.1 Về phạm vi nghiên cứu
Mục tiêu của luận văn bao gồm hai phần chính: nghiên cứu kỹ thuật thiết kế mạch khuếch đại công suất băng thông rộng cho công nghệ GaN và ứng dụng các kỹ thuật này để thiết kế mạch khuếch đại công suất băng thông rộng trong khoảng từ 6 GHz đến 18 GHz nhằm đo đạc và kiểm chứng Phạm vi nghiên cứu của luận văn tập trung vào việc nghiên cứu, thiết kế, mô phỏng và layout các mạch khuếch đại này.
EM và đo đạc mạch khuếch đại công suất băng thông rộng có từ 6 GHz-18 GHz
Luận văn áp dụng phương pháp tổng hợp để hệ thống hóa lý thuyết và các nghiên cứu liên quan, từ đó đề xuất cấu trúc thiết kế mạch và phương án cải thiện hiệu năng Dựa trên các lý thuyết đã phân tích, luận văn đưa ra thông số kỹ thuật cho mạch Tiếp theo, các đặc tính được khảo sát, thiết kế và mô phỏng bằng công cụ ADS Mạch sau đó được chế tạo và kiểm tra bằng các thiết bị đo đạc cao tần Cuối cùng, luận văn tiến hành phân tích và đánh giá hiệu suất của mạch khuếch đại công suất dựa trên kết quả đo đạc.
1.3.2 Về cấu trúc luận văn
Bài luận văn được cấu trúc thành bốn chương chính: Chương 1 cung cấp cái nhìn tổng quan về bối cảnh và lý do chọn đề tài Chương 2 trình bày lý thuyết cơ bản và nâng cao liên quan đến thiết kế mạch công suất băng thông rộng Chương 3 mô tả quy trình thiết kế, chế tạo và đo đạc mạch khuếch công suất băng thông rộng trong khoảng từ 6 GHz đến 18 GHz Cuối cùng, Chương 4 tổng kết, đánh giá kết quả đạt được và đề xuất hướng phát triển cho đề tài.
TỔNG QUAN VI MẠCH KHUẾCH ĐẠI CÔNG SUẤT
Giới thiệu chung
Mạch khuếch đại công suất là thành phần tiêu thụ công suất chính trong các hệ thống thông tin và ra-đar, ảnh hưởng trực tiếp đến công suất tiêu tán của toàn hệ thống Để đạt hiệu suất tốt, mạch khuếch đại công suất cần có hiệu suất cao, nhằm tăng cường tín hiệu đến mức công suất đầu ra mong muốn Thiết kế mạch khuếch đại công suất yêu cầu xem xét nhiều thông số kỹ thuật, với thách thức chính là đạt được hiệu suất và công suất cao, băng thông rộng và độ lợi lớn Những yêu cầu này thường gặp trong hầu hết các hệ thống hiện đại, đòi hỏi sự cân nhắc cẩn thận về sự đánh đổi giữa các thông số, vì cải thiện một thông số có thể ảnh hưởng đến các thông số khác.
Phân lớp hoạt động
Mạch khuếch đại công suất thường được phân loại theo lớp hoạt động của chúng Các thuật ngữ chỉ các lớp hoạt động được xác định dựa trên những đặc điểm hoạt động khác nhau, chẳng hạn như việc lựa chọn điểm phân cực, bao gồm lớp A.
Các lớp hoạt động của mạch phối hợp trở kháng bao gồm lớp A, AB, B và C, được phân loại dựa trên cấu trúc mạch và điều kiện hoạt động của linh kiện chủ động Lớp F cũng được đề cập trong bối cảnh này, cùng với các yếu tố điện áp phân cực ảnh hưởng đến hiệu suất hoạt động của các lớp.
Khi tín hiệu ngõ vào là tín hiệu hình sine, lớp hoạt động của mạch khuếch đại công suất được xác định bởi thời gian mà transistor dẫn dòng điện, được gọi là góc dẫn, dao động từ 0 đến 360° Hình 2.1 minh họa giản đồ điện áp cho mạch khuếch đại, thể hiện điểm phân cực của cực gate cùng với dạng sóng của dòng điện và điện áp.
Hình 2.1 Giản đồ điện áp và dạng sóng của mạch khuếch đại lớp A, B, AB, C
Mạch khuếch đại công suất lớp A sử dụng transistor được phân cực với dòng điện bằng một nửa 𝐼𝐼 𝑚𝑚𝑚𝑚𝑚𝑚, cho phép dòng điện ngõ ra được khuếch đại từ toàn bộ chu kỳ của dòng điện ngõ vào Điều này khiến transistor hoạt động trong vùng tuyến tính, với dạng sóng ngõ ra tương tự như ngõ vào, mang lại độ tuyến tính cao cho mạch Tuy nhiên, do được phân cực ở tâm của đặc tuyến tải, mạch khuếch đại lớp A có công suất tiêu tán cao, dẫn đến hiệu suất sử dụng chỉ đạt tối đa 50%.
Mạch khuếch đại công suất lớp B sử dụng transistor được phân cực tại điểm nghẽn, cho phép dòng ngõ ra hoạt động trong nửa chu kỳ dương của tín hiệu ngõ vào Khi không có tín hiệu ngõ vào, dòng điện cực D bằng không, giúp mạch khuếch đại không tiêu thụ điện năng DC, mang lại lợi thế lớn cho mạch khuếch đại lớp B.
So với lớp A, lớp B đạt hiệu suất tối đa 78.5% trong khi vẫn duy trì công suất đầu ra tương đương Tuy nhiên, độ lợi giảm 6 dB do yêu cầu điện áp cao gấp đôi để đạt được dòng điện tương tự.
Mạch khuếch đại công suất lớp AB được phân cực với dòng điện ở cực D lớn hơn 0, nhưng vẫn nhỏ hơn dòng điện của mạch khuếch đại lớp B.
Dòng điện ngõ ra của lớp AB được dẫn với góc từ 180° đến 360°, với độ lợi và hiệu suất nằm trong khoảng từ lớp A đến lớp B Công suất hài bậc cơ bản của lớp AB cao hơn so với hai lớp trước Hình 2.2 cho thấy rằng ở góc dẫn từ 180° đến 360°, công suất cực đại ngõ ra đạt giá trị chuẩn hóa lớn hơn 1, với đỉnh công suất đạt 1.15 tại góc dẫn 240°.
Hình 2.2 Công suất cực đại tại hài cơ bản theo góc dẫn
Mạch khuếch đại công suất lớp C hoạt động với góc dẫn nhỏ hơn 180°, cho phép đạt hiệu suất tối đa 100% khi góc dẫn bằng 0, mặc dù tín hiệu ngõ ra gần như không có Điều này thể hiện sự cân bằng giữa hiệu suất và công suất ngõ ra Hơn nữa, mạch này có tính phi tuyến cao do phân cực với điện áp thấp hơn ngưỡng, dẫn đến việc tạo ra nhiều hài hơn so với mạch khuếch đại lớp B Như hình 2.1 chỉ ra, khi góc dẫn giảm, dòng điện cực D sẽ phát sinh nhiều hài không mong muốn hơn.
Mạch cộng hưởng có khả năng loại bỏ hài không mong muốn, giữ lại hài cơ bản ở ngõ ra Mặc dù mạch khuếch đại công suất lớp C có thể đạt hiệu suất cao, nhưng do giảm công suất tại hài cơ bản, nó không phổ biến Thay vào đó, các mạch khuếch đại công suất dạng đóng ngắt vẫn duy trì hiệu suất cao cùng với công suất hài cơ bản ổn định Bảng 2-1 tổng hợp đặc tính của các phân lớp hoạt động theo góc dẫn.
Bảng 2-1 Đặc tính của phân lớp hoạt động theo góc dẫn
Lớp Góc dẫn Điểm phân cực
Hiệu suất cao nhất Độ lợi Tuyến tính
Công suất ngõ ra (chuẩn hóa)
Load-pull
Khi thiết kế mạch khuếch đại cho các thiết bị hoạt động ở vùng công suất lớn, các linh kiện phi tuyến như diode và transistor thường hoạt động gần điểm nén 1dB Điều này yêu cầu quy trình thiết kế phải được thực hiện với tín hiệu lớn để đảm bảo hiệu suất tối ưu.
𝛤𝛤 𝐿𝐿,𝑂𝑂𝑂𝑂𝑂𝑂 của một thiết bị hoạt động là load-pull (LP) LP liên quan đến việc thay đổi trở
Trần Xuân Nhật thực hiện kháng tải cho một thiết bị thử nghiệm (DUT) và đo các thông số như công suất đầu ra, độ lợi và PAE theo sự thay đổi của tải Các thông số này thường được biểu diễn qua sự thay đổi của tải và được thể hiện trên đồ thị Smith Trong phương pháp LP cơ bản, hệ thống kháng tải bao gồm một nguồn tín hiệu tạo ra tín hiệu ngõ vào, một hệ thống điều chỉnh trở kháng ở ngõ ra DUT để thay đổi trở kháng ngõ vào của tải, và một máy đo công suất để đo công suất ngõ ra.
Hình 2.3 Contour công suất ngõ ra của transistor 8x100 𝝁𝝁𝝁𝝁 tại tần số 6 GHz,
12GHz và 18 GHz phụ thuộc vào trở kháng tải 𝜞𝜞 𝑳𝑳
Các contour công suất ngõ ra có thể được biểu diễn trên biểu đồ Smith, cho thấy tụ 𝐶𝐶 𝑑𝑑𝑑𝑑 tải tối ưu Γ 𝐿𝐿,𝑜𝑜𝑜𝑜𝑜𝑜 di chuyển theo quỹ đạo màu xanh lá khi tần số tăng lên, điều này hạn chế băng thông của mạch phối hợp trở kháng Giới hạn này sẽ được phân tích theo định lý Bode-Fano ở mục 2.4.1 Đối với việc đặc tính các transistor trong mạch khuếch đại công suất cao, LP được sử dụng chủ yếu để xác định Γ 𝐿𝐿,𝑜𝑜𝑜𝑜𝑜𝑜 của DUT nhằm tối ưu hóa PAE hoặc đạt được công suất ngõ ra tối đa.
Việc sử dụng các phép đo và đặc tính dựa trên load-pull cho các transistor công suất và tần số cao là cần thiết Thiết kế mạch khuếch đại tần số cao yêu cầu đo đạc chính xác các linh kiện thụ động và chủ động Linh kiện thụ động có tính tuyến tính và có thể được xác định qua các thông số S theo tần số Ngược lại, linh kiện chủ động như transistor hoạt động trong vùng phi tuyến, khiến cho việc xác định chính xác qua các thông số S trở nên khó khăn Cụ thể, dòng và điện áp ngõ ra của linh kiện chủ động có mối quan hệ phi tuyến, dẫn đến sự xuất hiện của các thành phần tần số không mong muốn như hài bậc cao và sái dạng xuyên điều chế.
Trong thiết kế mạch khuếch đại công suất (PA), trở kháng tải và nguồn ở ngõ vào và ngõ ra đóng vai trò quan trọng, ảnh hưởng đến hiệu suất, công suất và độ lợi của mạch Việc đánh giá đúng trở kháng tải và nguồn cho transistor là cần thiết để tối ưu hóa các thông số như công suất đầu ra và hiệu suất khuếch đại Hệ thống load-pull giúp xác định chính xác các thông số kỹ thuật của PA, cho phép thiết lập và kiểm soát trở kháng hiệu quả Ngoài ra, các hệ thống này cũng đo lường ảnh hưởng của hài bậc cao đến tính tuyến tính của mạch khuếch đại dưới điều kiện tải khác nhau, điều này đã được chứng minh qua lý thuyết và thực nghiệm Một ứng dụng quan trọng khác là tạo ra mô hình linh kiện chủ động cho các nền tảng CAD, giúp thiết kế và mô phỏng mạch phi tuyến, đảm bảo thiết kế PA chính xác ngay từ những lần đầu tiên.
Định lý Bode-Fano áp dụng cho công nghệ GaN HEMTs
Định lý Bode-Fano, hay còn gọi là giới hạn Bode-Fano, đóng vai trò quan trọng trong nghiên cứu mạch khuếch đại băng thông rộng Tuy nhiên, các phân tích hiện tại vẫn chưa đủ chi tiết, đặc biệt là chưa làm rõ ảnh hưởng của giới hạn Bode-Fano đối với công nghệ GaN Ví dụ, giá trị trở kháng có thể bao gồm các yếu tố quyết định đến hiệu suất của mạch khuếch đại trong ứng dụng GaN.
Theo định lý Bode-Fano, để xác định hệ số phản xạ tối ưu cho mạch phối hợp trở kháng trong băng thông thiết kế, cần xem xét các linh kiện khả thi có thể sử dụng.
2.4.1 Định lý Bode-Fano cho ngõ ra của GaN transistor
Hình 2.4 Mô hình RC song song tương đương trở kháng ngõ ra GaN transistor
Mạch phối hợp trở kháng đơn giản nhất được phân tích theo Bode là trường hợp có trở mắc song song với tụ, phù hợp với mô hình trở kháng ngõ ra của transistor GaN HEMT Mạch này được thiết kế để chuyển đổi từ trở kháng thuần thực (thường là 50Ω) sang trở kháng tối ưu Trong đó, Γ đại diện cho biên độ của hệ số phản xạ, còn 𝐶𝐶 𝑑𝑑𝑑𝑑 và 𝑅𝑅 𝑑𝑑𝑑𝑑 là giá trị điện dung và trở kháng ngõ ra của transistor Phân tích của Bode và Fano đã chứng minh rằng mạch phối hợp trở kháng không tổn hao sẽ thỏa mãn các điều kiện nhất định.
Trong đó, 𝜏𝜏 là thời hằng của mạng RC được định nghĩa là:
Mục tiêu của mạch phối hợp trở kháng băng thông rộng là đạt được hệ số phản xạ Γ nhỏ nhất trong khoảng băng thông xác định từ 𝜕𝜕𝑚𝑚 đến 𝜕𝜕𝑏𝑏, đồng thời tối ưu hóa tích phân bên ngoài băng thông.
Mạch phối trở kháng lý tưởng có đặc điểm là hệ số phản xạ bằng 0 trong băng tần và được mô tả qua Hình 2.5 Hệ số phản xạ của bộ lọc lý tưởng là 1 ngoài băng và đạt giá trị thấp nhất bằng Γ 𝑚𝑚𝑚𝑚𝑚𝑚 trong băng Giả sử Γ = Γ 𝑚𝑚𝑚𝑚𝑚𝑚 = cccc trong băng tần, phương trình tích phân có thể được viết lại như sau:
Hình 2.5 Mạch phối hợp trở kháng lý tưởng
Ta có thể đơn giản công thức Bode-Fano như sau
Với 𝜕𝜕 = 2𝜋𝜋𝜋𝜋 và ∆𝜋𝜋 =𝜋𝜋𝑏𝑏 − 𝜋𝜋𝑚𝑚, bất phương trình trên tương đương Γ 𝑚𝑚𝑚𝑚𝑚𝑚 ≥ 𝑒𝑒 − 1 2∆𝑓𝑓𝜏𝜏 𝑝𝑝 (2.5)
2𝜏𝜏𝑜𝑜ln (Γ𝑚𝑚𝑚𝑚𝑚𝑚) (2.6) Với hệ số phản xạ được biểu diễn ở thang dB (return loss-RL) được định nghĩa
Công thức này mô tả sự phối hợp hiệu quả giữa tải và nguồn trong mạch Định lý Bode-Fano có thể được diễn đạt qua hệ số phẩm chất \( Q \), với bất đẳng thức \( \Gamma_{mm} \geq e^{-\pi Q} \).
Trong đó 𝑄𝑄𝑙𝑙𝑜𝑜𝑚𝑚𝑑𝑑𝑟𝑟𝑑𝑑 và 𝑄𝑄𝑜𝑜𝑓𝑓𝑙𝑙𝑜𝑜𝑚𝑚𝑑𝑑 lần lượt được định nghĩa như sau:
Điện kháng |𝑋𝑋 𝐿𝐿| và điện nạp |𝐵𝐵 𝐿𝐿| là các yếu tố quan trọng của tải, trong khi đó trở kháng 𝑅𝑅 𝐿𝐿 và điện dẫn 𝐺𝐺 𝐿𝐿 cũng đóng vai trò không kém Phương trình (2.8) có thể được biểu diễn cho 𝑄𝑄𝑙𝑙𝑜𝑜𝑚𝑚𝑑𝑑𝑟𝑟𝑑𝑑 theo cách rõ ràng hơn.
Băng thông của mạch khuếch đại công suất chịu ảnh hưởng bởi hệ số phẩm chất của tải; khi hệ số phẩm chất thấp, có thể thiết kế băng thông rộng hơn, trong khi hệ số phẩm chất cao lại yêu cầu băng thông hẹp hơn.
2.4.2 Định lý Bode-Fano cho ngõ vào của transistor GaN
Hình 2.6.Mô hình RC nối tiếp tương đương trở kháng ngõ vào GaN transistor.
Mô hình RC trong Hình 2.6 thể hiện trở kháng ngõ vào của transistor GaN ở tần số thấp, nhưng khi xem xét các thành phần ký sinh, mô hình này không còn chính xác Hình 2.7 trình bày mô hình tương đương cho ngõ vào của transistor GaN cấu hình common-source, với ba giá trị trở 𝑅𝑅𝑔𝑔, 𝑅𝑅𝑚𝑚 và 𝑅𝑅𝑑𝑑 được đưa vào để tạo thành trở kháng phức 𝑍𝑍𝑔𝑔 Trở kháng này được coi là phức tạp do dòng điện qua các trở 𝑅𝑅 𝑔𝑔, 𝑅𝑅 𝑚𝑚 và 𝑅𝑅 𝑑𝑑 không đồng pha, ảnh hưởng bởi tụ ký sinh 𝐶𝐶𝑔𝑔𝑑𝑑 Áp dụng định luật dòng điện Kirchhoff vào mô hình tương đương trong Hình 2.7 a) cho thấy sự tương tác giữa các thành phần này.
Hình 2.7 Mô hình tương đương trở kháng ngõ vào của GaN transistor common source và mô hình tối giản trở kháng phức Zg
Trở kháng cực gate 𝑍𝑍 𝑔𝑔 trong Hình 2.7 b) là:
Kết hợp phương trình (2.12) và (2.13), trở kháng 𝑍𝑍 𝑔𝑔 trở thành:
Với tỷ lệ 𝑖𝑖 𝑑𝑑𝑑𝑑 /𝑖𝑖 𝑔𝑔𝑑𝑑 là độ lợi dòng 𝛽𝛽 và trong thực tế thì 𝑖𝑖 𝑔𝑔𝑑𝑑 ≪ 𝑖𝑖 𝑔𝑔𝑑𝑑 thì
Từ phương trình (2.10) và (2.11), dòng 𝑖𝑖 𝑔𝑔𝑑𝑑 được loại bỏ vì rất bé, độ lợi dòng có thể được biểu diễn như sau:
Khi ta chỉ xem xét 𝑍𝑍𝑔𝑔 bao gồm điện trở hiệu dụng cực gate 𝑅𝑅𝑔𝑔,𝑟𝑟𝑓𝑓𝑓𝑓 (tổng 𝑅𝑅𝑔𝑔, 𝑅𝑅𝑚𝑚 và 𝑅𝑅𝑑𝑑) cộng với phần ảo, thì 𝑍𝑍 𝑔𝑔 được biểu diễn như sau:
𝑅𝑅𝑔𝑔,𝑟𝑟𝑓𝑓𝑓𝑓 ≈ 𝑅𝑅𝑔𝑔+𝑅𝑅𝑚𝑚 +𝑅𝑅𝑑𝑑 (2.18) Để đạt được mô hình tối giản trở kháng ngõ vào biểu diễn ở Hình 2.7 c), phương trình (2.17) có thể được viết lại như sau
Với tụ 𝐶𝐶𝑔𝑔𝑑𝑑 và 𝐶𝐶𝑔𝑔𝑑𝑑 ′ mắc nối tiếp với nhau như Hình 2.7 c), giá trị điện dung hiệu dụng gate-source là
𝐶𝐶 𝑔𝑔𝑑𝑑 ′ ) (2.21) Đối với GaN transistor có 𝐶𝐶𝑔𝑔𝑑𝑑 ′ ≫ 𝐶𝐶𝑔𝑔𝑑𝑑 và không phụ thuộc vào độ rộng kênh dẫn, vì
Thế phương trình (2.20) vào phương trình (2.22) ta được
Mô hình tương đương ở Hình 2.7 a) được biểu diễn qua 𝑅𝑅𝑔𝑔,𝑟𝑟𝑓𝑓𝑓𝑓 mắc nối tiếp với
𝐶𝐶𝑔𝑔𝑑𝑑,𝑟𝑟𝑓𝑓𝑓𝑓 Vậy nên ta có thể áp dụng vào định lý Bode-Fano dựa trên mô hình nối tiếp
Mạch RC được mô tả trong Hình 2.6, và phân tích của Bode cùng Fano đã chỉ ra rằng mạch phối hợp trở kháng không tổn hao kết hợp với mạng RC nối tiếp sẽ đáp ứng một số điều kiện nhất định.
Với thời hằng của mạng RC nối tiếp là 𝜏𝜏 𝑑𝑑 =𝑅𝑅 𝑑𝑑 𝐶𝐶 𝑑𝑑 và 𝜕𝜕 0 =�𝜕𝜕𝑚𝑚𝜕𝜕 𝑏𝑏 là tần số trung tâm của băng tần, ta có thể áp dụng phương trình nguyên hàm tương tự như mục 2.4.1 để xác định giới hạn Bode-Fano cho phía ngõ vào của transistor.
Thời hằng của trở kháng ngõ vào transistor GaN được xác định bởi công thức 𝜏𝜏 = 𝑅𝑔𝑔,𝑟𝑓𝑓𝐶𝐶𝑔𝑔𝑑𝑑,𝑟𝑓𝑓 Giá trị của 𝑅𝑔𝑔,𝑟𝑓𝑓 và 𝐶𝐶𝑔𝑔𝑑𝑑,𝑟𝑓𝑓 sẽ được tính theo các phương trình (2.18) và (2.23) Đặc biệt, định lý Bode-Fano cho ngõ vào transistor GaN phụ thuộc vào tần số trung tâm của băng tần, trong khi ngõ ra lại không bị ảnh hưởng bởi yếu tố này.
Định lý Bode-Fano là một công cụ quan trọng để đánh giá giới hạn của công nghệ, cho phép xác định hệ số phản xạ trong một băng tần nhất định khi mạch phối hợp trở kháng được kết nối với tải trở kháng phức, như đã được chứng minh trong công nghệ GaN Tuy nhiên, định lý này không cung cấp thông tin về độ phức tạp của mạch phối hợp trở kháng, điều này cần được xem xét khi thực hiện mạch thông qua tỷ lệ trở kháng chuyển trong một vùng bằng thông.
Mạch phối hợp trở kháng
Sau khi xác định cấu trúc mạch khuếch đại công suất, việc lựa chọn phân lớp hoạt động phù hợp cho transistor và tối ưu hóa trở kháng cho transistor GaN là rất quan trọng để đạt được thông số kỹ thuật mong muốn Mạch phối hợp trở kháng ở ngõ vào, liên tầng và ngõ ra cần được thiết kế cẩn thận, bao gồm các mạch phân cực và ổn định để đảm bảo hiệu suất hoạt động tối ưu cho mạch khuếch đại.
Trần Xuân Nhật chỉ ra rằng trở kháng có chức năng chuyển đổi trở kháng tải phức đến nguồn trở kháng phức, được minh họa trong Hình 2.8 Mạch phối hợp trở kháng được thiết kế bằng các thành phần thụ động với độ tổn hao tối thiểu Đặc biệt, đối với các mạch phối hợp trở kháng dùng cho mạch khuếch đại băng thông rộng, yêu cầu tổn hao ở tần số thấp phải cao hơn ở tần số cao để bù đắp cho độ lợi ở tần số cao của mạch khuếch đại, do hiện tượng "roll-off gain" của transistor Tổn hao của mạch phối trở kháng xuất phát từ nhiều yếu tố khác nhau.
Tổn hao do mất phối hợp xảy ra khi trở kháng ngõ vào và ngõ ra của mạch không được điều chỉnh chính xác với trở kháng tải và nguồn Hiện tượng này dẫn đến tín hiệu bị phản xạ ngược, gây ra tổn hao hiệu suất trong hệ thống.
Tổn hao nhiệt trên các linh kiện trong mạch phối hợp, chẳng hạn như trở kí sinh trên đường dây truyền sóng hoặc cuộn cảm, là một vấn đề quan trọng cần được chú ý.
Hình 2.8 Tổng quan mạch phối hợp trở kháng
Thiết kế mạch khuếch đại công suất yêu cầu tính toán chính xác mật độ công suất và số lượng transistor cần thiết Tổn hao trong mạch phối hợp trở kháng là yếu tố quan trọng hàng đầu, vì chất lượng mạch khuếch đại phụ thuộc nhiều vào mạch phối hợp này Mạch phối hợp trở kháng tạo nên sự khác biệt giữa các mạch khuếch đại công suất có cùng công nghệ Hệ số phản xạ ngõ vào Γin và ngõ ra Γout, như mô tả trong Hình 2.8, cho thấy mức độ phối hợp tốt với trở kháng nguồn 𝑍𝑍𝑑𝑑 và tải 𝑍𝑍𝐿 Hệ số phản xạ ngõ vào được tính toán theo công thức cụ thể.
Hệ số phản xạ ngõ ra ở Hình 2.8 được tính như sau: Γ𝑜𝑜𝑜𝑜𝑜𝑜 =𝑍𝑍𝑜𝑜𝑜𝑜𝑜𝑜− 𝑍𝑍 𝐿𝐿 ∗
Phân tích tính ổn định
Tính ổn định là yếu tố quan trọng trong thiết kế vi mạch, đảm bảo mạch hoạt động đúng chức năng Đặc biệt, đối với mạch khuếch đại công suất cao, sự ổn định cần được phân tích kỹ lưỡng do có nhiều thành phần chủ động, nơi bất kỳ dao động nào cũng có thể làm giảm hiệu suất hoặc gây hư hại Phân tích tính ổn định trở nên phức tạp hơn so với mạch khuếch đại đơn tầng do sự tồn tại của nhiều vòng lặp trong các tầng transistor mắc song song Sự không ổn định cũng có thể phát sinh từ các trở kháng tải cụ thể và thường gặp hơn ở tần số thấp, khi không gian trên diechip hạn chế Mặc dù việc phân tích và ổn định mạch ở tần số cao vẫn quan trọng, nhưng các biện pháp ngăn chặn dao động thường dễ thực hiện hơn Một dạng dao động khác, gọi là "odd-mode", xảy ra khi các transistor không hoàn toàn giống nhau, dẫn đến hiện tượng lệch pha và dao động.
“parametric oscillation” Mạch công suất cao hoạt động trong vùng phi tuyến, tại đây trở kháng của transistor bị thay đổi, tiềm ẩn nhiều nguy cơ dao động
2.6.1 Phương pháp phân tích tính ổn định a) Hệ số ổn định Rollett
Một tiêu chí quan trọng để chứng minh tính ổn định của mạch hai cổng tuyến tính là hệ số ổn định Rollett 𝐾𝐾, thường được sử dụng trong các phương pháp hai cổng với các tham số S Hệ số này được giới thiệu trong tài liệu [14] và có thể được biểu diễn qua một phương trình cụ thể.
Nếu mạch hai của thỏa mãn điều kiện trên thỏa mãn sự ổn định không điều kiện với
Hệ số ổn định 𝐾𝐾 = 1 phân định giữa sự ổn định không điều kiện và ổn định có điều kiện Phân tích theo hệ số ổn định Rollett chỉ áp dụng cho mạch khuếch đại đơn tầng Đối với mạch khuếch đại công suất đa tầng, việc phân tích theo hệ số 𝐾𝐾 vẫn quan trọng, nhưng không đảm bảo tính ổn định tổng thể cho toàn bộ mạch khuếch đại công suất.
Ngoài hệ số Rollett, M L Edwards đã đề xuất một tiêu chí thay thế để chứng minh tính ổn định không điều kiện, đó là hệ số 𝜇𝜇.
Hệ số 𝜇𝜇 cung cấp thông tin về khoảng cách tối thiểu giữa gốc của giản đồ Smith và vùng không ổn định Khi 𝜇𝜇 > 1, vùng không ổn định nằm bên ngoài giản đồ Smith, dẫn đến tính ổn định không điều kiện Ngược lại, hệ số Rollett không thể cung cấp thông tin về tính ổn định không điều kiện, do đó cần một điều kiện bổ sung như |Δ| <
1 là cần thiết và đủ để đảm bảo tính ổn định không điều kiện của một mạch hai cổng
Trần Xuân Nhật b) Định lý Kurokawa
Phân tích theo hệ số ổn định Rolletr chỉ áp dụng cho mạch khuếch đại đơn tầng, trong khi đối với mạch khuếch đại công suất đa tầng, việc phân tích theo hệ số 𝐾𝐾 là cần thiết nhưng không đảm bảo tính ổn định tổng thể Sự không ổn định nội xảy ra trong các dao động loại dao động.
"Odd-mode" xảy ra khi các transistor trong mỗi tầng hoạt động không đồng nhất do biến đổi trong quá trình sản xuất hoặc khi mạng phối hợp không đối xứng, dẫn đến sự lệch pha giữa các transistor Để phát hiện các dao động này, định lý Kurokawa được áp dụng.
Kaneyuki Kurokawa đã công bố bài báo kinh điển về lý thuyết mạch dao động trở kháng âm mang tên “negative resistor oscillator” vào năm 1969 Trong nghiên cứu của mình, Kurokawa đã phân tích mạch dao động bằng cách chia nó thành hai phần, trong đó có nguồn trở kháng âm.
𝑍𝑍 𝐺𝐺 , và trở kháng tải của nó (𝑍𝑍 𝐿𝐿 ) như ở Hình 2.9
Hình 2.9 Mô hình dao động nối tiếp được đưa ra bởi Kurokawa
Kurokawa mô tả các điều kiện khởi đầu và trạng thái ổn định cần thiết cho một dao động Ông rút ra rằng điều kiện để đạt được trạng thái ổn định cho một dao động tự phát là rất quan trọng.
(2.31) và các điều kiện để bắt đầu một dao động là
Một dao động tự phát xuất hiện từ nhiễu do có trở kháng âm tại nút chung giữa nguồn và tải Để khởi động dao động trong mạch ở tần số xác định, cần đáp ứng các điều kiện đặc trưng như được mô tả bởi Kurokawa.
1) Phần thực của tổng của các trở kháng hoặc điện dẫn tham chiếu phải bằng không hoặc âm
2) Tổng điện kháng hoặc điện nạp phải bằng không
3) Tốc độ thay đổi của điện kháng hoặc dẫn kháng khi nó vượt qua không phải là dương, tức là theo chiều kim đồng hồ trên biểu đồ cực
Hình 2.10 Điều kiện bắt đầu dao động và dao động ổn định theo Kurokawa
Cụ thể hơn, điều kiện khởi động tuyến tính cho một dao động tự do trong một mạch tại nút "i" là:
Hình 2.11 Tính toán ma trận điện nạp bằng cách thêm 1 nguồn dòng
2.6.2 Phương pháp ổn định mạch khuếch đại công suất a) Dao động tần số thấp – even mode
Trong thiết kế transistor cho hoạt động ở tần số cao, chúng thường có độ khuếch đại cao ở tần số thấp, như thể hiện trong đặc tính đường cong MSG/MAG của transistor AlGaN/GaN Tuy nhiên, điều này dẫn đến xu hướng dao động ở tần số thấp Để ngăn chặn sự không ổn định này, cần áp dụng các kỹ thuật mạch như mạng RC song song trong mạng phối hợp ngõ vào, giúp làm cho transistor ổn định không điều kiện, mặc dù điều này đồng nghĩa với việc giảm độ lợi của transistor Đây là một sự đánh đổi cần thiết để đạt được sự cân bằng giữa tính ổn định và độ lợi của transistor.
Phần điện trở trong mạng RC song song giúp bù phần thực ở tần số thấp, ngăn chặn dao động Sử dụng điện trở nối tiếp trong đường bias cổng tạo cơ chế giảm tần số thấp và khuếch đại Ngoài ra, các điện trở trong mạng phối hợp đầu ra cần được hạn chế để tránh tổn thất công suất và giảm hiệu suất toàn mạch.
Có sự khác biệt quan trọng giữa các mạch khuếch đại công suất đơn tầng và đa tầng Mạch khuếch đại đa tầng có khả năng đạt được tính ổn định không điều kiện dễ dàng từ DC đến tần số 𝜋𝜋 𝑀𝑀𝑀𝑀𝑀𝑀, trong khi đó, mạch khuếch đại đơn tầng chỉ có thể đạt được tính ổn định không điều kiện từ một giới hạn tần số thấp, ngay cả khi sử dụng các thành phần ổn định RC.
Hình 2.12 MSG/MAG và 𝝁𝝁-Factor của transistor 8x100 𝝁𝝁𝝁𝝁 GaN tại 𝑽𝑽𝑮𝑮𝑮𝑮 −𝟏𝟏.𝟕𝟕 𝑽𝑽, 𝑽𝑽𝑫𝑫𝑮𝑮 =𝟐𝟐𝟐𝟐 𝑽𝑽.
Hình 2.13 Cụm RC nhằm ổn định dao động tần số thấp
Dưới tần số nhất định, mạch khuếch đại giai đoạn đơn trở nên không ổn định do trở kháng tải tại đầu ra của transistor dẫn đến tình trạng |𝛤𝛤𝑚𝑚𝑚𝑚| > 1 Điều này khiến transistor không ổn định trong mọi điều kiện, đặc biệt là ở các tần số thấp có hệ số ổn định 𝜇𝜇 < 1, dẫn đến khả năng xảy ra dao động lẻ.
Mạch khuếch đại công suất (hai cổng) có tính ổn định ở ngõ vào và ngõ ra, nhưng cần phân tích tính ổn định bên trong mạch khuếch đại tại các tầng transistor Sự không ổn định này, được gọi là dao động lẻ - odd mode, xảy ra khi các transistor hoạt động không hoàn toàn đồng nhất do sự khác biệt trong quá trình sản xuất hoặc do cấu trúc mạng phối hợp không đối xứng Để phân tích sự không ổn định, Ohtomo đã đề xuất một phương pháp sử dụng các cổng tham số Z tại giao diện giữa các giai đoạn transistor và các mạng bị động, cho phép tính toán đồ thị Nyquist Tuy nhiên, nhược điểm của phương pháp này là yêu cầu nhiều mô phỏng để đạt được kết quả chính xác Nghiên cứu này sẽ xác định những bất ổn định thông qua lý Kurokawa tại ngõ vào và ngõ ra của từng transistor, như đã trình bày ở phần 2.6.1 b).
NGHIÊN CỨU VÀ THIẾT KẾ VI MẠCH KHUẾCH ĐẠI SUẤT BĂNG THÔNG RỘNG 6-18 GHz
Giới thiệu
Chương này trình bày mạch khuếch đại công suất từ 6-18 GHz, bao gồm quy trình và kỹ thuật thiết kế mạch khuếch đại công suất băng rộng Mặc dù có nhiều cấu trúc phù hợp cho mạch PA băng thông rộng như đã đề cập ở CHƯƠNG 2, mỗi cấu trúc đều có ưu điểm và nhược điểm riêng, ảnh hưởng đến thông số kỹ thuật của mạch Thiết kế mạch khuếch đại công suất cao và băng thông rộng là một thách thức, vì transistor lớn cần thiết cho công suất cao lại có hệ số phẩm chất thấp, làm giảm băng thông Do đó, việc thiết kế mạch khuếch đại công suất băng rộng yêu cầu phân tích cẩn thận và sự tương nhượng giữa các thông số kỹ thuật, cùng với các kỹ thuật để đạt được những thông số mong muốn.
Kỹ thuật tối ưu nhược điểm của mạch khuếch đại công suất sử dụng cấu trúc RMPA đang được nghiên cứu, với mục tiêu đạt công suất lên đến 15W và độ lợi tuyến tính trên 20 dB trong băng thông từ 6-18 GHz Mạch khuếch đại này có hệ số phản xạ ngõ vào tốt và độ lợi vùng tuyến tính phẳng nhờ vào gain equalizer, đồng thời giữ được ưu điểm về công suất, độ lợi và hiệu suất cao của cấu trúc RMPA Đỉnh hiệu suất có thể đạt tới 24% với độ lợi tương ứng là 12 dB Đề tài trình bày mạch khuếch đại công suất 3 tầng sử dụng mạch phối hợp trở kháng băng thông siêu rộng kết hợp với gain equalizer, được thiết kế trên công nghệ GaN 150𝑙𝑙𝐼𝐼 trên 100−𝜇𝜇𝐼𝐼 SiC từ WIN Semiconductor Corps.
Nghiên cứu và thiết kế vi mạch khuếch đại công suất băng thông rộng
Hệ thống tác chiến điện tử (EW) yêu cầu mạch khuếch đại công suất tối thiểu 10W và độ lợi tuyến tính trên 15 dB trong băng thông multi-octave Bài viết phân tích tình hình nghiên cứu mạch khuếch đại công suất băng thông rộng và đánh giá các chip MMIC từ các tập đoàn hàng đầu, nhằm đạt được mục tiêu thiết kế đã đề ra trong Bảng 3-1.
Bảng 3-1 Mục tiêu thiết kế mạch khuếch đại công suất băng thông rộng 6 – 18 GHz
Thông số kỹ thuật Đơn vị Mục tiêu thiết kế
Tần số hoạt động GHz 6-18
Fractional bandwidth % 100 Độ lợi tín hiệu nhỏ S21 dB 20
Công suất bão hòa dBm 42
Hiệu suất PAE % 20 Độ lợi công suất dB 12 Điện áp nguồn V 28
Mạch được thiết kế cho các hệ thống hoạt động trong băng tần C, X và Ku, bao gồm rađar và tác chiến điện tử, với băng tần khuếch đại công suất từ 6 GHz đến 18 GHz Các nghiên cứu cho thấy công suất bão hòa đạt được trong khoảng này.
Trần Xuân Nhật nhận thấy rằng mặc dù đã có nỗ lực cải thiện công suất, bài báo mới nhất năm 2023 chỉ đạt được 13W trong dải tần số từ 6 GHz đến 18 GHz Do đó, mục tiêu thiết kế mạch cần đạt công suất trên 15W với hiệu suất 20% Theo Bảng 1-1, độ lợi tối thiểu của các mạch khuếch đại băng tần nằm trong khoảng từ 10 đến 25 dB, vì vậy cần đặt mục tiêu độ lợi tối thiểu là 20 dB Công suất tiêu thụ của mạch phải nhỏ hơn 20W, với dòng tiêu thụ dưới 650 mA và điện áp phân cực 28V Diện tích chip QPA1013D của Qorvo là 5.05x3.55 mm² (18 mm²), do đó, mạch đề xuất có diện tích tương đương là 4.05x4.5 mm² (18.2 mm²).
WIN Foundry cung cấp ba công nghệ GaN, bao gồm 450nm, 250nm và 150nm, phục vụ cho các ứng dụng từ 0 đến 40 GHz Đặc biệt, công nghệ 450nm có tần số cắt đạt 14.7 GHz.
Để thiết kế mạch hoạt động lên đến 18 GHz, công nghệ hiện tại không thể áp dụng Tần số cắt được tính toán theo công thức cụ thể.
Trong công thức, 𝐶𝐶 𝑔𝑔𝑑𝑑 và 𝐶𝐶 𝑔𝑔𝑑𝑑 đại diện cho tụ kí sinh của cực gate-source và gate-drain, trong khi 𝜏𝜏 𝑜𝑜 là thời gian di chuyển của các hạt electron từ cực source đến cực drain Thiết kế mạch khuếch đại công suất gần vùng tần số cắt gặp nhiều thách thức do đặc tính tần low-pass của thành phần active, đặc biệt ở các tần số lớn hơn 2𝜋𝜋 𝑂𝑂 /3 Công nghệ NP25 250nm chủ yếu phục vụ cho các ứng dụng tần X và có thể mở rộng đến Ku-band VSAT Trong khảo sát công nghệ NP25 với transistor kích thước 8x100 𝜇𝜇𝐼𝐼, tải tối ưu được xác định là 8+j*22.5 Ohm Áp dụng giới hạn Bode-Fano cho công nghệ GaN tại tần số 12 GHz, băng thông tối đa có thể thiết kế là 11.49 GHz, trong khi yêu cầu là 12 GHz Tần số cắt của công nghệ này chỉ đạt 24.5 GHz, có thể dẫn đến giảm độ lợi và công suất ở tần số 18 GHz, gây ra rủi ro khó kiểm soát qua mô phỏng.
Bảng 3-2 So sánh transistor 8x100um giữa công nghệ NP25 và NP15 tại 12 GHz
Thông số quan trọng NP25 NP15
Chiều dài kênh dẫn (nm) 250 150
Trở kháng tải tối ưu
Công nghệ NP15 có giới hạn Bode-Fano là 19.88 GHz và tần số cắt lên đến 42.5 GHz, đảm bảo mạch đạt thông số kỹ thuật và dự trữ độ lợi ở tần số cao 18 GHz Việc sử dụng công nghệ GaN 150nm NP15 của WIN foundry được coi là an toàn hơn, với điện áp ngưỡng và điện áp hoạt động lần lượt là -2V và 28V Mật độ công suất có thể đạt tới 4.3 W/mm với transistor 2x50 μm tại tần số 30 GHz.
Hình 3.1 Mặt cắt của T-gate và mặt phẳng nguồn (source-field plate) của cấu trúc
AlGaN/GaN HEMT Cấu trúc substrate của công nghệ 150nm GaN
Công nghệ NP15 GaN bao gồm hai lớp kim loại, với khoảng cách giữa chúng là 1.37 𝜇𝜇𝐼𝐼 và độ dày lần lượt là 1.1 𝜇𝜇𝐼𝐼 và 4 𝜇𝜇𝐼𝐼 Ngoài ra, công nghệ này còn sử dụng hai loại trở mesa và thin film, cùng với tụ điện MIM có mật độ điện dung đạt 215 pF/mm².
3.2.3 Lựa chọn cấu trúc của mạch khuếch đại công suất
Cấu trúc RMPA và DA thường được áp dụng trong các mạch khuếch đại công suất băng thông rộng multi-octave Cấu trúc DA rất phù hợp cho các mạch khuếch đại này, giúp tối ưu hóa hiệu suất và chất lượng tín hiệu.
Trần Xuân Nhật chỉ ra rằng điện dung ký sinh ở ngõ vào và ngõ ra của transistor có thể bị hấp thụ vào đường dây truyền sóng nhân tạo, giúp vượt qua giới hạn băng thông của Bode-Fano Tuy nhiên, cấu trúc DA gặp ba nhược điểm lớn trong thiết kế mạch công suất: độ lợi thấp, công suất và hiệu suất kém Công suất ngõ ra bị hạn chế do trở kháng tải của mỗi transistor không được tối ưu hóa cho vùng trở kháng hiệu suất cao Hơn nữa, đặc tính "gain roll-off" theo tần số của các thành phần active làm giảm độ lợi toàn mạch Để cải thiện độ lợi, việc sử dụng nhiều tầng là cần thiết, nhưng điều này yêu cầu diện tích chip lớn cho thiết kế mạch khuếch đại công suất.
Cấu trúc RMPA cho phép đạt công suất cao nhờ khả năng kết hợp công suất của nhiều transistor, đồng thời tối ưu hóa trở kháng để nâng cao hiệu suất và công suất toàn mạch Thiết kế mạch đa tầng giúp cải thiện độ lợi và tiết kiệm diện tích Tuy nhiên, thách thức lớn nhất là vượt qua giới hạn băng thông theo Bode-Fano Do đó, cấu trúc RMPA được lựa chọn để thiết kế mạch khuếch đại công suất trong dải tần 6 GHz – 18 GHz, nhằm đảm bảo công suất và hiệu suất cao, đồng thời khắc phục các vấn đề về độ phẳng gain và khả năng phối hợp trở kháng ngõ vào.
3.2.4 Lựa chọn điểm hoạt động của transistor a Lựa chọn transistor Đối với mạch khuếch đại băng thông rộng, thông thường cấu trúc DPA được lựa chọn Do cấu trúc này có đáp ứng tốt theo tần số nhờ hấp thụ ký sinh transistor tạo thành đường dây truyền sóng nhân tạo (trình này ở phần 1.2) Nhưng với cấu trúc này thì khó có thể đạt được công suất và độ lợi cao trong một diện tích chip nhỏ Trong đề tài này, cấu trúc RMPA được lựa chọn vì khả năng duy trì công suất cao lên đến 15W, độ lợi trên 20 dB trong băng thông từ 6 GHz đến 18 GHz Tuy nhiên cấu trúc này sẽ khó khăn để đáp ứng được hệ số phản xạ ngõ vào cũng như là độ phẳng của độ lợi trong băng thông rộng, do đó cần áp dụng thêm mạch cân bằng độ lợi (gain
Trần Xuân Nhật equalizer) nhằm khắc phục nhược điểm của mạch khuếch đại công suất sử dụng cấu trúc RMPA
Bước tiếp theo trong thiết kế mạch khuếch đại công suất là xác định số lượng và kích thước của các transistor, cũng như số tầng của mạch để đạt được thông số kỹ thuật đã nêu Để tăng công suất, có thể tăng kích thước transistor, nhưng điều này sẽ làm tăng chi phí sản phẩm và giảm độ lợi của mạch Việc chọn kích thước transistor phụ thuộc vào nhiều yếu tố như công suất ngõ ra, công suất tiêu tán, độ lợi và tần số hoạt động Để tiết kiệm diện tích mạch, transistor lớn nhất của công nghệ NP15 (8 kênh dẫn, độ rộng kênh dẫn 100 μI) được lựa chọn, giúp giảm độ phức tạp của mạch phối hợp trở kháng và tiết kiệm diện tích chip.
Mạch khuếch đại lớp A nổi bật với độ tuyến tính cao và điểm phân cực chính giữa đặc tuyến tải Theo lý thuyết, hiệu suất của loại mạch này có thể đạt tới 50%.
B, điểm phân cực là điểm điện áp ngưỡng của transistor, độ lợi giảm đi 6 dB so với mạch khuếch đại lớp A, lúc này dạng sóng ngõ ra là nửa hình sine do đó có nhiều hài bậc cao, lợi thế của mạch khuếch đại có hiệu suất lên tới 78.5% Để cân bằng giữa các yếu tố trên (công suất, hiệu suất, độ tuyến tính) thì mạch khuếch đại công suất được thiết kế ở lớp AB Mạch khuếch đại lớp AB với ưu điểm công suất ngõ ra lớn, hiệu suất nằm trong khoảng từ 50 đến 78,5%, điều này giúp tổng thể mạch khuếch đại công suất đạt được hiệu năng cao
Hình 3.2 Giản đồ I-V của transistor 8x100 𝝁𝝁𝝁𝝁
Kết quả layout và post-layout vi mạch khuếch đại công suất
Mạch phối hợp trở kháng đã được thiết kế và cấu trúc của PA được trình bày trong phần 3.2 Sơ đồ nguyên lý kết nối của PA được minh họa trong Hình 3.32.
Hình 3.32 Sơ đồ nguyên lý mạch khuếch đại công suất 6-18 GHz
Mạch khuếch đại công suất băng thông rộng từ 6-18GHz đã được chuyển đổi từ sơ đồ nguyên lý sang layout cuối cùng như trong Hình 3.33, với diện tích 4.5 𝜇𝜇𝐼𝐼× 4.05 𝜇𝜇𝐼𝐼 Bản layout hoàn thiện đáp ứng tất cả các yêu cầu DRC theo quy định của nhà sản xuất, đảm bảo quá trình chế tạo diễn ra suôn sẻ.
Hình 3.33 Layout mạch khuếch đại công suất 6 – 18 GHz
Sau khi hoàn thiện thiết kế các mạch phối hợp trở kháng, mạch khuếch đại công suất đã được mô phỏng trường điện từ (EM) để đảm bảo chất lượng Mục tiêu của mô phỏng này là xác định và giải quyết các hiện tượng coupling không mong muốn có thể xuất hiện trong mạch, đồng thời thực hiện phân tích ổn định của mạch khuếch đại công suất.
Tính ổn định của mạch khuếch đại công suất là yếu tố quan trọng hàng đầu cần xem xét, vì hiện tượng dao động, dù ở tần số nào, có thể gây hư hại cho các linh kiện trong mạch Điều này quyết định khả năng hoạt động của mạch khuếch đại công suất Kết quả ổn định trong khoảng tần số từ DDC - 30 GHz được mô tả ở Hình 3.34, với điện áp phân cực thay đổi từ -3V đến -1.5V và VDGH từ 0 đến 32V.
Hình 3.34 Hệ số ổn định 𝝁𝝁 và 𝑮𝑮 𝟐𝟐𝟏𝟏 của mạch khuếch đại công suất với nhiều điều kiện phân cực
Theo định lý Rollet, hệ số ổn định 𝜇 của mạch khuếch đại công suất lớn hơn 1 trong toàn băng từ 𝐷𝐷𝐶𝐶 − 30 𝐺𝐺𝐻𝐻𝐺𝐺, cho thấy mạch này ổn định không điều kiện với mọi trở kháng Các mạch phối hợp trở kháng trong băng 6 – 18 GHz được thiết kế để giảm độ lợi tín hiệu nhỏ ở các tần số ngoài băng, như thể hiện rõ trong Hình 3.34 Những mạch này có khả năng loại bỏ hoặc giảm đáng kể các tín hiệu không mong muốn ngoài băng, đảm bảo độ lợi tín hiệu nhỏ chỉ duy trì trong băng tần từ 6 đến 18 GHz.
18 GHz, trong khi độ lợi tại các tần số ngoài băng sẽ bị giảm xuống mức thấp
Theo định lý Rollet đã được đề cập ở mục 2.6, phương pháp này không thể kiểm tra các dao động nội bên trong mạch, mà chỉ có khả năng kiểm tra dao động kiểu "even-mode" Do đó, để kiểm tra dao động trong mạch một cách chính xác, chúng ta cần áp dụng định lý Kurokawa.
Hình 3.35 Driving point admittance tại ngõ vào và ngõ ra theo từng tầng transistor với các điều kiện phân cực khác nhau
Hình 3.35 cho thấy rằng phần thực của DPA ở ngõ vào và ngõ ra của tầng 1 và tầng
Mạch khuếch đại công suất thể hiện tính ổn định trên mọi tần số, với tầng 3 có phần thực DPA âm và phần ảo DPA dương Điều này cho thấy mạch đáp ứng tiêu chuẩn ổn định Kurokawa theo mục 2.6.1 Trong miền tín hiệu nhỏ, mạch PA đạt cả tiêu chuẩn ổn định của Rollett và Kurokawa, sẵn sàng cho quá trình chế tạo.
Trong quá trình hoạt động của mạch khuếch đại công suất, tín hiệu có công suất lớn có thể làm biến đổi giá trị trở kháng của các transistor do tính phi tuyến của linh kiện bán dẫn Hiện tượng này xảy ra từ tần số DC đến một nửa tần số 𝜋𝜋𝑜𝑜/2, với 𝜋𝜋𝑜𝑜 là tần số cao nhất trong băng tần thiết kế của mạch Do đó, việc phân tích mạch cần được thực hiện trong phạm vi tần số từ DC đến 9 GHz Hình 3.36 minh họa DPA của mạch khuếch đại công suất với công suất ngõ vào từ 20 dBm đến 30 dBm.
Hình 3.36 Driving point admittance tại ngõ vào và ngõ ra của PA với công suất thay đổi
Kết quả cho thấy phần thực của DPA ở ngõ vào và ngõ ra của ba tầng đều dương trên mọi tần số, chứng tỏ mạch khuếch đại công suất đáp ứng điều kiện ổn định theo tiêu chuẩn Kurokawa tại mục 2.6.1 Với tính ổn định trong miền tín hiệu lớn, mạch PA đã thỏa mãn tiêu chuẩn Kurokawa Bên cạnh đó, kết quả mô phỏng cũng xác nhận các thông số kỹ thuật của mạch khuếch đại công suất.
Kết quả mô phỏng thông số S của mạch khuếch đại công suất cho thấy độ lợi tuyến tính đạt 21 dB trong băng thông từ 6 GHz đến 18 GHz, với độ phẳng là 5 dB Hệ số phản xạ ở ngõ vào lớn hơn 10 dB trong cùng băng thông, trong khi mức độ cách ly ngược của mạch đạt hơn 60 dB từ DC đến 64 GHz, thể hiện ưu điểm nổi bật của mạch khuếch đại công suất đa tầng dưới điều kiện phân cực VD 28V, điện áp VG -1.7V và dòng phân cực ID 620mA.
Mạch khuếch đại công suất 6-18 GHz có thông số S không đủ phản ánh chất lượng của nó Hình 3.38 minh họa các đặc tính của mạch khuếch đại công suất khi công suất ngõ vào thay đổi từ vùng tuyến tính sang vùng phi tuyến.
Hình 3.38 Công suất ngõ ra, PAE, độ lợi, dòng cực D theo công suất ngõ vào từ tần số 6 GHz đến 18 GHz
Công suất ngõ vào được khảo sát từ 0 dBm đến 35 dBm ở các tần số 6 GHz, 12 GHz và 18 GHz Tại công suất ngõ vào 30 dBm, mạch đạt công suất trên 42 dBm, cho thấy hiệu suất của mạch PA là tối ưu Tuy nhiên, nếu công suất ngõ vào tăng thêm, hiệu suất sẽ giảm do công suất ngõ ra đã đạt bão hòa, trong khi công suất tiêu thụ vẫn tiếp tục tăng.
Hình 3.39 Công suất ngõ ra và hiệu suất của mạch PA tại công suất ngõ vào 30 dBm
Kết quả mô phỏng tín hiệu lớn của mạch PA tại công suất ngõ 30 dBm cho thấy công suất ngõ ra đạt 43 dBm (20W) trong băng thông rộng 6-18 GHz, với hiệu suất PAE duy trì trên 18% Điều này chứng tỏ mạch khuếch đại công suất đáp ứng yêu cầu kỹ thuật Hơn nữa, mạch hoạt động ổn định trong cả miền tín hiệu nhỏ và lớn, đảm bảo các điều kiện cần thiết để chế tạo.
Kết quả đo đạc thực tế
Để đo đạc vi mạch khuếch đại công suất, PCB được thiết kế nhằm cung cấp điện áp phân cực cho mạch và kết nối với các thiết bị đo hoặc module khác Hình 3.41 minh họa PCB dùng để đo đạc mạch khuếch đại công suất trong luận văn này, với sơ đồ nguyên lý được trình bày rõ ràng Các đường dây kết nối bonding từ pad trong chip đến leadframe trong package cho phép kết nối ra PCB Đường truyền ở ngõ vào và ngõ ra của mạch PA trên PCB được thiết kế với độ trở 50 Ohm, trong khi các tụ có giá trị lớn ở đường phân cực D giúp lọc nguồn cho cực D của mạch.
Các giá trị tụ được chọn là 100 pF, 10 nF và 470 nF để tạo điểm AC ground cho tần số từ DC đến 18 GHz Đường phân cực G sử dụng trở 10 Ohm để ổn định tần số thấp Toàn bộ board được lắp đặt trên đế tản nhiệt bằng nhôm.
Hình 3.40 PCB đo mạch khuếch đại công suất 6 GHz – 18 GHz
Hình 3.41 Sơ đồ nguyên lý PCB đo mạch khuếch đại công 6 GHz – 18 GHz
Hình 3.42 mô tả test-bench đo đạc thông số S ở tín hiệu nhỏ và công suất ở miền tín hiệu lớn của mạch khuếch đại công suất Đối với mạch khuếch đại công suất sử dụng công nghệ GaN, quá trình cấp nguồn cần thực hiện theo thứ tự Đầu tiên, mạch khuếch đại công suất được tắt bằng cách đưa điện áp cực G xuống dưới ngưỡng -5V, trong khi điện áp cực D được thiết lập ở 0V Sau đó, điện áp cực D được tăng dần từ 0V đến 28V.
28 V, lúc đó tăng điện áp cực G đến khi dòng cực D tới điểm phân cực thì ta mới tiến hành đo đạc
Hình 3.42 Test-bench đo đạc ở miền tín hiệu nhỏ và tín hiệu lớn mạch khuếch đại công suất
Kết quả đo đạc cho thấy mạch khuếch đại công suất hoạt động ở điện áp 28V và dòng phân cực 620 mA đạt độ lợi trên 24.5 dB trong băng thông từ 6 GHz đến 18 GHz, với độ phẳng độ lợi là 5 dB Hệ số phản xạ ngõ vào lớn hơn 10 dB trong băng thông này, và mức độ cách ly ngược của mạch lớn hơn 30 dB từ DC đến 36 GHz Những kết quả này cho thấy mạch khuếch đại công suất có độ lợi cao và hệ số phản xạ ngõ vào tốt, chứng tỏ khả năng phối hợp trở kháng hiệu quả.
Hình 3.43 Hình ảnh đo đạc thực tế thông số S mạch khuếch đại công suất
Hình 3.44 Kết quả đo đạc thông số S mạch PA 6 GHz – 18 GHz
Kết quả đo đạc và mô phỏng của mạch khuếch đại công suất được thể hiện trong Hình 3.45 cho thấy độ lợi đạt trên 25 dB, với độ lợi cao hơn mô phỏng tại tần số 18 GHz Hệ số phản xạ ngõ vào và ngõ ra tương đồng với kết quả mô phỏng, cho thấy mạch khuếch đại công suất hoạt động tốt trong điều kiện tín hiệu nhỏ như đã dự kiến trong mô phỏng.
Hình 3.45 so sánh thông số S của mạch khuếch đại công suất giữa kết quả đo đạc và mô phỏng Hình 3.46 thể hiện các đặc tính của mạch khuếch đại công suất khi công suất ngõ vào được thay đổi từ 20 dBm đến 35 dBm tại các tần số 6 GHz, 12 GHz và 18 GHz Tại công suất ngõ vào 30 dBm, mạch PA bão hòa, đạt công suất trên 41.2 dBm (tương đương 13 W), với sai lệch công suất ngõ ra giữa mô phỏng và đo đạc chỉ khoảng 0.5 dB Hiệu suất đo đạc tại 30 dBm cũng đạt cực đại nhưng giảm khoảng 3% so với mô phỏng do dòng tiêu thụ ID tăng lên, với mức tăng cao nhất tại tần số 12 GHz là 0.5 A.
Hình 3.46 Công suất ngõ ra, PAE, độ lợi, dòng cực D theo công suất ngõ vào từ tần số 6 GHz đến 18 GHz giữa đo đạc và mô phỏng
Hình 3.47 Công suất ngõ ra của mạch PA tại công suất ngõ vào 30 dBm giữa đo đạc với mô phỏng
Kết quả đo đạc và mô phỏng tín hiệu lớn của mạch khuếch đại công suất (PA) ở công suất ngõ vào 30 dBm cho thấy mạch khuếch đại đạt được công suất từ 41.2 dBm đến 43.7 dBm, tương ứng với 13 W đến 23.4 W trong băng thông từ 6 GHz đến 18 GHz Sự sai lệch giữa kết quả đo và mô phỏng là không đáng kể, chỉ 0.5 dB, tuy nhiên tại tần số 8 GHz, công suất giảm còn 41.2 dB, tương ứng với mức giảm 1.2 dB.
Hình 3.48 Hiệu suất của mạch PA tại công suất ngõ vào 30 dBm giữa đo đạc với mô phỏng
Kết quả đo đạc hiệu suất của mạch PA tại công suất ngõ vào 30 dBm, như mô tả trong Hình 3.48, cho thấy hiệu suất vượt quá 13% trong toàn băng tông từ 6 GHz đến 18 GHz, với khả năng đạt tối đa 24% So với kết quả mô phỏng, hiệu suất chỉ thay đổi khoảng 2% trong băng thông từ 9 GHz đến 18 GHz Tuy nhiên, tại tần số thấp từ 6 GHz đến 8 GHz, hiệu suất giảm đáng kể, với mức giảm cao nhất lên đến 7%.
Kết quả cho thấy mạch khuếch đại công suất hoạt động hiệu quả trong cả miền tuyến tính và phi tuyến Sự chênh lệch giữa kết quả mô phỏng và kết quả đo đạc là không đáng kể Ảnh hưởng của PCB, sự thay đổi ký sinh transistor và các linh kiện trong quá trình chế tạo cũng không lớn, vì những yếu tố này đã được tính toán kỹ lưỡng trong quá trình thiết kế mạch.
Kết luận
CHƯƠNG 3 đã trình bày chi tiết quá trình thiết kế, mô phỏng, chế tạo và đo đạc một mạch khuếch đại công suất 3 tầng với băng thông rộng tần số từ 6 GHz đến 18 GHz Những giới hạn của cấu trúc RMPA được vượt qua nhờ vào việc sử dụng các mạch phối hợp trở kháng phù hợp và gain equalizer Những lý thuyết đề cập đến đã được xác nhận thông qua các mô phỏng và đo đạc sau quá trình chế tạo
Bảng 3-3 Tổng kết mạch khuếch đại công suất băng thông 6 GHz – 18 GHz
Thông số kỹ thuật Đơn vị Đề xuất Mô phỏng Đo đạc
Công nghệ 150nm GaN 150nm GaN 150nm GaN
Tần số hoạt động GHz 6-18 6-18 6-18
Fractional bandwidth % 100 100 100 Độ lợi tín hiệu nhỏ S21 dB 20 21-26 24-29
Công suất bão hòa dBm 42 42-43.7 41.2-43.7
Hiệu suất PAE % 20 18.5-24.5 13-24.5 Độ lợi công suất dB 12 12-13.7 11.2-13.7 Điện áp nguồn V 28 28 28
Bảng 3-3 tổng hợp kết quả so sánh giữa mô phỏng và đo đạc cho thấy các thông số kỹ thuật đều đạt yêu cầu trong băng thông từ 6 GHz đến 18 GHz Kết quả đo đạc cho thấy công suất ngõ ra gần đạt 42 dBm, ngoại trừ tần số 8 GHz với giá trị 41.2 dBm Sự khác biệt này có thể do sai số trong mô hình transistor và thay đổi của các linh kiện như tụ điện và đường dây truyền sóng Để đảm bảo công suất ngõ ra không giảm dưới 42 dBm, cần dự trữ công suất cao hơn trong thiết kế mạch.
Dựa trên bảng so sánh thông số kỹ thuật giữa kết quả đo đạc, mô phỏng ta có thể rút ra một số nhận xét sau:
Kết quả đo đạc cho thấy độ lợi tín hiệu S21 cao hơn mô phỏng khoảng 3 dB, chủ yếu do model của transistor, với độ lợi thực tế thấp hơn 1 dB so với mô phỏng Do đó, độ lợi của mạch PA 3 tầng cao hơn 3 dB Mặc dù vậy, độ lợi đo đạc và mô phỏng vẫn tương đồng, và cả hai đều đạt được độ phẳng lợi tương đương nhau.
• IRL S11 và ORL S22: Kết quả đo đạc cho thấy giá trị IRL S11 và ORL S22 tương đồng với kết quả mô phỏng
Công suất bão hòa, hiệu suất PAE và độ lợi công suất đã được đo lường, cho thấy mạch đạt công suất trên 42 dBm, ngoại trừ tần số 8 GHz với công suất 41.2 dBm Kết quả thực nghiệm này tương đồng với kết quả mô phỏng, cho thấy hiệu suất và độ lợi công suất đo đạc khá chính xác.
Mạch khuếch đại công suất đã hoạt động hiệu quả so với mô phỏng và đáp ứng các yêu cầu ban đầu Tuy nhiên, tại tần số 8 GHz, công suất giảm 0.8 dB so với mô phỏng và mục tiêu thiết kế Để đạt được công suất 42 dBm ở tần số này, cần thiết kế với độ dự trữ công suất cao hơn.
