đồ án mạch đồng hồ thời gian thực

 PSEN\= 0 → CPU sử dụng ROM trong không sử dụng ROM ngoài.Khi sử dụng bộ nhớ chương trình bên ngoài, chân PSEN\ thường được nốivới chân OE\ của ROM ngoài để cho phép CPU đọc mã lệnh từ

Luận văn

Đề tài: Mạch đồng hồ thời gian thực

BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP TP.HCM

KHOA ĐẠI HỌC LIÊN THÔNG VÀ VỪA HỌC VỪA

LÀM NHẬN XÉT ĐỒ ÁN CỦA GIÁO VIÊN HƯỚNG DẪN

Họ và tên sinh viên : Tạ Tấn Vàng

: Nguyễn Tấn Vinh : Nguyễn Mạnh Tú

GIÁO VIÊN HƯỚNG DẪN : Nguyễn Tất Bảo Thiện

Nhận Xét Của Giáo Viên Hướng Dẫn:



Ngày tháng năm 2009 Giáo viên hướng dẫn

BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP TP.HCM KHOA ĐẠI HỌC LIÊN THÔNG VÀ VỪA HỌC VỪA

LÀM

NHẬN XÉT ĐỒ ÁN CỦA GIÁO VIÊN DUYỆT

Họ và tên sinh viên : Tạ Tấn Vàng

: Nguyễn Tấn Vinh : Nguyễn Mạnh Tú

GIÁO VIÊN DUYỆT ĐỒ ÁN :

Nhận Xét của Giáo Viên duyệt:



Ngày tháng năm 2009 Giáo viên duyệt

MỤC LỤC

trang

Lời mở đầu 6

PHẦN MỘT: GIỚI THIỆU VỀ 8051,DS12887,74154 VÀ LED 7 ĐOẠN 7

I VÀI ĐIỂM CƠ BẢN VỀ 8051: 7

1 Chức năng các chân của chip 8051 8

2 Tổ chức bộ nhớ 12

II DS12887: 18

III IC 74154: 28

IV LED 7 ĐOẠN: 30

PHẦN HAI: THIẾT KẾ VÀ THI CÔNG 31

1 Thiết kế phần cứng 31

2.Thiết kế phần mềm 33

3 Thi công 54

PHẦN BA: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 56

TÀI LIỆU THAM KHẢO 57

LỜI MỞ ĐẦU

- -Trong thời đại phát triển của thế giới cũng như sự phát triển của đất nướcchúng ta đã và đang có và sử dụng rất nhiều những thành tựu từ ngành công nghệthông tin – khoa học kĩ thuật, có thể nói ngành công nghệ này trong tương lai gần nó

sẽ chiếm một vị trí rất quan trọng trong nền kinh tế cũng như sự góp phần vào việcphát triển của đất nước Hiện nay, trên tất cả các nước phát triển kể cả các nước đangphát triển đã ứng dụng rộng rãi các sản phẩm công nghệ cao của ngành vào việc sảnxuất cũng như sinh hoạt hàng ngày không thể thiếu.Vì thế mà sản phẩm điện tử ngàynay được sử dụng rộng rãi hầu hết trong các lĩnh vực

- Điện tử là một lĩnh vực vô cùng rộng lớn, hầu như mọi công cụ hay thiết bịngày nay phục vụ cho đời sống tiện nghi hiện nay đều liên quan đến điện tử Qua đó

ta thấy được sự phát triển mạnh mẽ và ảnh hưởng sâu sắc của lĩnh vực điện tử đếncuộc sống như thế nào Các ứng dụng của điện tử hầu như trên mọi lĩnh vực, trongmọi ngành nghề: sân khấu, y tế, giáo dục, quốc phòng, tài chính -ngân hàng…

- Qua đó cùng với những kiến thức đã học về điện tử em xin giới thiệu một ứngdụng trong lĩnh vực các thiết bị thời gian nhu đồng hồ thời gian Có tác dụng giúp tabiết được thời gian để có thể sắp xếp công việc tốt hơn,…đó là mạch đồng hồ thờigian thực, sự dụng vi xử lý và một số linh kiện tích cực và thụ động được thiết kế đơngiản Tuy vậy, việc hoàn thiện đồ án cũng không thể tránh khỏi sự thiếu sót, mongđược sự đóng góp của quý thầy cô và các bạn sinh viên để đề tài được hoàn thiện hơn

Cuối cùng, em chân thành cảm ơn sự tận tình chỉ bảo của thầy phụ trách và cácbạn sinh siên trong quá trình hoàn thành đồ án

PHẦN MỘT: GIỚI THIỆU VỀ 8051, DS12887,

74154 VÀ LED 7 ĐOẠN

I VÀI ĐIỂM CƠ BẢN VỀ 8051:

8051 là IC vi điều khiển (Microcontroller) do hãng Intel sản xuất IC này cóđặc điểm như sau:

- 4k byte ROM,128 byte RAM

- 4 Port I/O 8 bit

- 2 bộ đếm/ định thời 16 bit

- Giao tiếp nối tiếp

- 64k byte không gian bộ nhớ chương trình mở rộng

- 64k byte không gian bộ nhớ dữ liệu mở rộng

- Một bộ xử lý luận lý (thao tác trên các bít đơn)

- 210 bit được địa chỉ hóa

- Bộ nhân / chia 4µs

Sơ lược về các chân của 8051:

1 Chức năng các chân của chip 8051

từ port ( vấn đề này được trình bày ở phần kế tiếp)

Khi lập trình cho ROM trong chip thì Port 0 đóng vai trò là ngõ vào của dữliệu (D0 – D7)

Khi lập trình cho ROM trong chip thì Port 1 đóng vai trò là ngõ vào của địachỉ byte thấp (A0 – A7)

1.3 Port 2:

Port 2 (P2.0 –P2.7) có số chân từ 21-28.

Port 2 có 2 chức năng:

+ Port nhập dữ liệu (P2.0 – P2.7) → không sử dụng bộ nhớ ngoài

+ Bus địa chỉ byte cao (A8 – A15) → có sử dụng bỗ nhớ ngoài

Ở chế độ mặc định ( khi reset) thì các chân Port 2 (P2.0 – P2.7) được cấuhình là port xuất dữ liệu Muốn các chân port 2 làm port nhập dữ liệu thì cần phảilập trình lại, bằng cách ghi mức logic cao ( mức 1) đến tất cả các bit của port trướckhi nhập dữ liệu từ port

Khi lâp trình cho ROM trong chip thì port 2 đóng vai trò là ngõ vào của địachỉ byte cao (A8 – A11) và các tín hiệu điều khiển

Các tín hiệu điều khiển →có sử dụng bộ nhớ ngoài hoặc chức năng đặc biệt

Ở chức năng đặc biệt thì các chân port 3 (P3.0 – P3.7) được cấu hình là portxuất dữ liệu Muốn các chân port 3 làm port nhập dữ liệu thì cần phải lập trình lại,bằng cách ghi mức logic cao (mức 1) đến tất cả các bit của port trước khi bắt đầunhập dữ liệu từ port Khi lập trình cho ROM trong chip thì port 3 đóng vai trò làngõ vào của các tín hiệu điều khiển Chức năng các chân của port 3:

Bit Tên Chức năng chuyển đổi P3.0

P3.1 P3.2 P3.3

RXD TXD INT0\

INT1\

Ngõ vào dữ liệu nối tiếp.

Ngõ xuất dữ liệu nối tiếp.

Ngõ vào ngắt cứng thứ 0.

Ngõ vào ngắt cứng thứ 1.

P3.4 P3.5 P3.6 P3.7

T0 T1 WR\

RD\

Ngõ vào TIMER/ COUNTER thứ 0.

Ngõ vào của TIMER/ COUNTER thứ 1.

Tín hiệu ghi dữ liệu lên bộ nhớ ngoài.

Tín hiệu đọc bộ nhớ dữ liệu ngoài.

 PSEN\= 0 → trong thời gian CPU tìm – nạp lện từ ROM ngoài

 PSEN\= 0 → CPU sử dụng ROM trong ( không sử dụng ROM ngoài).Khi sử dụng bộ nhớ chương trình bên ngoài, chân PSEN\ thường được nốivới chân OE\ của ROM ngoài để cho phép CPU đọc mã lệnh từ ROM ngoài

Là tín hiệu xuất, tích cực mức cao

 ALE = 0 → trong thời gian AD0 – AD7 đóng vai trò là bus D0 – D7

 ALE = 1 → trong thời gian AD0 – AD7 đóng vai trò là bus A0 – A7

Khi lập trình cho ROM trong chip thì chân ALE đóng vai trò là ngõ vào củaxung lập trình (PGM\)

1.7 Chân EA:

EA (External Access): Truy xuất ngoài, chân số 312

Chức năng:

+ Là tín hiệu cho phép truy xuất bộ nhớ chương trình ROM ngoài.

+ Là tín hiệu nhập, tích cực mức thấp

 EA\= 0 → Chip 8051 sử dụng chương trình của ROM ngoài

 EA\= 1 → Chip 8051 sử dụng chương trình của ROM trong

Khi lập trình cho ROM trong chip thì chân EA đóng vai trò là ngõ vào củađiện áp lập trình

Lưu ý: Chân EA phải được nối lên Vcc ( nếu sử dụng chương trình của

ROM trong ) hoặc nối xuống Mass ( nếu sử dụng chương trình của ROM ngoài ),không bao giờ được phép bỏ trống chân này

 XTAL1 → Ngõ vào mạch tạo xung clock trong chip

 XTAL2 → ngõ ra mạch tạo xung clock trong chip

RST = 0 → chip 8051 họat động bình thường

RST = 1 → chip 8051 được thiết lập lại trạng thái ban đầu

1.10 Chân Vcc, GND

64 Kbytes bộ nhớ chương trình và 64 Kbytes bộ nhớ dữ liệu.

Bộ nhớ bên trong bao gồm ROM và RAM trên chip, RAM trên chip baogồm nhiều phần : phần lưu trữ đa dụng, phần lưu trữ địa chỉ hóa từng bit, các bankthanh ghi và các thanh ghi chức năng đặc biệt

2.1 Chi tiết về bộ nhớ RAM trên chip:

Như ta thấy trên hình, RAM bên trong 8051được phân chia giữa các bank thanh ghi (00H–1FH), RAM địa chỉ hóa từng bit (20H–2FH), RAM đa dụng (30H– 7FH) và các thanh ghi chức năng đặc biệt (80H–FFH).

18

Bank 2 17

10

Bank 1 0F

TL0 không được địa chỉ hóa bit

8 B

TL1 không được địa chỉ hóa bit

8 C

P2

AF – – A

C

A B

A A A9 A8

A 8

IE

– – – BC BB B

A B9 B8

B 8

IP

E7 E6 E5 E4 E3 E2 E1 E0

E 0

ACC D7 D6 D5 D4 D3 D2 – D0

D 0

PSW

B7 B6 B5 B4 B3 B2 B1 B0

B 0

P3

F7 F6 F5 F4 F3 F2 F1 F0

Địa chỉ byte Địa chỉ bit

không được địa chỉ hóa bit

8 D

TH1

F F

Tóm tắt bộ nhớ dữ liệu trên chip:

2.1.2 RAM có thể truy xuất từng bit:

8051 chứa 210 bit được địa chỉ hóa, trong đó có 128 bit có chứa các bytechứa các địa chỉ từ 20H đến 2FH và các bit còn lại chứa trong nhóm thanh ghi cóchức năng đặc biệt

Ý tưởng truy xuất từng bit bằng phần mềm là các đăc tính mạnh củamicrocontroller xử lý chung Các bit có thể được đặt, xóa, AND, OR, … , với 1lệnh đơn Đa số các microcontroller xử lý đòi hỏi một chuỗi lệnh đọc-sửa- ghi đểđạt được mục đích tương tự Ngoài ra các port cũng có thể truy xuất được từng bit

128 bit có chứa các byte có địa chỉ từ 00H -1FH cũng có thể truy xuất nhưcác byte hoặc các bit phụ thuộc vào lệnh được dùng

2.1.3 Các bank thanh ghi :

32 byte thấp của bộ nhớ nội được dành cho các bank thanh ghi Bộ lệnh

8951 hổ trợ 8 thanh ghi có tên là R0 -R7 và theo mặc định sau khi reset hệ thống,các thanh ghi này có các địa chỉ từ 00H - 07H

Các lệnh dùng các thanh ghi RO - R7 sẽ ngắn hơn và nhanh hơn so với cáclệnh có chức năng tương ứng dùng kiểu địa chỉ trực tiếp Các dữ liệu được dùngthường xuyên nên dùng một trong các thanh ghi này

Do có 4 bank thanh ghi nên tại một thời điểm chỉ có một bank thanh ghiđược truy xuất bởi các thanh ghi RO - R7 để chuyển đổi việc truy xuất các bankthanh ghi ta phải thay đổi các bit chọn bank trong thanh ghi trạng thái

2.2 Các thanh ghi chức năng đặc biệt :

Các thanh ghi nội của 8051 được truy xuất ngầm định bởi bộ lệnh

Các thanh ghi trong 8051 được định dạng như một phần của RAM trên chip

vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi bộ đếm chương trình vàthanh ghi lệnh vì các thanh ghi này hiếm khi bị tác động trực tiếp) Cũng như R0đến R7, 8951 có 21 thanh ghi có chức năng đặc biệt (SFR: Special FunctionRegister) ở vùng trên của RAM nội từ địa chỉ 80H - FFH

Chú ý: tất cả 128 địa chỉ từ 80H đến FFH không được định nghĩa, chỉ có 21thanh ghi có chức năng đặc biệt được định nghĩa sẵn các địa chỉ

Ngoại trừ thanh ghi A có thể được truy xuất ngầm như đã nói, đa số cácthanh ghi có chức năng điệt biệt SFR có thể địa chỉ hóa từng bit hoặc byte.

2.2.1 Thanh ghi trạng thái chương trình (PSW: Program Status Word):

Từ trạng thái chương trình ở địa chỉ D0H được tóm tắt như sau:

00=Bank 0; address 00H07H01=Bank 1; address 08H0FH10=Bank 2; address 10H17H11=Bank 3; address 18H1FH

Chức năng từng bit trạng thái chương trình

 Cờ Carry CY (Carry Flag):

Cờ nhớ có tác dụng kép Thông thường nó được dùng cho các lệnh toán học:C=1 nếu phép toán cộng có sự tràn hoặc phép trừ có mượn và ngược lại C=0 nếuphép toán cộng không tràn và phép trừ không có mượn

 Cờ Carry phụ AC (Auxiliary Carry Flag):

Khi cộng những giá trị BCD (Binary Code Decimal), cờ nhớ phụ AC đượcset nếu kết quả 4 bit thấp nằm trong phạm vi điều khiển 0AH - 0FH Ngược lạiAC=0

 Cờ 0 (Flag 0):

Cờ 0 (F0) là 1 bit cờ đa dụng dùng cho các ứng dụng của người dùng

 Những bit chọn bank thanh ghi truy xuất:

RS1 và RS0 quyết định dãy thanh ghi tích cực Chúng được xóa sau khireset hệ thống và được thay đổi bởi phần mềm khi cần thiết

Tùy theo RS1, RS0 = 00, 01, 10, 11 sẽ được chọn Bank tích cực tương ứng

là Bank 0, Bank1, Bank2, Bank3

Thanh ghi B có thể được dùng như một thanh ghi đệm trung gian đa mụcđích Nó là những bit định vị thông qua những địa chỉ từ F0H - F7H

2.2.3 Con trỏ Ngăn xếp SP (Stack Pointer) :

Con trỏ ngăn xếp là một thanh ghi 8 bit ở địa chỉ 81H Nó chứa địa chỉ củacủa byte dữ liệu hiện hành trên đỉnh ngăn xếp Các lệnh trên ngăn xếp bao gồm các

lệnh cất dữ liệu vào ngăn xếp (PUSH) và lấy dữ liệu ra khỏi ngăn xếp (POP) Lệnhcất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu và lệnh lấy ra khỏingăn xếp sẽ làm giảm SP Ngăn xếp của 8031/8051 được giữ trong RAM nội vàgiới hạn các địa chỉ có thể truy xuất bằng địa chỉ gián tiếp, chúng là 128 byte đầucủa 8051.

Để khởi động SP với ngăn xếp bắt đầu tại địa chỉ 60H, các lệnh sau đâyđược dùng:

MOV SP , #5F

Với lệnh trên thì ngăn xếp của 8051 chỉ có 32 byte vì địa chỉ cao nhất củaRAM trên chip là 7FH Sở dĩ giá trị 5FH được nạp vào SP vì SP tăng lên 1 là 60Htrước khi cất byte dữ liệu

Khi Reset 8051, SP sẽ mang giá trị mặc định là 07H và dữ liệu đầu tiên

sẽ được cất vào ô nhớ ngăn xếp có địa chỉ 08H Nếu phần mềm ứng dụng khôngkhởi động SP một giá trị mới thì bank thanh ghi1 có thể cả 2 và 3 sẽ không dùngđược vì vùng RAM này đã được dùng làm ngăn xếp Ngăn xếp được truy xuấttrực tiếp bằng các lệnh PUSH và POP để lưu trữ tạm thời và lấy lại dữ liệu, hoặctruy xuất ngầm bằng lệnh gọi chương trình con (ACALL, LCALL) và các lệnh trở

về (RET, RETI) để lưu trữ giá trị của bộ đếm chương trình khi bắt đầu thực hiệnchương trình con và lấy lại khi kết thúc chương trình con

2.2.4 Con trỏ dữ liệu DPTR (Data Pointer):

Con trỏ dữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngoài là một thanhghi 16 bit ở địa chỉ 82H (DPL: byte thấp) và 83H (DPH: byte cao) Ba lệnh sau sẽghi 55H vào RAM ngoài ở địa chỉ 1000H:

2.2.5 Các thanh ghi Port (Port Register):

Các Port của 8051 bao gồm Port 0 ở địa chỉ 80H, Port1 ở địa chỉ 90H, Port2

ở địa chỉ A0H, và Port3 ở địa chỉ B0H Tất cả các Port này đều có thể truy xuấttừng bit nên rất thuận tiện trong khả năng giao tiếp

2.2.6 Các thanh ghi Timer (Timer Register):

8051 có chứa hai bộ định thời/bộ đếm 16 bit được dùng cho việc định thờiđược đếm sự kiện Timer0 ở địa chỉ 8AH (TLO: byte thấp) và 8CH ( THO: bytecao) Timer1 ở địa chỉ 8BH (TL1: byte thấp) và 8DH (TH1 : byte cao) Việc khởiđộng timer được SET bởi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điềukhiển Timer (TCON) ở địa chỉ 88H Chỉ có TCON được địa chỉ hóa từng bit.

2.2.7 Các thanh ghi Port nối tiếp (Serial Port Register):

8051 chứa một Port nối tiếp cho việc trao đổi thông tin với các thiết bị nốitiếp như máy tính, modem hoặc giao tiếp nối tiếp với các IC khác Một thanh ghiđệm dữ liệu nối tiếp (SBUF) ở địa chỉ 99H sẽ giữ cả hai dữ liệu truyền và dữ liệunhập Khi truyền dữ liệu ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF Các modevận khác nhau được lập trình qua thanh ghi điều khiển Port nối tiếp (SCON) đượcđịa chỉ hóa từng bit ở địa chỉ 98H

2.2.8 Các thanh ghi ngắt (Interrupt Register):

8051 có cấu trúc 5 nguồn ngắt, 2 mức ưu tiên Các ngắt bị cấm sau khi bịreset hệ thống và sẽ được cho phép bằng việc ghi thanh ghi cho phép ngắt (IE) ởđịa chỉ A8H Cả hai được địa chỉ hóa từng bit

2.2.9 Thanh ghi điều khiển nguồn PCON (Power Control Register):

Thanh ghi PCON không có bit định vị Nó ở địa chỉ 87H chứa nhiều bit điềukhiển Thanh ghi PCON được tóm tắt như sau:

 Bit 7 (SMOD) : Bit có tốc độ Baud ở mode 1, 2, 3 ở Port nối tiếp khiset

 Bit 6, 5, 4 : Không có địa chỉ

 Bit 3 (GF1) : Bit cờ đa năng 1

 Bit 2 (GF0) : Bit cờ đa năng 2

 Bit 1 * (PD) : Set để khởi động mode Power Down và thoát để reset

 Bit 0 * (IDL) : Set để khởi động mode Idle và thoát khi ngắt mạchhoặc reset

Các bit điều khiển Power Down và Idle có tác dụng chính trong tất cảcác IC họ MSC-51 nhưng chỉ được thi hành trong sự biên dịch của CMOS

II DS12887:

IC ĐỒNG HỒ THỜI GIAN THỰC DS12C887

1 Khảo sát sơ đồ chân của DS12C887 – Chức năng từng chân.

AD0-AD7 – Bus đa hợp địa chỉ/ dữ liệu

NC – Bỏ trống MOT - Lựa chọn loại bus

CS – Ngõ vào lựa chọn RT C

AS – Chốt địa chỉ

R/W – Ngõ vào đọc/ghi

DS – Chốt dữ liệu RESET\ - Ngõ vàoReset IRQ\ - Ngõ ra yêu cầu ngắt SQW – Ngõ ra sóng vuông VCC – Nguồn cung cấp +5 Volt GND – Mass

Chức năng của các chân :

GND, VCC: Nguồn cung cấp cho thiết bị ở những chân trên VCC là điện áp

ngõ vào +5 volt Khi điện áp 5 volts được cung cấp đúng chuẩn, thiết bị được truycập đầy đủ và dữ liệu có thể đọc và ghi Khi Vcc thấp hơn 4.25 volts, qúa trình đọc

và ghi bị cấm Tuy nhhiên, chức năng giữ thời gian vẫn được tiếp tục không bị ảnhhưởng bởi điện áp bị sụt giảm bên ngoài Khi VCC rớt xuống thấp hơn 3V, RAM

và bộ giữ giờ được chuyển sang nguồn năng lượng bên trong Chức năng giữ thờigian duy trì độ chính xác vào khoảng ±1 phút/tháng ở nhiệt độ 250 C bất chấp điện

áp ở ngõ vào chân Vcc

MOT (Mode Select): Chân MOT là chân có tính linh hoạt để lựa chọn giữa

hai loại bus Khi được nối lên VCC, bus định thời Motorola được chọn lựa Khiđược nối xuống GND hoặc không nối, bus định thời Intel được lựa chọn Chân cóđiện trở kéo xuống bên trong có giá trị vào khoảng 20K

SQW (Square Wave Output): Chân SQW có thể xuất tín hiệu ra từ 1 trong

13 loại được cung cấp từ 15 trạng thái được chia bên trong của Real Time Clock.Tần số của chân SQW có thể thay đổi bằng cách lập trình thanh ghi A như đã trình

bày ở bảng 2.1 Tín hiệu SQW có thể mở hoặc tắt sử dụng bit SQWE trongRegister B Tín hiệu SQW không xuất hiện khi Vcc thấp hơn 4.25 volts.

AD0-AD7 (Multiplexed Bidirectional Address/Data Bus): Bus đa hợp tiết

kiệm chân bởi vì thông tin địa chỉ và thông tin dữ liệu được dùng chung đường tínhiệu Cùng tại những chân, địa chỉ được xuất trong suốt phần thứ nhất của chu kỳbus và được dùng cho dữ liệu trong phần thứ 2 của chu kỳ đa hợp địa chỉ/dữ liệukhông làm chậm thời gian truy cập của DS12C887 khi bus chuyển từ địa chỉ sang

dữ liệu xảy ra trong suốt thời gian truy cập RAM nội Địa chỉ phải có giá trị trướckhi xuất hiện sườn xuống của AS/ALE, tại thời điểm mà DS12C887 chốt địa chỉ từAD0 tới AD6

Dữ liệu ghi phải được hiển thị và giữ ổn định trong suốt phần sau của DS hoặcxung WR Trong chu kỳ đọc của DS12C887 ngõ ra 8 bits của dữ liệu trong suốtphần sau của DS hoặc xung RD Chu kỳ đọc được thực hiên xong và bus trở vềtrạng thái tổng trở cao cũng như khi DS bắt đầu chuyển xuống thấp trong trườnghợp định thời Motorola hoặc khi RD chuyển lên cao trong trường hợp định thờiIntel

AS (Address Strobe Input): Xung dương cung cấp xung chốt địa chỉ trong

việc phức hợp bus Sườn xuống của AS/ALE làm cho địa chỉ bị chốt lại bên trongcủa DS12C887 Sườn lên tiếp theo khi xuất hiện trên bus AS sẽ xoá địa chỉ bấtchấp chân CS có được chọn hay không Lệnh truy cập có thể gửi tới bằng cả haicách

DS (Data Strobe or Read Input): Chân DS/RD có 2 kiểu sử dụng tuỳ thuộc

vào mức của chân MOT Khi chân MOT được kết nối lên Vcc, bus định thờiMotorola được lựa chọn Trong kiểu này DS là xung dương trong suốt phần saucủa chu kỳ bus và được gọi là Data Strobe Trong suốt chu kỳ đọc, DS báo hiệuthời gian mà DS12C887 được điều khiển bus đôi Trong chu kỳ đọc, xung quét của

DS là nguyên nhân làm DS12C887 chốt dữ liệu được ghi Khi chân MOT đượcnối xuống GND, bus định thời Intel được lựa chọn Trong kiểu này, chân DS đượcgọi là Read(RD) RD xác định chu kỳ thời gian khi DS12C887 điều khiển bus đọc

dữ liệu Tín hiệu RD có cùng định nghĩa (same definition) với tín hiệu OutputEnable (OE) trong một bộ nhớ riêng

R/ W\ (Read/Write Input): Chân R/ W\ cũng có 2 cách hoạt động Khi chân

MOT được kết nối lên Vcc cho chế độ định thời Motorola, R/W\ đang ở chế độ

mà chỉ ra hoặc là chu kỳ hiện tại là chu kỳ đọc hoặc ghi Chu kỳ đọc đòi hỏi chânR/W\ phải ở mức cao khi chân DS ở mức cao Chu kỳ ghi đòi hỏi chân R/ W\ phải

ở mức thấp trong suốt quá trình chốt tín hiệu của DS Khi chân MOT được nốiGND cho chế độ định thời Intel, tín hiệu R/ W\ là tín hiệu hoạt động mức thấp (an

active low signal) được gọi là WR Trong chế độ này, chân R/ W\ được định nghĩanhư tín hiệu Write Enable (WE) trong RAMs chung.

CS (Chip Select Input): Tín hiệu chọn lựa phải được xác định ở mức thấp ở

chu kỳ bus để DS12C887 được sử dụng CS phải được giữ trong trạng thái hoạtđộng trong suốt DS và AS của chế độ định thời Motorola và trong suốt RD và WRcủa chế độ định thời Intel Chu kỳ Bus khi chọn vị trí mà không chọn CS sẽ chốtđịa chỉ nhưng sẽ không có bất kỳ sự truy cập nào Khi Vcc thấp hơn 4.25 volts,chức năng bên trong của DS12C887 ngăn chặn sự truy cập bằng cách không chophép chọn lựa ngõ vào CS Hành động này nhằm bảo vệ cả dữ liệu của đồng hồthời gian thực bên trong cũng như dữ liệu RAM trong suốt quá trình mất nguồn

IRQ (Interrupt Request Output): Chân IRQ\ là ngõ ra hoạt động mức thấp

của DS12C887 mà có thể sử dụng như ngõ vào ngắt tới bộ xử lý Ngõ ra IRQ\ ởmức thấp khi bit là nguyên nhân làm ngắt và phù hợp với bit cho phép ngắt đượcđặt (set) Để xoá chân IRQ\ chương trình của bộ vi xử lý thông thường được đọc ởthanh ghi C Chân RESET\ cũng bị xoá trong lúc ngắt Khi không có trạng tháingắt nào được sử dụng, trạng thái IRQ\ ở trong tình trạng tổng trở cao Nhiều thiết

bị ngắt có thể nối tới một IRQ\ bus IRQ\ bus là một ngõ ra mở và yêu cầu 1 điệntrở kéo lên bên ngoài

RESET\ (Reset Input): Chân RESET\ không có hiệu lực đối với đồng hồ,

lịch, hoặc là RAM Ở chế độ cấp nguồn, chân RESET có thể bị kéo xuống trongthời gian cho phép để ổn định nguồn cung cấp Thời gian mà chân RESET\ bị kéoxuống mức thấp phụ thuộc vào ứng dụng Tuy nhiên nếu chân RESET\ được sửdụng ở chế độ cấp nguồn, thời gian RESET\ ở mức thấp có thể vượt quá 200ms đểchắc chắn rằng bộ định thời bên trong mà điều khiển DS12C887 ở chế độ power-

up đã hết Khi RESET\ ở mức thấp và VCC ở trên 4.25 volts, những điều sau diễnra:

A Bit cho phép ngắt định kỳ ((Periodic Interrupt Enable (PEI)) được đặt ở

mức 0

B Bit cho phép ngắt chuông (Alarm Interrupt Enable (AIE)) được đặt ở mức

0

C Bit cờ cho phép ngắt kết thúc cập nhật ((Update Ended Interrupt Flag

(UF)) được xoá về 0 zero

D Bit cờ trạng thái yêu cầu ngắt (Interrupt Request Status Flag (IRQF)) được

G Bit cờ cho phép ngắt chuông (Alarm Interrupt Flag (AF)) được đặt ở mức

0

H Chân IRQ\ ở trong trạng thái tổng trở cao.

I Bit cho phép xuất sóng vuông (Square Wave Output Enable (SQWE)) được

Hoạt động của Real Time Clock khi được cấp nguồn hoặc mất nguồn

Chức năng của đồng hồ thời gian thực sẽ tiếp tục hoạt động và tất cả RAM,thời gian, lịch và vị trí bộ nhớ báo giờ và những vùng nhớ không mất dữ liệu cònlại bất chấp điện áp ngõ vào VCC Khi điện áp VCC được cung cấp choDS12C887 và đạt tới điện áp lớn hơn 4.25 volts, thiết bị có thể sử dụng được sau

200 ms, dao động được cung cấp, nó cho phép bộ dao động hoạt động và quá trìnhdao động không ảnh hưởng bởi chân reset Tính đến giai đoạn này hệ thống đã đivào ổn định sau khi nguồn được cung cấp Khi VCC rớt xuống dưới 4.25 volts,ngõ vào lựa chọn chip bị bắt buộc chuyển sang trạng thái không hoạt động bất chấpgiá trị tại ngõ vào chân CS Vì vậy DS12C887 được hoạt động ở chế độ chống ghi.Khi DS12C887 đang ở trạng thái chống ghi, mọi ngõ vào đều bị bỏ qua còn cácngõ ra đều ở trạng thái tổng trở cao Khi VCC rớt xuống điện áp khoảng 3 volts,điện áp VCC cung cấp bên ngoài được cắt đi và nguồn pin lithium ở bên trongDS12C887 sẽ cung cấp nguồn cho Real Time Clock và bộ nhớ RAM

2 Cấu trúc bên trong Real Time Clock DS12C887

a Sơ đồ địa chỉ của Real Time Clock

Sơ đồ địa chỉ của DS12C887 được trình bày ở hình 2.2 Sơ đồ địa chỉ baogồm 113 bytes RAM thông dụng, 11 bytes RAM mà thành phần bao gồm đồng hồthời gian thực, lịch, dữ liệu báo giờ và 4 bytes được sử dụng cho việc điều khiển vàthông báo tình trạng Tất cả 128 bytes có thể được ghi hoặc đọc trực tiếp trừ nhữngtrường hợp sau :

1 Thanh ghi C and D là hai thanh ghi chỉ đọc

2 Bit thứ 7 của thanh ghi A là bit chỉ đọc

3 Bit cao của byte thứ 2 là bit chỉ đọc

Hình 2.2 Sơ đồ địa chỉ của DS12C887

Thời gian và lịch đã có bằng cách đọc các bytes bộ nhớ hiện có Thời gian,lịch và báo giờ được đặt hoặc gán giá trị bằng cách ghi giá trị bytes RAM thíchhợp Nội dung của 10 bytes chứa thời gian, lịch và báo giờ đều có thể hiển thị ở cả

2 dạng nhị phân (Binary) hoặc BCD (Binary-Coded Decimal) Trước khi ghi lêncác thanh ghi thời gian, lịch, và các thanh ghi báo giờ bên trong, bit SET ở thanhghi B phải được đặt ở mức logic 1 để ngăn ngừa sự cập nhật có thể xảy ra trongquá trình ghi đè Thêm vào nữa để ghi lên 10 thanh ghi chỉ thời gian, lịch, và thanhghi báo giờ ở một định dạng đã lựa chọn (BCD hay nhị phân), bit chọn kiểu dữ liệu(Data mode (DM)) của thanh ghi B phải được đặt ở mức logic thích hợp Tất cả 10bytes thời gian, lịch và báo giờ phải sử dụng cùng kiểu dữ liệu Bit được đặt ởthanh ghi B nên được xoá sau khi bit kiểu dữ liệu đã được ghi để cho phép đồng hồthời gian thực cập nhật bytes thời gian và lịch Vào lúc đầu, đồng hồ thời gian thựccập nhật ở một kiểu đã được lựa chọn Kiểu dữ liệu không thể thay đổi mà khôngkhởi động lại 10 bytes dữ liệu Bảng 2 trình bày định dạng nhị phân và BCD của cảthời gian , lịch, và báo giờ Bit lựa chọn kiểu hiển thị 24–12 không thể thay đổi màkhông khởi động lại thanh ghi giờ Khi định dạng 12 giờ được lựa chọn, bit caocủa bytes giờ tương ứng với PM khi nó được đặt ở mức logic 1 Bytes thời gian,lịch, và bytes báo giờ luôn được truy cập bởi vì chúng được đệm gấp đôi Mỗi giâymột lần, 11 bytes được nâng cấp và được kiểm tra tình trạng báo giờ Nếu lệnh đọc

dữ liệu thời gian và lịch điễn ra trong quá trình cập nhật, một vấn đề phát sinh làgiờ, phút, giây, … có thể không chính xác Xác xuất đọc không chính xác dữ liệuthời gian và lịch là rất thấp Có vài phương pháp tránh một số sai số có thể xảy rakhi đọc thời gian và lịch được đề cập sau trong bài viết 3 bytes báo giờ có thể sửdụng bằng 2 cách Cách thứ nhất, khi thời gian báo giờ thược ghi vào vị trí của cácthanh ghi giờ, phút, giây, tác động báo giờ được bắt đầu tại thời gian chính xáctrong ngày khi bit cho phép báo chuông được đặt ở mức cao Cách thứ hai sử dụng

để đặt trạng thái bất chấp vào một hoặc nhiều bytes báo chuông Mã bất chấp là bất

kỳ mã số hex nào nằm trong giá trị từ C0 đến FF Hai bit có trọng số lớn nhất củanhững byte trên đặt vào trạng thái bất chấp khi ở mức logic 1 Báo giờ sẽ đượcsinh ra mỗi giờ khi bit bất chấp được đặt vào bytes giờ Tương tự, báo giờ sẽ sinh

ra mỗi phút nếu mã bất chấp có ở bytes giờ và bytes phút Nếu mã bất chấp có ởtrong cả 3 bytes báo giờ thì nó sẽ tạo ra tín hiệu ngắt mỗi giây

Bảng 1 : Kiểu dữ liệu thời gian, lịch và báo giờ

b Các thanh ghi điều khiển

DS12C887 có 4 thanh ghi điều khiển được sử dụng vào mọi lúc kể cả trongquá trình cập nhật

Thanh ghi A

UIP - Update In Progress (UIP) là bit trạng thái mà có thể theo dõi được Khi

bit UIP ở mức 1, quá trình cập nhật sẽ sớm xảy ra Khi bit UIP ở mức 0, quá trìnhcập nhật sẽ không xảy ra ít nhất là 244 s Những thông tin về thời gian, lịch, vàbáo giờ ở trong RAM có đầy đủ cho việc truy cập khi bit UIP ở mức 0 Bit UIP làbit chỉ đọc và không bị ảnh hưởng của chân RESET\ Khi ghi bit SET ở thanh ghi

B lên 1 để ngăn chặn mọi quá trình cập nhật và xoá bit trạng thái UIP

DV2, DV1, DV0 – 3 bit trên được sử dụng để bật hoặc tắt bộ dao động và cài

đặt lại quá trình đếm xuống Khi được đặt 010 thì đó là sự kết hợp duy nhất để bật

bộ dao động lên và cho phép RTC giữ thời gian Khi được đặt 11X sẽ cho phépdao động nhưng giữ quá trình đếm xuống ở mức reset Quá trình cập nhật tiếp theo

sẽ sớm diễn ra sau 500ms sau khi kiểu 010 được ghi vào DV0, DV1 và DV2

RS3, RS2, RS1, RS0 - 4 bit loại lựa chọn để lựa chọn một trong 13 loại của

bộ chia 15 trạng thái hoặc không cho phép xuất tín hiệu chia ra ngoài Loại đượclựa chọn có thể phát ra sóng vuông (chân SQW) và/hoặc ngắt theo chu kỳ Người

sử dụng có thể sử dụng 1 trong những cách sau :

Cho phép ngắt với bit PIE

Cho phép xuất ngõ ra chân SQW với bit SQWE

Cho phép cả hai hoạt động cùng một lúc và cùng một loại

Không kích hoạt cả 2

Bảng 1 liệt kê chu kỳ ngắt và tần số sóng vuông mà có thể chọn lựa với bit

RS Cả 4 bit đọc/ ghi đều không bị ảnh hưởng bởi chân RESET

THANH GHI B

SET – Khi bit SET ở mức 0, thông thường quá trình cập nhật bằng cách tăng

biến đếm 1 lần 1 giây Khi bit SET được ghi vào mức 1, mọi quá trình cập nhật đều

bị cấm, và chương trình có thể bắt đầu (khởi động) bytes thời gian và lịch màkhông có quá trình cập nhật nào xảy ra trong quá trình khởi động Chu kỳ đọc cóthể thực thi ở cùng một kiểu SET là bit đọc/ghi và không chịu ảnh hưởng của nútRESET hoặc các chức năng bên trong của DS12C887

PIE – Bit cho phép ngắt theo chu kỳ (Periodic Interrupt Enable) là bit

đọc/ghi, nó cho phép bit cờ ngắt theo chu kỳ (Periodic Interrupt Flag (PF)) trongthanh ghi C để điều khiển chân IRQ\ xuống mức thấp Khi bit PIE được đặt lênmức 1, chu kỳ ngắt được tạo ra bằng cách điều khiển chân IRQ\ xuống mức thấptuỳ thuộc vào tỉ lệ phân bố của bit RS3-RS0 ở thanh ghi A A 0 in the PIE bitblocks the IRQ\ output from being driven by a periodic interrupt, but the PeriodicFlag (PF) bit is still set at the periodic rate PIE is not modified by any internal

DS12C887 functions but is cleared to 0 on RESET\

AIE – Bit cho phép ngắt báo giờ (Alarm Interrupt Enable (AIE)) là bit đọc/ghi

mà khi được đặt lên 1 nó cho phép bit cờ báo giờ(Alarm Flag (AF)) ở thanh ghi C

để cho phép ngắt IRQ\ Tín hiệu ngắt báo giờ diễn ra ở tất cả các giây khi cả 3bytes báo giờ chứa mã báo giờ “don’t care” được thể hiện ở nhị phân như sau11XXXXXX Các chức năng bên trong của DS12C887 không bị ảnh hưởng bởibit AIE.

UIE – Bit cho phép kết thúc quá trình ngắt cập nhật (Update Ended Interrupt

Enable (UIE)) là bit đọc/ghi mà cho phép bit cờ kết thúc quá trình cập nhật ở thanhghi C để cho phép ngắt IRQ\ Chân RESET\ ở mức 0 hoặc chân SET ở mức 1 sẽxóa bit UIE

SQWE – Khi bit cho phép xuất sóng vuông (Square Wave Enable (SQWE))

được đặt lên mức 1, một tín hiệu sóng vuông có tần số được đặt bởi vị trí được lựachọn của bit RS3 đến RS0 sẽ điều khiển sóng ra tại chân SQW Khi bit SQWEđược đặt ở mức thấp, chân SQW sẽ được giữ ở mức thấp SQWE là bit đọc\ghi vàđược xóa khi RESET SQWE được đặt lên 1 khi được cấp VCC

DM – Bit kiểu dữ liệu (Data Mode (DM)) quy định khi nào thì thông tin lịch

và thời gian ở định dạng nhị phân hoặc BCD Bit DM được đặt bởi chương trình để

có định dạng thích hợp và có thể đọc khi được yêu cầu Bit này không bị thay đổibởi các chức năng bên trong hoặc chân RESET\ Mức 1 của DM sẽ hiển thị dữliệu nhị phân còn mức 0 hiển thị dữ liệu Binary Coded Decimal (BCD)

24/12 – Bit điều khiển 24/12 xác định kiểu bytes giờ Khi ở mức 1 thì nó chỉ

chế độ hiển thị 24 giờ, còn ở mức 0 thì chỉ chế độ hiển thị 12 giờ Bit này là bit đọcghi và không bị ảnh hưởng bởi các chức năng bên trong cũng như chân RESET\

DSE – Bit cho phép nhớ công khai (Daylight Savings Enable (DSE)) là bit

đọc\ghi, nó cho phép 2 cập nhật đặc biệt khi DSE được đặt lên 1 Vào chủ nhật đầutiên của tháng 4, thời gian sẽ tăng từ 1:59:59 AM lên 3:00:00 AM Vào chủ nhậtcuối cùng của tháng 10, khi thời gian lần đầu tiên đạt được 1:59:59 AM thì nó sẽđổi thành 1:00:00 AM Chức năng đặc biệt này sẽ không được thực thi nếu bit DSE

ở mức 0 Bit này không bị ảnh hưởng bởi các chức năng bên trong cũng như chânRESET\

IRQF – Bit cờ yêu cầu ngắt (Interrupt Request Flag (IRQF)) được đặt lên 1

khi một trong những điều dưới đây đúng :

PF = PIE = 1

AF = AIE = 1

UF = UIE = 1

Điều đó có nghĩa là IRQF = (PF PIE) + (AF AIE) + (UF UIE)

Bất cứ lúc nào bit IRQF được đặt lên 1, chân IRQ\ được đặt xuống mức thấp.Bit cờ PF, AF và UF được xoá khi thanh ghi C được chương trình đọc hoặc chân

RESET\ ở mức thấp

PF – Bit cờ ngắt theo chu kỳ (Periodic Interrupt Flag (PF)) là bit chỉ đọc, nó

được đặt lên mức 1 khi có 1 sườn xung được phát hiện ở tín hiệu lựa chọn của bộchia Từ bit RS3 đến RS0 xác định chu kỳ PF được đặt lên 1 bất chấp trạng tháicủa bit PIE Khi cả PF và PIE đều ở mức 1, tín hiệu IRQ\ được kích hoạt và sẽ đặtbit IRQF lên mức 1 Bit PF sẽ bị xoá bằng phần mềm đọc thanh ghi C hoặc chânRESET\

AF - Mức 1 của bit cờ cho phép ngắt báo giờ (Alarm Interrupt Flag (AF)) chỉ

ra rằng thời gian hiện tại được so sánh với thời gian báo giờ Nếu bit AIE còn ởmức 1, chân IRQ\ sẽ xuống mức thấp và 1 sẽ được đặt vào bit IRQF Khi RESET\hoặc đọc thanh ghi C sẽ xoá AF

UF – Bit cờ ngắt kết thúc cập nhật (Update Ended Interrupt Flag (UF)) được

đặt sau mỗi chu kỳ cập nhật Khi bit UIE được đặt lên 1, mức 1 ở UF sẽ làm chobit IRQF lên mức 1, nó sẽ xác định trạng thái chân IRQ\ UF sẽ bị xoá khi thanhghi C được đọc hoặc có tín hiệu RESET

Từ bit 3 đến bit 0- Đây là những bit không sử dụng của thanh ghi trạng thái

C Những bit này luôn luôn ở mức 0 và không thể ghi đè

REGISTER D

VRT – Bit thời gian và RAM hợp lệ (Valid RAM and Time (VRT)) biểu thị

tình tạng của của pin được kết nối chân VBAT Bit này không phải là bit ghi được

và luôn có giá trị bằng 1 khi đọc Nếu hiển thị mức 0, nguồn năng lượng lithiumbên trong đã cạn và cả hai mục dữ liệu thời gian thực lẫn dữ liệu RAM đều bị nghingờ Bit này không chịu ảnh hưởng bởi chân RESET

BIT 6 ĐẾN BIT 0 – Những bit được đề cập ở trên của thanh ghi D không

được sử dụng Chúng không ghi được và khi đọc thì luôn có giá trị bằng 0

3 Chu kỳ cập nhật

DS12C887 thực hiện một chu kỳ cập nhật mỗi lần một giây bất chấp bit SET

ở thanh ghi B Khi bit SET ở thanh ghi B được đặt lên 1, bộ phận sao chép từ bộđệm các bytes thời gian, lịch, báo giờ sẽ không hoạt động và sẽ không cập nhậtthời gian khi thời gian tăng lên Tuy nhiên, quá trình đếm giờ vẫn tiếp tục để cậpnhật bộ nhớ nội để sao chép vào bộ đệm Hành động này cho phép thời gian vẫnduy trì độ chính xác mà không phụ thuộc quá trình đọc hoặc ghi bộ đệm thời gian,lịch và báo giờ và cũng chắc chắn rằng những thông tin về thời gian và lịch là phùhợp Chu kỳ cập nhật cũng so sánh những bytes báo giờ với những bytes thời giantương ứng và kết quả là có báo giờ nếu giống nhau hoặc là mã “don’t care” đượcđặt cho tất cả 3 vị trí Có 3 cách có thể điều khiển truy cập đồng hồ thời gian thực

mà có thể tránh được bất kỳ khả năng truy cập các dữ liệu về thời gian và lịch mâuthuẫ với nhau Cách thứ nhất sử dụng ngắt kết thúc cập nhật Nếu được kích hoạt,một tín hiệu ngắt sẽ xảy ra sau mỗi chu kỳ cập nhật mà chỉ ra rằng có hơn 999ms

để đọc những thông tin về thời gian và ngày tháng thực Nếu ngắt này được sửdụng, bit IRQF ở thanh ghi C phải được xóa trước khi bỏ những ngắt thường lệ.Cách thứ 2 sử dụng bit đang cập nhật (Update-In-Progress (UIP)) ở thanh ghi A đểxác nhận răng chu kỳ cập nhật đang được tiến hành Bit UIP sẽ phát xung mỗi lầnmột giây Sau khi bit UIP lên mức cao, quá trình cập nhật tiến hành sau 244s.Nếu bit UIP ở mức thấp, nó cần ít nhất 244s trước khi dữ liệu thời gian/lịch thayđổi Chính vì vậy, người sử dụng có thể tránh được những phục vụ ngắt thôngthường mà có thể làm thời gian cần thiết để đọc đúng dữ liệu thời gian/lịch vượtquá 244s Cách thứ 3 sử dụng ngắt theo chu kỳ để xác định khi có một chu kỳcập nhật Bit UIP ở thanh ghi A được đặt lên mức 1 trong khi đặt bit PF ở thanhghi C Ngắt theo chu kỳ xuất hiện làm cho một phần lớn của hơn của tBUC chophép thông tin thực về thời gian và lịch có thể đạt được tại tất cả nơi xảy ra của chu

kỳ ngắt Việc đọc chỉ có thể hoàn tất khi 1 ( tPI/2 + tBUC ) để chắc chắn rằng dữliệu không được đọc trong suốt quá trình cập nhật

III IC 74154:

Đây là IC có chức năng phân kênh, nó gồm có 22 ngõ vào, cho ra 24 ngõ ra Chúng

ta dùng nó để mở rộng port xuất cho vi xử lý Căn bản gồm có chân ngõ vàoA(23),B(22),C(21),D(20) là các chân để chọn ngõ ra tương ứng với các ngõ ra tích